JP2015503033A - スルーホールめっきおよびビアフィリングの組み合わせのための方法 - Google Patents

スルーホールめっきおよびビアフィリングの組み合わせのための方法 Download PDF

Info

Publication number
JP2015503033A
JP2015503033A JP2014547809A JP2014547809A JP2015503033A JP 2015503033 A JP2015503033 A JP 2015503033A JP 2014547809 A JP2014547809 A JP 2014547809A JP 2014547809 A JP2014547809 A JP 2014547809A JP 2015503033 A JP2015503033 A JP 2015503033A
Authority
JP
Japan
Prior art keywords
copper
pulse
plating
layer
plating method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014547809A
Other languages
English (en)
Inventor
ミルコヴィチ マルコ
ミルコヴィチ マルコ
クローブス マルツィン
クローブス マルツィン
トン テリー
トン テリー
チェン テッド
チェン テッド
タン タイガー
タン タイガー
モーザー クリストフ
モーザー クリストフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atotech Deutschland GmbH and Co KG
Original Assignee
Atotech Deutschland GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atotech Deutschland GmbH and Co KG filed Critical Atotech Deutschland GmbH and Co KG
Publication of JP2015503033A publication Critical patent/JP2015503033A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611Smooth layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • C23C18/1653Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789Aqueous acid solution, e.g. for cleaning or etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1492Periodical treatments, e.g. pulse plating of through-holes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

本発明は、プリント回路基板またはIC基板などの製造における銅電気めっき方法に関する。本方法は、スルーホール(5)のコンフォーマルめっきとブラインドマイクロビア(6)のフィリングとの組み合わせに適している。本方法は、金属酸化還元系およびパルス反転めっきを用い、誘電体コア層(1)と、内側銅層(3)と、誘電体外側層(2)と、外側銅層(4)とを含む多層積層体の組み合わせを含む。第1の銅層(7)がフラッシュめっきによって形成され、次いで、銅(8)がパルス反転めっきによって電気めっきされる。

Description

本発明は、プリント回路基板、IC基板などの製造におけるスルーホールめっきおよびマイクロビアフィリングの組み合わせのための銅電気めっき方法に関する。
銅電気めっきはプリント回路基板やIC基板などの電気コンポーネントの製造における一般的な技術である。スルーホール(TH)などの多層積層体中の種々の構造を銅でコンフォーマルめっきする必要がある一方、たとえばブラインドマイクロビア(BMV)を銅で完全にフィリングする必要がある。
このための種々の方法が当業者に知られている。
垂直めっき設備を用いる第1の方法は、(a)THおよびBMVの形成、(b)フラッシュめっき、(c)THのコンフォーマルめっきおよびBMVのフィリング、(d)基板上面上の銅層の薄膜化、というステップを含む。この方法の欠点は、多層積層体の上面上およびTHの壁面上にコンフォーマルめっきされた銅層の厚さが大きいことである。すなわち、その後の多層積層体の上面上の銅層の薄膜化(たとえば、エッチング、研磨、ブラッシングまたは軽石研磨による)ステップが細線エッチングを容易にするために必要である。
水平めっき設備を用いる2つの他の方法が当業者に知られている。一つの方法は、(a)THおよびBMVの形成、(b)フラッシュめっき、(c)THのコンフォーマルめっき、(d)BMVのフィリング、(e)パネルめっき、(f)多層積層体の上面上の銅層の薄膜化、というステップを含む。この方法の欠点は、THの近くに位置するBMVのフィリングが不完全であり、THの、主としてTHの入口領域におけるめっき銅層の厚さが不完全なことである。THにおけるより大きいめっき銅層の厚さが達成されるべき場合、多層積層体の上面上の同時にめっきされた銅層の厚さは、細線エッチングにとっては大きすぎる(75μm以下の銅線幅および線間距離をここでは細線とみなす)。
当業者に知られる水平めっき設備を用いるもう一つの方法は、THのめっきステップとBMVのフィリングステップとを分けるものである。この方法は、(a)BMVの形成、(b)第1のフラッシュめっき、(c)BMVのフィリング、(d)多層積層体の上面上のめっき銅層の薄膜化、(e)THの形成、(f)第2のフラッシュめっき、(g)THのコンフォーマルめっきのステップを含む。処理ステップの数が多いことから、製造コストの増大、および、多層積層体の上面上のめっき銅層の厚さの大きな変動が生じる。すなわち、多層積層体の上面上の銅細線のエッチングは複雑になり、いっそう高い処理コストにつながる。BMVの形成およびTHの形成に用いられる位置合わせシステムを別にしなければならず、BMVおよびTHの相互の位置合わせ精度は低くなる。さらに、BMVとTHの形成のための位置合わせシステムが別になることによって、歩留まりは低下する。
すなわち、THのコンフォーマルめっきおよびBMVのフィリングのための既知の方法の組み合わせには、多くの処理ステップが必要であり、すなわち、費用がかかり、歩留まりが低下する。さらに、多層積層体の上面上に析出した銅の厚さが、連続製造ステップでの細線回路の生成には厚すぎる。多層積層体は誘電体コア層と、誘電体コア層の両面に設けられた1乃至12層の誘電体層とを含む。すべての誘電体層は各面上に銅層を有する。
したがって、本発明の課題は、1ステップで、ブラインドマイクロビアをフィリングし、かつ、THをコンフォーマルめっきするための銅電気めっき方法であって、多層積層体の上面上に析出した銅でもって連続製造ステップで細線回路の生成が可能な銅電気めっき方法を提供することである。
上記課題は、プリント回路基板およびIC基板の製造における銅電気めっき方法であって、
(a)両面に内側銅層(3)を有する誘電体コア層(1)と、前記誘電体コア層(1)の両面の前記内側銅層(3)に設けられた少なくとも1つの誘電体外側層(2)と、前記少なくとも1つの誘電体外側層(2)の他面に設けられた外側銅層(4)とを有する多層積層体を用意するステップと、
(b)少なくとも1つのスルーホール(5)および少なくとも1つのブラインドマイクロビア(6)を形成するステップと、
(c)フラッシュめっきによって第1の銅層(7)を形成するステップと、
(d)1ステップで、前記少なくとも1つのブラインドマイクロビア(6)をフィリングし、かつ、前記少なくとも1つのスルーホール(5)を銅(8)でコンフォーマルめっきするステップと、
をこの順で含み、
ステップ(d)で、銅(8)をパルス反転めっきによって電気めっきし、
前記パルス反転めっきは、一回のめっき装置の通過において用いられる、少なくとも1つの順パルスおよび少なくとも1つの反転パルスの第1の周期と、少なくとも1つの順パルスおよび少なくとも1つのパルスの第2の周期とを含む、
方法によって解決される。
ステップ(d)で用いられる水性酸性銅めっき浴は、好ましくは、12乃至20g/lの鉄(II)イオンを含む。
多層積層体は、連続パネルめっきまたはビアフィリングに典型的に用いられる水平めっき設備において処理される。ステップ(d)で用いられる処理パラメタは、水性酸性銅めっき浴の特定成分に関する明確な濃度範囲を含む。これらの濃度範囲は、銅イオン、鉄イオン(鉄(II)および鉄(III))、光沢剤添加物およびレベラ添加物の濃度に関して設定される。設定されるべき最も重要な濃度は、鉄(II)イオンの濃度である。ステップ(d)で用いられる処理パラメタには、順および反転ピーク電流ならびにパルス時間設定を含む、パルスめっきに関する電流設定も含まれる。
1ステップでのブラインドマイクロビアのフィリングおよびスルーホールのコンフォーマルめっきが、本発明にかかる方法によって実現可能である。「1ステップ」とは、本明細書では、1回のめっき装置の通過、すなわち、めっきされるべき多層積層体が水平めっき設備中を一回通して運ばれるものとして定義される。「2ステップ」とは、めっき装置を2回通過する、すなわち、多層積層体がめっき設備中を2回通して運ばれることを意味する。当業者に既知の方法と比較して、不完全なブラインドマイクロビアのフィリング(ディンプルによって示される)は、プリント回路基板またはIC基板のさらなる処理、たとえば、ビアインパッド(via-in pad)設計のはんだ付けに関して許容されるレベルに低減される。スローイングパワー(基板上面とスルーホール内部とのめっき銅厚さの比)がスルーホール内部に必要な銅厚さを実現するには十分である一方で、多層積層体の上面上のめっき銅層の厚さは維持され、銅細線(75μm以下の銅線幅および線間距離)のエッチングが可能である。
さらに、処理ステップの数は既知の方法と比較して低減される。スルーホールおよびブラインドマイクロビアの両方の形成に必要な単一の位置合わせシステムを用いることができ、これにより、より良好な歩留まりが得られる。
本発明にかかる方法のステップ(a)乃至(d)を示す。
本発明にかかる方法を図1に示す。
ここに示す図は、本発明にかかる方法を例示したものに過ぎない。図面は、寸法を定めるものではなく、すなわち、種々の層の実際の寸法および特徴を反映していない。同様の番号は、明細書を通じて同様の要素を示している。
誘電体コア層(1)を有する多層積層体が用意される(図1a)。2つの銅層(3)が誘電体コア層(1)の各面に設けられている。少なくとも1つの誘電体外側層(2)が内側銅層(3)に設けられている。1つの外側銅層(4)が少なくとも1つの誘電体内側層(2)の他面に設けられている。
このような多層積層体は、内側銅層(3)の両面に設けられた、同じ数のまたは異なる数の誘電体外側層(2)および外側銅層(4)を含んでよい。
2つの内側銅層(3)の各面に設けられた、1乃至8、ひいては12以下の誘電体外側層(2)と、同数の外側銅層(4)とを有して良い。誘電体コア層(1)と、その各面に設けられた2つの内側銅層(3)と、内側銅層(3)の各面に設けられた1つの誘電体外側層(2)と、2つの誘電体外側層(2)に設けられた1つの外側銅層(4)とを有するこのような多層積層体が、図1に示されている。
スルーホール(5)が、多層積層体全体を貫通している。ブラインドマイクロビア(6)が、少なくとも、最も外側の銅層(4)および最も外側の誘電体内側層(2)を貫通している。
本発明の好ましい実施形態では、スルーホール(5)は、3.5mmの最大高さ、好ましくは0.025乃至1mmの高さ、特に好ましくは0.05乃至0.5mmの高さと、0.04乃至6mmの径、好ましくは0.05乃至4mmの径、特に好ましくは0.06乃至2mmの径を有する。スルーホール(5)の代わりにまたはこれに加えて、スロットホールがスルーホールと同様の径および長さで設けられても良い。スロットホールは、線型、L字型、T字型または十字型あるいは任意の他の幾何形状であってよい。ブラインドマイクロビア(6)は、0.5mmの最大高さ、好ましくは0.010乃至0.150mmの高さ、特に好ましくは0.035乃至0.070mmの高さ、および、最大0.5mmの径、好ましくは0.02乃至0.15mmの径、特に好ましくは0.04乃至0.11mmの径を有する。
スルーホール(5)、ブラインドマイクロビア(6)およびスロットホールは、機械穿孔、レーザ穿孔、プラズマエッチングおよび放電加工などの方法によって形成できる。好ましくは、スルーホール(5)は、機械穿孔によって形成され、ブラインドマイクロビア(6)はレーザ穿孔によって形成される(図1b)。
非導電性面に銅を電気めっきするため、非導電性面上に形成された導電性シード層が、銅の電気めっきを開始するために必要である。一般に、シード層は、たとえば銅の無電解めっきによって形成される。シード金属層は導電性であり、密着性をもたらし、その上面の露出部分を電気めっき可能とする。
機械穿孔、レーザ穿孔、プラズマエッチングおよび放電加工などの方法によるスメアおよび他の残渣を除去するため、スルーホール(5)、ブラインドマイクロビア(6)およびスロットホールの誘電体の壁に、クリーニング処理が施される。クリーニング処理は、湿式化学デスミア処理またはプラズマデスミア処理のいずれかであってよい。このような方法は、当業者に知られている(たとえば、C. F. Coombs, Jr., "Printed Circuits Handbook", 5th Ed. 2001, Chapter 28.4, pages 28.5 to 28.7)。
湿式化学デスミア処理は、(a)誘電体層の誘電体面の膨潤、(b)過マンガン酸溶液での誘電体層の誘電体面のエッチング、(c)還元による誘電体層の誘電体面からのMnOの除去のステップを含む。
次に、スルーホール(5)、ブラインドマイクロビア(6)およびスロットホールの誘電体面を、銅の無電解めっきなどの従来法によりまたは直接めっき法によって活性化する。このような方法は、当業者に知られている(たとえば、C. F. Coombs, Jr., "Printed Circuits Handbook", 5th Ed. 2001, Chapter 28.5, pages 28.7 to 28.10)。
次いで、銅のフラッシュめっきが、ステップ(d)での電気めっきのために必要とされる。厚さ0.1μm以下の銅の薄層(7)がステップ(c)でのフラッシュめっきにおいて多層基板の表面全体に形成される。これは図1cに示されている。このようなフラッシュめっきされた薄い銅層(7)は、ステップ(d)における連続的な銅電気めっきのための十分な導電性と平滑な表面を与える。さらに、フラッシュめっきされた銅層(7)は、無電気めっきにより形成される銅層を補強する。従来の水性酸性銅めっき浴内の低い銅イオン濃度および高い電流密度が、フラッシュめっきに用いられる。直流、交流およびパルスめっきをステップ(c)でのフラッシュめっきに用いることができる。
次いで、ステップ(d)において、電気めっきによって、銅(8)が、スルーホール(5)の表面上およびブラインドマイクロビア(6)内に析出する(図1d)。
一般に、金属イオン酸化還元系、有機レベラ添加物および有機光沢剤添加物を、好ましくは不溶性アノードと組み合わされて含む任意の水性酸性銅めっき浴を、ステップ(d)で用いることができる。
めっき浴中の金属イオン酸化還元系の使用が、本発明における銅電気めっき方法に必要である。特に好ましいのは、鉄(II)イオンおよび鉄(III)イオンからなる酸化還元系である。この場合、1g/l以上、好ましくは2乃至25g/l、最も好ましくは12乃至20g/lの鉄(II)イオンがめっき浴中に存在する。めっき浴中の鉄(III)イオンの濃度は、0.5乃至30g/l、より好ましくは1乃至15g/l、最も好ましくは2乃至6g/lである。
鉄(II)イオンおよび鉄(III)イオンからなる酸化還元対は、鉄(II)イオンのみが酸性銅めっき浴の組成に加えられるときにも、形成される。
有機光沢剤添加物は、チオール化合物、スルフィド化合物、ジスルフィド化合物およびポリスルフィド化合物などの硫黄含有化合物から選択される(US4,975,159)。好ましい光沢剤添加物は、3−(ベンズチアゾリル−2−チオ)−プロピルスルホン酸、3−メルカプトプロパン−1−スルホン酸、エチレンジチオジプロピルスルホン酸、ビス−(p−スルホフェニル)−ジスルフィド、ビス−(ω−スルホブチル)−ジスルフィド、ビス−(ω−スルホヒドロキシプロピル)−ジスルフィド、ビス−(ω−スルホプロピル)−ジスルフィド、ビス−(ω−スルホプロピル)−スルフィド、メチル−(ω−スルホプロピル)−ジスルフィド、メチル−(ω−スルホプロピル)−トリスルフィド、O−エチル−ジチオカルボン酸−S−(ω−スルホプロピル)−エステル、チオ−グリコール酸、チオリン酸−O−エチル−ビス−(ω−スルホプロピル)−エステル、チオ硫酸−トリス−(ω−スルホプロピル)−エステルおよびこれらの対応する塩からなる群から選択される。水性酸性銅めっき浴中の光沢剤添加物の濃度は、0.01mg/l乃至100mg/l、より好ましくは0.05乃至50mg/l、最も好ましくは0.1乃至10mg/lである。
水性酸性銅めっき浴は、少なくとも1種の光沢剤添加物の他に、少なくとも1種のレベラ添加物を含み、これは、窒素含有有機化合物、たとえばポリエチレンイミン、アルコキシル化ポリエチレンイミン、アルコキシル化カプロラクタムおよびそのポリマ、ポリビニルピロール、ジエチレントリアミンならびにヘキサメチレンテトラミン、有機色素、たとえばヤヌス緑B、ビスマルクブラウンY、フェナジニウム染料、マラカイトグリーン、ロザニリン(rosalinine)、クリスタルバイオレットおよびアシッドバイオレット7、硫黄含有アミノ酸、たとえばシステイン、フェナジニウム塩およびその誘導体からなる群から選択される。レベラ添加物化合物は、銅めっき浴中に、0.1mg/l乃至100mg/l、より好ましくは0.2mg/l乃至50mg/l、最も好ましくは0.5mg/l乃至10mg/lの量で添加される。
銅イオンは水溶性銅塩としてめっき浴に添加される。好ましくは、銅イオン源は硫酸銅五水和物、硫酸銅溶液またはメタンスルホン酸銅から選択される。銅イオン濃度は、15乃至75g/l、より好ましくは40乃至60g/lである。
不溶性アノードを用いる場合、銅イオンはめっき設備に接続された別の容器(「銅イオン生成器」)中の鉄(III)イオンの存在下での酸化によって金属銅を溶解することにより酸性銅イオンの使用中に補給される。金属銅はたとえばペレット、片、球の形態で用意される。同時に、鉄(III)イオンは鉄(II)イオンに還元される。銅イオンおよび鉄(II)イオンのいずれも、ポンプを用いてめっき設備に戻される。
少なくとも1種の酸源は、硫酸、フルオロホウ酸およびメタンスルホン酸を含む群から選択される。少なくとも1種の酸の濃度は、20乃至400g/l、より好ましくは40乃至300g/lである。
硫酸を酸として用いる場合、硫酸は50乃至96wt%溶液の形態で添加される。最も好ましくは、85乃至120g/lの50wt%硫酸溶液がめっき浴に添加される。
酸性銅めっき浴は、さらに、少なくとも1種の担体添加物を含み、担体添加物は、通常ポリアルキレングリコール化合物であり(US4,975,159)、ポリビニルアルコール、カルボキシメチルセルロース、ポリエチレングリコール、ポリプロピレングリコール、ステアリン酸ポリグリコールエステル、オレイン酸ポリグリコールエステル、ステアリルアルコールポリグリコールエーテル、ノニルフェノールポリグリコールエーテル、オクタノールポリアルキレングリコールエーテル、オクタンジオール−ビス−(ポリアルキレングリコールエーテル)、ポリ(エチレングリコール−ran−プロピレングリコール)、ポリ(エチレングリコール)−ブロック−ポリ(プロピレングリコール)−ブロック−ポリ(エチレングリコール)、ポリ(プロピレングリコール)−ブロック−ポリ(エチレングリコール)−ブロック−ポリ(プロピレングリコール)を含む群から選択される。担体添加物の濃度は、0.005g/l乃至20g/l、より好ましくは0.01g/l乃至5g/lである。
塩素イオンが、塩化ナトリウムまたは希塩酸の形態で酸性銅めっき浴中に添加されても良い。浴中の塩素イオンの濃度は、20乃至200mg/l、好ましくは30乃至100mg/l、最も好ましくは35乃至75mg/lである。
不溶性アノードおよび可溶性アノードのいずれも、ステップ(d)においてアノードとして用いることができる。好ましくは、少なくとも1つの不溶性アノードが用いられる。適した不溶性アノードは、たとえば、イリジウム酸化物で被覆したチタンアノードである。
本発明にかかる方法のステップ(d)において、パルス反転めっきに関する以下のパラメタが好ましく調整される。
まず、少なくとも1つの第1の順パルスと少なくとも1つの第1の反転パルスが多層積層体に用いられる。
用いられる少なくとも1つの第1の順パルスは、3乃至7A/dmのピーク電流密度を有し、少なくとも1つの第1の反転パルスは、20乃至40A/dmのピーク電流密度を有する。第1の周期の持続時間は20乃至160msである。少なくとも1つの第1の順パルスの持続時間は、2乃至40msである。少なくとも1つの第1の反転パルスの持続時間は2乃至8msである。
次いで、同じめっき装置の通過時に、少なくとも1つの順パルスと少なくとも1つの反転パルスとを含む第2の周期が基板に印加される。
第2の周期における少なくとも1つの順パルスは、4乃至10A/dmのピーク電流密度を有し、第2の周期における少なくとも1つの反転パルスは0乃至20A/dmのピーク電流密度を有する。第2の周期の持続時間は、2乃至160msに設定される。第2の周期における少なくとも1つの順パルスの持続時間は、2乃至40msである。第2の周期における少なくとも1つの反転パルスの持続時間は、1乃至4msである。
本発明の一実施形態では、分離された複数の不溶性アノードの系を有する少なくとも1つのめっきモジュールがステップ(d)において用いられる。
本発明について、非限定的な実施例によってさらに説明する。
図1に示される、スルーホール(5)およびブラインドマイクロビア(6)を有する多層積層体に、本発明による、銅電気めっき方法が施される。スルーホール(5)は、直径0.4mm、深さ0.8mmである。ブラインドマイクロビア(6)は、基準径90μm、深さ60μmである。スルーホール(5)は、機械穿孔により形成される。ブラインドマイクロビア(6)は、COレーザを用いたレーザ穿孔により形成される。
ステップ(a)において形成されているスルーホール(5)およびブラインドマイクロビア(6)は、ステップ(d)において連続的銅電気めっきのための当業者に既知の方法で処理される。スルーホール(5)およびブラインドマイクロビア(6)の誘電体壁上への湿式化学デスミア処理および無電解銅めっきが行われる。
次いで、無電解めっきによる形成された銅層は、フラッシュめっきによって厚くされ(ステップ(c))、第1の銅層(7)が形成される。
ステップ(d):銅を用いたスルーホールのコンフォーマルめっきおよびブラインドマイクロビアのフィリング
分離された複数のアノード(ユニプレート(登録商標)、インパルス(登録商標)2(アトテック ドイチュラント GmbH製))と、水性酸性銅めっき浴とからなる系を含む水平めっきモジュールを用いた。水性酸性銅めっき浴は、50g/lの銅イオンと、1mg/lの有機光沢剤添加物と、2mg/lの有機レベラ添加物と、500mg/lの有機担体添加物と、100g/lの50wt%硫酸溶液と、15g/lの鉄(II)イオンと、4.5g/lの鉄(III)イオンとを含む。
1回のめっき装置の通過において基板に用いられる、第1の順パルスと第1の反転パルスとを含む第1の周期、および、順パルスと反転パルスとを含む第2の周期からなるパルス反転めっきのためのパラメタは、以下のように選択される。
第1の周期:
第1の順パルスのピーク電流密度 5A/dm
第1の反転パルスのピーク電流密度 40A/dm
第1の順パルスの持続時間 10ms
第1の反転パルスの持続時間 4ms
第1の周期の持続時間 80ms
第2の周期:
順パルスのピーク電流密度 8A/dm
反転パルスのピーク電流密度 40A/dm
順パルスの持続時間 10ms
反転パルスの持続時間 2ms
第2の周期の持続時間 80ms
コンフォーマルな銅層(8)で電気めっきされたスルーホール(5)と、銅(8)でフィリングされたブラインドマイクロビア(6)を有する多層積層体が得られた。多層積層体の上面上に析出した銅は、断面サンプルの光学顕微鏡検査により決定すると、10μmの厚さを有していた。
多層積層体の上面上にめっきされた10μmの銅の厚さは、基板を、連続的な製造ステップでの細線エッチングを行うのに適したものとした。

Claims (14)

  1. プリント回路基板およびIC基板の製造における銅電気めっき方法であって、
    (a)両面に内側銅層(3)を有する誘電体コア層(1)と、前記誘電体コア層(1)の両面の前記内側銅層(3)に設けられた少なくとも1つの誘電体外側層(2)と、前記少なくとも1つの誘電体外側層(2)の他面に設けられた外側銅層(4)と、を有する多層積層体を用意するステップと、
    (b)少なくとも1つのスルーホール(5)および少なくとも1つのブラインドマイクロビア(6)を形成するステップと、
    (c)フラッシュめっきによって第1の銅層(7)を形成するステップと、
    (d)1ステップで、前記少なくとも1つのブラインドマイクロビア(6)をフィリングし、かつ、前記少なくとも1つのスルーホール(5)を銅(8)でコンフォーマルめっきするステップと、
    をこの順で含み、
    ステップ(d)で、銅(8)をパルス反転めっきによって電気めっきし、
    前記パルス反転めっきは、一回のめっき装置の通過において用いられる、少なくとも1つの順パルスおよび少なくとも1つの反転パルスの第1の周期と、少なくとも1つの順パルスおよび少なくとも1つのパルスの第2の周期とを含む、
    ことを特徴とする銅電気めっき方法。
  2. ステップ(d)において、銅(8)は水性酸性銅めっき浴から電気めっきされ、
    前記めっき浴は、
    ・銅イオン源と、
    ・酸と、
    ・少なくとも1種の有機光沢剤添加物と、
    ・少なくとも1種の有機レベラ添加物と、
    ・12乃至20g/lの鉄(II)イオンと、
    を少なくとも1種の不溶性アノードの存在下で含む、
    請求項1記載の銅めっき方法。
  3. ステップ(d)で用いられる水性酸性銅めっき浴は、さらに、2乃至6g/lの鉄(III)イオンを含む、請求項2記載の銅めっき方法。
  4. 前記少なくとも1つの光沢剤添加物の濃度は、0.01乃至100mg/lである、請求項2または3記載の銅めっき方法。
  5. 前記少なくとも1つのレベラ添加物の濃度は、0.1乃至100mg/lである、請求項2から4のいずれか1項記載の銅めっき方法。
  6. ステップ(d)で用いられるパルス反転めっきのパラメタは、前記第1の周期において、少なくとも1つの第1の順パルスの3乃至7A/dmの範囲のピーク電流密度、および、少なくとも1つの第1の反転パルスの20乃至40A/dmの範囲の第1の電流密度を含む、請求項1から5のいずれか1項記載の銅めっき方法。
  7. ステップ(d)で用いられるパルス反転めっきのパラメタは、前記第2の周期において、少なくとも1つの順パルスの4乃至10A/dmの範囲のピーク電流密度、および、少なくとも1つの反転パルスの0乃至20A/dmの範囲のピーク電流密度をさらに含む、請求項1から6のいずれか1項記載の銅めっき方法。
  8. 前記第1の周期の持続時間は、20乃至160msである、請求項1から7のいずれか1項記載の銅めっき方法。
  9. 前記第2の周期の持続時間は、2乃至160msである、請求項1から8のいずれか1項記載の銅めっき方法。
  10. 前記少なくとも1つの第1の順パルスの持続時間は、2乃至40msである、請求項1から9のいずれか1項記載の銅めっき方法。
  11. 前記少なくとも1つの第1の反転パルスの持続時間は、2乃至8msである、請求項1から10のいずれか1項記載の銅めっき方法。
  12. 前記第2の周期における前記少なくとも1つの順パルスの持続時間は、2乃至40msである、請求項1から11のいずれか1項記載の銅めっき方法。
  13. 前記第2の周期における前記少なくとも1つの反転パルスの持続時間は、1乃至4msである、請求項1から12のいずれか1項記載の銅めっき方法。
  14. ステップ(b)において、スルーホールおよびブラインドマイクロビアは、機械穿孔、レーザ穿孔、プラズマエッチングおよび放電加工から選択される1つの方法によって形成される、請求項1から13のいずれか1項記載の銅めっき方法。
JP2014547809A 2011-12-21 2012-11-27 スルーホールめっきおよびビアフィリングの組み合わせのための方法 Pending JP2015503033A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201110463131.X 2011-12-21
CN201110463131.XA CN103179806B (zh) 2011-12-21 2011-12-21 组合的通孔镀覆和孔填充的方法
PCT/EP2012/073727 WO2013092131A1 (en) 2011-12-21 2012-11-27 Method for combined through-hole plating and via filling

Publications (1)

Publication Number Publication Date
JP2015503033A true JP2015503033A (ja) 2015-01-29

Family

ID=47429743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014547809A Pending JP2015503033A (ja) 2011-12-21 2012-11-27 スルーホールめっきおよびビアフィリングの組み合わせのための方法

Country Status (7)

Country Link
US (1) US20150289387A1 (ja)
EP (1) EP2796019B1 (ja)
JP (1) JP2015503033A (ja)
KR (1) KR102061921B1 (ja)
CN (1) CN103179806B (ja)
TW (1) TWI583279B (ja)
WO (1) WO2013092131A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102254649B1 (ko) * 2020-04-14 2021-05-24 주식회사 디에이피 인쇄회로기판의 전기 동도금 방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104053311A (zh) * 2013-03-13 2014-09-17 欣兴电子股份有限公司 导通孔的制作方法
CN105338759A (zh) * 2015-10-29 2016-02-17 杭州方正速能科技有限公司 一种pcb板的制备方法及pcb板
CN105357901A (zh) * 2015-10-29 2016-02-24 杭州方正速能科技有限公司 一种pcb板埋孔的填孔方法
CN106793571A (zh) * 2016-11-15 2017-05-31 深圳崇达多层线路板有限公司 一种通孔电镀填孔方法
CN106400068A (zh) * 2016-11-29 2017-02-15 江苏澳光电子有限公司 一种用于接线端子表面电镀的渡液及其应用
CN109327975A (zh) 2017-07-31 2019-02-12 奥特斯奥地利科技与系统技术有限公司 用于部件承载件中的孔的无缺陷铜填充的方法和镀覆装置
US20200006135A1 (en) * 2017-07-31 2020-01-02 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method and Plater Arrangement for Failure-Free Copper Filling of a Hole in a Component Carrier
ES2800292T3 (es) * 2017-11-09 2020-12-29 Atotech Deutschland Gmbh Composiciones de electrodeposición para deposición electrolítica de cobre, su uso y un método para depositar electrolíticamente una capa de cobre o aleación de cobre sobre al menos una superficie de un sustrato
CN108754555B (zh) * 2018-08-29 2020-04-28 广东天承科技有限公司 一种电镀液及其电镀方法
WO2021032776A1 (en) * 2019-08-19 2021-02-25 Atotech Deutschland Gmbh Method of preparing a high density interconnect printed circuit board including microvias filled with copper
JP2022545796A (ja) * 2019-08-19 2022-10-31 アトテック ドイチェランド ゲーエムベーハー ウント コ カーゲー 高密度相互接続プリント回路板のための製造シーケンスおよび高密度相互接続プリント回路板
CN110993506B (zh) * 2019-09-06 2021-11-19 麦德美科技(苏州)有限公司 Ic载板通孔填埋工艺
US11746433B2 (en) * 2019-11-05 2023-09-05 Macdermid Enthone Inc. Single step electrolytic method of filling through holes in printed circuit boards and other substrates
CN111101174A (zh) * 2020-01-14 2020-05-05 广州精原环保科技有限公司 一种基于双相脉冲的脉冲电镀方法
KR20220013191A (ko) 2020-07-24 2022-02-04 삼성전기주식회사 인쇄회로기판
CN112055481A (zh) * 2020-08-11 2020-12-08 胜宏科技(惠州)股份有限公司 一种高厚径比通盲共镀pcb制作方法
CN114269065B (zh) * 2020-09-16 2023-08-04 宏启胜精密电子(秦皇岛)有限公司 内埋导电线路的线路板及其制作方法
CN112533357A (zh) * 2020-11-17 2021-03-19 惠州市特创电子科技股份有限公司 多层电路板
CN112714547A (zh) * 2020-11-17 2021-04-27 惠州市特创电子科技股份有限公司 电路板、板体及其制备方法
TWI816388B (zh) * 2021-05-17 2023-09-21 美商麥克達米德恩索龍股份有限公司 在印刷電路板或其它基板上填充穿孔的單步電解法
CN113668022A (zh) * 2021-06-21 2021-11-19 上海天承化学有限公司 一种电镀液及其电镀方法和应用
CN113881983A (zh) * 2021-10-19 2022-01-04 广州市慧科高新材料科技有限公司 通孔脉冲电镀液及通孔脉冲电镀涂覆方法
CN114031769B (zh) * 2021-11-29 2024-03-26 广州市慧科高新材料科技有限公司 一种季铵盐类整平剂及其制备方法、含其的电镀液和电镀方法
CN114554727A (zh) * 2022-03-31 2022-05-27 生益电子股份有限公司 一种实现高纵横比通盲孔的电镀方法及pcb

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030010642A1 (en) * 1999-10-15 2003-01-16 Taylor E. Jennings Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
JP2006519931A (ja) * 2003-03-10 2006-08-31 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 高アスペクト比のホールを有する加工品の電気めっき方法
JP2006283072A (ja) * 2005-03-31 2006-10-19 Atotech Deutsche Gmbh マイクロビアやスルーホールをめっきする方法
JP2009531542A (ja) * 2006-03-30 2009-09-03 アトテック・ドイチュラント・ゲーエムベーハー 孔及びキャビティの金属による電解充填法
JP2009532586A (ja) * 2006-04-05 2009-09-10 マクダーミッド インコーポレーテッド 電解銅めっき方法
JP2011063843A (ja) * 2009-09-16 2011-03-31 C Uyemura & Co Ltd 電気銅めっき浴及びその電気銅めっき浴を用いた電気めっき方法
WO2011135673A1 (ja) * 2010-04-27 2011-11-03 荏原ユージライト株式会社 新規化合物およびその用途

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3873429A (en) * 1973-07-09 1975-03-25 Rockwell International Corp Flush printed circuit apparatus
DE3836521C2 (de) 1988-10-24 1995-04-13 Atotech Deutschland Gmbh Wäßriges saures Bad zur galvanischen Abscheidung von glänzenden und rißfreien Kupferüberzügen und Verwendung des Bades
DE19545231A1 (de) * 1995-11-21 1997-05-22 Atotech Deutschland Gmbh Verfahren zur elektrolytischen Abscheidung von Metallschichten
EP1153430B1 (de) * 1999-01-21 2004-11-10 ATOTECH Deutschland GmbH Verfahren zum galvanischen bilden von leiterstrukturen aus hochreinem kupfer bei der herstellung von integrierten schaltungen
US6815709B2 (en) * 2001-05-23 2004-11-09 International Business Machines Corporation Structure having flush circuitry features and method of making
US6541712B1 (en) * 2001-12-04 2003-04-01 Teradyhe, Inc. High speed multi-layer printed circuit board via
JP2003213489A (ja) * 2002-01-15 2003-07-30 Learonal Japan Inc ビアフィリング方法
JP2006131926A (ja) * 2004-11-02 2006-05-25 Sharp Corp 微細孔に対するメッキ方法、及びこれを用いた金バンプ形成方法と半導体装置の製造方法、並びに半導体装置
US8008188B2 (en) * 2007-06-11 2011-08-30 Ppg Industries Ohio, Inc. Method of forming solid blind vias through the dielectric coating on high density interconnect substrate materials
ATE506468T1 (de) * 2008-04-28 2011-05-15 Atotech Deutschland Gmbh Wässriges saures bad und verfahren zum elektrolytischen abschneiden von kupfer
CN102187749A (zh) * 2008-10-21 2011-09-14 埃托特克德国有限公司 用于在衬底上形成焊料沉积物的方法
US8541693B2 (en) * 2010-03-31 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030010642A1 (en) * 1999-10-15 2003-01-16 Taylor E. Jennings Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
JP2006519931A (ja) * 2003-03-10 2006-08-31 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 高アスペクト比のホールを有する加工品の電気めっき方法
JP2006283072A (ja) * 2005-03-31 2006-10-19 Atotech Deutsche Gmbh マイクロビアやスルーホールをめっきする方法
JP2009531542A (ja) * 2006-03-30 2009-09-03 アトテック・ドイチュラント・ゲーエムベーハー 孔及びキャビティの金属による電解充填法
JP2009532586A (ja) * 2006-04-05 2009-09-10 マクダーミッド インコーポレーテッド 電解銅めっき方法
JP2011063843A (ja) * 2009-09-16 2011-03-31 C Uyemura & Co Ltd 電気銅めっき浴及びその電気銅めっき浴を用いた電気めっき方法
WO2011135673A1 (ja) * 2010-04-27 2011-11-03 荏原ユージライト株式会社 新規化合物およびその用途

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102254649B1 (ko) * 2020-04-14 2021-05-24 주식회사 디에이피 인쇄회로기판의 전기 동도금 방법

Also Published As

Publication number Publication date
KR102061921B1 (ko) 2020-01-02
US20150289387A1 (en) 2015-10-08
EP2796019B1 (en) 2017-01-04
WO2013092131A1 (en) 2013-06-27
KR20140110962A (ko) 2014-09-17
EP2796019A1 (en) 2014-10-29
CN103179806B (zh) 2019-05-28
CN103179806A (zh) 2013-06-26
TW201332412A (zh) 2013-08-01
TWI583279B (zh) 2017-05-11

Similar Documents

Publication Publication Date Title
JP2015503033A (ja) スルーホールめっきおよびビアフィリングの組み合わせのための方法
TWI660074B (zh) 銅電鍍方法
US8784634B2 (en) Electrolytic method for filling holes and cavities with metals
EP2010698B1 (en) Process for electrolytically plating copper
US9445510B2 (en) Galvanic process for filling through-holes with metals, in particular of printed circuit boards with copper
JP6111241B2 (ja) 銅の電解析出用水性酸浴、当該浴の使用、当該浴中のルテニウムイオンの使用、および、当該浴を用いた加工対象物上への銅の電解析出方法
JP3780302B2 (ja) ビアホール及びスルーホールを有する基板のめっき方法
CN112593262A (zh) 一种含有吡咯烷二硫代甲酸铵盐的电镀液添加剂及其应用
TWI412631B (zh) 用於埋設ULSI(Ultra Large-Scale Integration; 超大型積體電路)微細銅配線之銅電鍍液
JP2022545091A (ja) 銅で充填されたマイクロビアを含む高密度相互接続プリント回路基板の製造方法
US20240271307A1 (en) Complex waveform for electrolytic plating
JP2013532230A (ja) 銅及び銅合金のエッチング方法
KR101776067B1 (ko) 구리 전해 도금 용액
CN117587472A (zh) 一种用于通盲孔共镀的电镀液及应用和hdi板的通盲孔共镀的方法
TW202146708A (zh) 用於電解沉積銅沉積物之酸性水性組合物

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161028

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161121