KR20070053304A - 금속으로 관통홀, 특히 구리로 인쇄회로기판의 관통홀을충진하기 위한 갈바닉 공정 - Google Patents

금속으로 관통홀, 특히 구리로 인쇄회로기판의 관통홀을충진하기 위한 갈바닉 공정 Download PDF

Info

Publication number
KR20070053304A
KR20070053304A KR1020077007033A KR20077007033A KR20070053304A KR 20070053304 A KR20070053304 A KR 20070053304A KR 1020077007033 A KR1020077007033 A KR 1020077007033A KR 20077007033 A KR20077007033 A KR 20077007033A KR 20070053304 A KR20070053304 A KR 20070053304A
Authority
KR
South Korea
Prior art keywords
pulse
workpiece
current
hole
electrolyte
Prior art date
Application number
KR1020077007033A
Other languages
English (en)
Other versions
KR101222627B1 (ko
Inventor
베르트 린쯔
토마스 프리트
베른드 로엘프스
토시야 후지와라
렌 벤젤
마르쿠스 유카니스
김성수
Original Assignee
아토테크더치랜드게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아토테크더치랜드게엠베하 filed Critical 아토테크더치랜드게엠베하
Publication of KR20070053304A publication Critical patent/KR20070053304A/ko
Application granted granted Critical
Publication of KR101222627B1 publication Critical patent/KR101222627B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1492—Periodical treatments, e.g. pulse plating of through-holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 금속을 이용한 관통홀 충진용 갈바닉 공정에 관한 것이다. 상기 공정은 특히 구리를 이용한 인쇄회로기판의 관통홀 충진용으로 적합하다. 상기 공정은 다음의 단계들을 포함한다: (i) 전기도금으로 관통홀 중심부의 좁은 부분을 형성하는 단계; 및 (ii) 전기도금으로 금속을 이용하여 (i)단계에서 수득한 관통홀을 충진하는 단계.
갈바닉, 관통홀, 인쇄회로기판

Description

금속으로 관통홀, 특히 구리로 인쇄회로기판의 관통홀을 충진하기 위한 갈바닉 공정{Galvanic Process for Filling Through―Holes with Metals, in Particular of Printed Circuit Boards with Copper}
본 발명은 금속으로 관통홀을 충진하기 위한 갈바닉 공정에 관한 것이다. 상기 공정은 특히 구리로 인쇄회로기판의 관통홀을 충진하는데 적합하다. 상기 공정은 상기 관통홀에, 작은 홀(hole) 직경에서 조차도, 바람직하지 않은 이물질(inclusions)을 피할 수 있는 내구력 있는 충진재를 제공한다. 또한, 상기 충진재는 매우 우수한 열전도성을 나타낸다.
지속적으로 증가하는 전자 부품(electronic component)의 축소화의 지속적인 증가는 동시에 집적밀도(integration density)의 증가를 초래한다. 인쇄회로기판에서, 상기 축소화 경향은 다음의 구성 변수(construction parameter)에 반영된다: 패드(pad) 직경 및 개선된 레지스트레이션(registration) 뿐만 아니라 도체(conductor) 너비/접속 간격(conductor gap)의 감소, 및 층(layer) 개수의 증가(Der europaische Technologie- und Trendbericht 2001/2002 uber ber Leiterplatten mit hohen Integra- tionsdichten1 참조).
[1The European Technology and Trend Report 2001/2002 Concerning Printed Circuit Boards with High Integration Densities]
이러한 특성을 가지는 인쇄회로기판은 일반적으로 고집적밀도를 가지는 인쇄회로기판으로서 지칭된다(소위 고 집적 상호연결(High Density Interconnect 또는 HDI라 칭함).
인쇄회로기판 제품에서 상기 HDI 회로의 중요한 측면은 관통홀(소위 비아홀(via-holes)이라 칭함)의 충진재이다. 상기 관통홀의 충진재는 공정 제어에 매우 중요한 요건을 부여한다. 드릴홀(drill holes)의 가장 다른 유형이 고려되어야 하고, 상기 충진물질에 대한 다양한 요구가 충족되어야 하며, 인쇄회로기판의 순차적인 작동단계가 고려되어야 한다.
본 발명의 주요 요지는 기판 전체를 관통하는 인쇄회로기판의 관통홀(도통홀(Plated Through Hole), PTH) 및 내부 비아홀(매몰된 비아홀(buried vias))의 충진재이다.
원칙적으로, 상기 공정은 가장 다른 가공물의 관통홀, 구체적으로는 관통홀을 포함하는 기판형태 가공물 및 기판형태 전기회로 캐리어(carrier)를 충진하는데 적합하다.
상기 관통홀의 밀폐(closing)는 그 중에서도 특히 상기 부품들에 땜납의 증착을 방지하고, 고집적밀도를 수득하고 및 전기적 특성의 개선하기 위하여 필요하다. 다층(multi-layer) 인쇄회로기판에서, 상기 홀의 이물질(공기, 용매 등)이 다음에 제작되는 층의 적층화(laminating) 도중에 발생할 수도 있으며, 나중에 열응력의 경우 이물질은 벌지(bulges)를 유도하고, 결과적으로, 다음 층에서 균열(crack)을 유도한다.
따라서, 관통홀용 충진물질에 의해 실현되는 주요 요구사항은 다음과 같다:
- 용매의 부재
- 슬리브(sleeve) 및 솔더(납땜) 레지스트에 대한 우수한 점착 특성 및 합금 저항
- 순차적인 단계에서 공정 화학물질에 대한 저항(예를 들어, 니켈, 금 또는 주석(tin)을 이용하는 갈바닉 금속화)
- 핫 에어 레벨링(hot air leveling) 공정에서 저항.
당해 기술분야의 문헌에서 관통홀을 충진하기 위한 다양한 공정들이 설명되어 있다.
가장 간단한 경우, 상기 홀은 구체적으로 조절된 솔더 레지스트를 이용하여 충진된다. 상기 홀은, 고집적밀도의 경우에, 리벳머리(rivet head) 처럼 반드시 돌출하는 비아 필러에 의해 어떠한 손상도 해상도에 발생되지 않는 장점을 가지고 있다. 그러나, 단점은 주석도금(tinning) 단계와 같은 그 후의 공정 단계에서 갑작스럽게 증발하여 덮개를 찢어서 개방할 수도 있는 용매 이물질의 위험성이다.
그러나, 상기 공정은 내부 층의 관통홀을 폐쇄하는데 적합하지 않다. 여기서, 상기 내부 층은 이물질을 방지하기 위해 완전히 폐쇄되어야 한다.
이러한 공정에 대하여, 상기 공정을 사용하여 어떠한 제한도 없이 구성될 수 있는 내부 층을 생성하는 것은 상기 충진된 관통홀의 구리도금에 의해 가능하기 때문에, 상기 공정에서, 충전(pugging)은 광범위하게 사용된다.
충진물질로서, 레진-코팅 구리호일(RCC: resin-coated copper foil) 또는 광유전 액체(photo-dielectric liquid) 또는 건조 필름(dry film)과 같은 다양한 유전체가 이용된다.
EP 0 645 950 B1은 다층 회로 기판을 제조하기 위한 공정을 기술하고 있다. 관통홀용 충진물질로서, 열경화성 수지는 페놀 수지(phenolic resin) 및 에폭시 수지(epoxy resin)로 구성된 군에서 선택되어 사용된다. 또한 전도 물질로서, 은, 니켈, 구린 및 이들의 합금으로 구성된 군에서 선택되는 적어도 하나의 금속 분말이 상기 수지에 첨가된다.
일반적으로, 상기 충전은 인쇄회로기판에 구멍을 뚫고(drilled) 난 후 행해지고, 상기 드릴 홀(drill hole)은 결국은 금속화 되나, 구조화되기 전에 금속화된다. 상기 비아가 충진되고, 상기 충전 페이스트(paste)가 경화되고(cured) 난 후에, 상기 충진공정으로 인하여 상기 충전 페이스트는 약간의 리벳머리를 나타내므로, 상기 충전 페이스트 경화는 기계적으로 평탄화된다. 종종, 구리를 이용한 상기 페이스트의 금속화는 순차적으로 수행되고, 따라서, 연속적인 구리 층이 최종 층으로서 형성된다. 요약하자면, 다음의 단계들이 필요하다:
- 드릴링(drilling)
- 상기 슬리브의 금속화
- 충전
- 브러싱(brushing), 연마(grinding)
- 상기 충전 페이스트의 금속화
- 다음 형성되는 층에의 적용
EP 1 194 023 A1은 관통홀을 전도성 페이스트로 충진하여, HDI 인쇄회로기판을 제조하는 방법을 기술하고 있으며, 여기서 상기 페이스트의 경화(curing)는 내부 레이어의 전기적 접촉이 발생을 위하여 상기 염기(basic) 물질의 몰딩됨과 동시에 일어날 수 있다.
그러나, 상기 공정은 많은 경비가 들고, HDI 인쇄회로기판의 제조에 매우 많은 공정 비용이 소요된다. 또한, 상기 인쇄회로기판상 각각의 배치에서, 다른 인화 마스크(printing mask)가 사용되어야 한다. 따라서, 상기 공정은 보편적으로 사용될 수 없다.
상기 인쇄회로기판의 매우 다른 드릴 홀 직경의 경우에, 상기 인쇄 공정은 까다롭다.
따라서, 본 발명의 목적은 언급한 상기 단점들을 피하고, 가공물의 관통홀을 이물질이 거의 없게(with nearly no inclusion) 확실하게 충진하기 위한 간단한 공정을 제공하는 공정을 개발하는 것이다. 상기 공정은 구체적으로 상기 인쇄회로기판의 관통홀을 구리로 충진하는데 이용될 수 있다.
본 발명의 다른 목적은 전해액 금속화의 우수한 실행을 달성하는 것이다. 이런 경우, 상기 우수한 실행이란, 한편으로는, 인쇄회로기판의 전해액 금속화 동안 전류 밀도가 작동시간을 짧게 하도록 가능한 커야하고, 다른 한편으로는, 인쇄회로기판의 표면에 증착된 금속의 양이 가능한 작아야 한다는 것을 의미한다.
상기 목적은 다음의 공정 단계들을 포함하는, 가공물의 관통홀을 금속으로 충진하는 창의적인 공정을 이용함으로써 달성된다:
(i) 관통홀을 함유하는 상기 가공물과 금속-증착 전해액(metal-deposition electolyte)의 접촉을 유도하고, 상기 가공물과 적어도 하나의 음극 사이에 전압을 인가하여 전류를 상기 가공물에 공급하는 단계, 여기서, 상기 전류는, 도 1에 따라 바람직한 증착이 상기 관통홀의 중심부에서 발생하여, 그 결과로서 상기 관통홀이 완전히 또는 거의 완전히 전체적으로 함께 성장하도록(grow together), 선택됨;
(ii) 상기 가공물과 금속-증착 전해액의 접촉을 추가로 유도하고, 상기 가공물과 적어도 하나의 음극(anode) 사이에 전압을 인가하여 전류를 상기 가공물에 공급하는 단계, 여기서, 완전히 또는 거의 완전히 이등분으로 분리된 (i)단계에서 수득된 상기 관통홀은 도 2에 따른 바람직한 정도까지 금속에 의해 충진됨.
현재까지, 소형 금속 층(compact metal layer)의 생산은 필요한 내구성 및 바람직한 특성을 가지게 하는 것이 불가능하다고 추정되어져 왔기 때문에, 페이스트-대게 전도성-를 이용하는 당해 기술분야의 충진 공정과 대조적으로, 상기 창의적인 2단계 공정을 이용함으로써, 관통홀을 순수 금속 층으로 충진하는 것이 처음으로 가능하게 된다.
통상적인 홀의 금속화에 있어서, 예를 들어 인쇄회로기판에서, 우선 거의 동일한 산란(scattering)을 홀의 중심부에서 뿐만 아니라 상기 홀의 말단에서 관찰할 수 있다. 상기 금속-증착 도중에, 가로세로 비율(aspect ratio)은 변화하고, 상기 산란은 상기 드릴홀에서 감소한다. 이것은 내부가 충진으로 금속화되기 전에 함께 성장하는 상기 드릴홀의 말단에서 증가된 금속-증착을 초래한다. 따라서, 바람직하지 않은 이물질은, 상기 홀에, 특히 상기 금속화조(metallization bath)의 잔여물로 남겨진다.
본 발명은, 전문적인 증착 기술의 첫번째 단계에서, 상기 홀의 중심부를 완전히 또는 거의 완전히 충진함으로써 상기 관통홀로부터 두 개의 홀을 생성하는 사상을 기반으로 하고 있으며, 상기 두 개의 홀은 상기 홀 중심부 근처의 하나의 말단에서 각각 인접해 있다(도 1 참조). 상기 관통홀 중심부 영역에서 증착의 형태는 도 1a에 나타난 바와 같이, V-형태가 될 수 있고, 또는 곡선형의 좁은 부분(rounded narrow part) 형태(도 1b 참조)일 수 있다. 상기 증착형태는 상기 관통홀의 영역에서 증가된 산란에 의해 이루어질 수 있고, 따라서 여기에서, 상기 관통홀의 말단에 비하여 증가된 금속의 증착이 관찰될 수 있다.
본 발명의 바람직한 적용분야인 인쇄회로기판 제조에 있어서, 상기 홀은 또한 블라인드 홀(blind holes) 또는 블라인드 비아(blind vias)로 지칭된다. 두 번째 금속화 단계에 있어서, 이런 식으로 생성된 블라인드 비아는 그 후에 금속으로 충진된다 (도 2 참조).
블라인드 비아를 충진하기 위한 공정은 실질적으로 공지되어 있고, 당해기술분야의 문헌에 기재되어 있다.
EP 1 264 918 A1은 마이크로 블라인드 비아(micro blind vias)를 충진하는데 특히 적합한 전해액 구리 증착공정을 기재하고 있다. 여기서, 더미도금 상(相)(dummy plating phase)에서 불활성 음극의 사용은 상기 전해액의 충진가능성(fillability)을 유지 및 향상시키는 것을 도와준다.
EP 1 219 729 A1에 따르면, 산화제이기도 한 포름알데히드(formaldehyde)와 같은 화학물질은 금속화조의 안정기를 연장하기 위해 사용되는데, 특히 마이크로 블라인드 비아를 충진하는데 적합하다. 첨가제로서, 티올-반응성 화합물 뿐만 아니라 황산기를 가지는 황-함유 물질이 사용된다.
DE 103 25 101은 다음의 단계들을 특징으로 하는, 마이크로 블라인드 비아를 충진 공정을 기재하고 있다:
(i) 금속염, 산 및 유기 첨가제를 포함하는 금속 코팅으로 갈바닉 도금하기 위하여 조 전해액(bath electrolyte)를 이용하는 단계, 여기서 상기 조는 15-60 g/l의 구리; 40-300 g/l의 황산 및 20-150 mg/l의 염소; 및 증백제(brightening agent), 습윤제 그리고 폴리아미드(polyamides), 폴리아민(polyamines), 락탐 알콕시레이트(lactam alkoxylates), 티오우레아(thiourea), 올리고머(oligomeric) 및 폴리머 페나조늄 유도체(polymeric phenazonium derivatives) 및 아미노-트리페닐메탄 염료(amino-triphenylmethane dyes)에서 선택되는 부가 첨가제를 함유하는 유기 첨가제를 포함하는 무기 기질(inorganic matrix)을 포함함,
(ii) 0.5-2.5 A/dm2의 밀도에서 직류로, 또는 0.5-1.0 A/dm2의 유효 전류밀도에서 전류 펄스로, 상기 조(bath)에, 적용하는 단계,
(iii) 갈바닉조(galvanic bath)로부터 전해액의 일부분을 유출시키는(withdrawn) 단계,
(iv) 상기 유출시킨 일부분에 산화제를 첨가하는 단계,
(v) 선택적으로, 상기 유출된 전해액에 UV 광을 조사(irradiating)하는 단계 및
(vi) 상기 갈바닉조에 상기 유출된 일부분을 재순환시키는 단계 및 상기 산화처리에 의하여 파괴된 유기첨가제를 보충하는 단계.
본 발명의 바람직한 구현예에서, 상기 공정은 많아야 1000㎛, 바람직하게는 30-300㎛ 및 가장 바람직하게는 60-150㎛의 직경 뿐만 아니라, 3.5mm의 최대 높이, 바람직하게는 0.025-1mm 높이, 및 특히 바람직하게는 0.05-0.5mm의 특별히 바람직한 높이를 가지는 인쇄회로기판에서 상기 관통홀을 충진하는 역할을 한다.
가공물의 관통홀을 금속으로 충진하기 위한 창의적인 공정에서, 원칙적으로, 금(gold), 주석(tin), 니켈(nickel) 또는 이들의 합금(alloys)를 증착시키기 위한 전해액과 같은, 갈바닉 금속-증착에 적합한 모든 전해액이 사용될 수 있다. 바람직한 금속은 구리이다.
구리 증착에 있어서, 하기에 기술되는 조성물을 가지는 전해액이 최상의 결과를 제공하는 것으로 나타내진다:
구리는 황산동(copper sulfate pentahydrate)(CuSO4 x 5H2O) 또는 황산동 용액으로 상기 전해액에 첨가된다. 작동범위는 15-75 g/l 구리 사이이다.
황산(H2SO4)은 50-96% 용액으로 첨가된다. 작동범위는 20-400 g/l, 바람직하게는 50-300 g/l 사이이다.
염소는 염화나트륨(NaCl) 또는 염산(HCl) 용액으로 첨가된다. 여기서, 염소의 작동범위는 20-200 mg/l, 바람직하게는 30-60 mg/l 사이이다.
또한, 상기 전해액은 첨가제로서 바람직하게는 증백제(brightening agents), 레벨링제(leveling agnets) 및 습윤제(wetting agents)를 포함한다.
일반적으로, 습윤제는 0.005-20 g/l 농도, 바람직하게는 0.01-5 g/l의 농도인 산소-함유, 고분자 화합물이다. 예를 테이블(table) 1에 나타내었다:
테이블 1
습윤제
카르복시메틸셀루로스 (Carboxymethylcellulose)
노닐페놀폴리글리콜에테르 (Nonylphenolpolyglycolether)
옥탄디올-비스-(폴리알킬렌 글리콜 에테르) [Octandiol-bis-(polyalkylene glycol ether)]
옥탄올 폴리알킬렌 글리콜 에테르 (Octanol polyalkylene glycol ether)
올렌산 폴리글리콜 에스테르 (Oleic acid polyglycol ester)
폴리에틸렌 글리콜폴리프로필렌 글리콜 코폴리머리세이트 (Polyethylene glycolpolypropylene glycol copolymerisate)
폴리에틸렌 글리콜 (Polyethylene glycol)
폴리에틸렌 글리콜 디메틸에테르 (Polyethylene glycol dimethylether)
폴리프로필렌 글리콜 (Polypropylene glycol)
폴리비닐알코올 (Polyvinylalcohol)
β-나프틸 폴리글리콜에테르 (β-naphthyl polyglycolether)
스테아린산 폴리글리콜 에스테르 (Stearic acid polyglycol ester)
스테아린산 알코올 폴리글리콜에테르 (Stearic acid alcohol polyglykolether)
일반적으로, 증백제로서 테이블 2에 나열된 황-함유 물질이 사용된다:
테이블 2
황화합물
3-(벤조티아조닐-2-티오)-프로필 설폰산, 나트륨염 [3-(Benzothiazolyl-2-thio)-propyl sulfonic acid, sodium salt]
3-머캅토프로판-1-설폰산, 나트륨염 [3-Mercaptopropane-1-sulfonic acid, sodium salt]
에틸렌 디티오디프로필 설폰산, 나트륨염 [Ethylene dithiodipropyl sulfonic acid, sodium salt]
비스-(p-설포페닐)-디설파이드, 이나트륨염 [Bis-(p-sulfophenyl)-disulfide, disodium salt]
비스-(ω-설포부틸)-디설파이드, 이나트륨염 [Bis-(ω-sulfobutyl)-disulfide, disodium salt]
비스-(ω-설포히드록시프로필)-디설파이드, 이나트륨염 [Bis-(ω-sulfohydroxypropyl)-disulfide, disodium salt]
비스-(ω-설포프로필)-디설파이드, 이나트륨염 [Bis-(ω-sulfopropyl)-disulfide, disodium salt]
비스-(ω-설포프로필)-설파이드, 이나트륨염 [Bis-(ω-sulfopropyl)-sulfide, disodium salt]
메틸-(ω-설포프로필)-디설파이드, 이나트륨염 [Methyl-(ω-sulfopropyl)-disulfide, disodium salt]
메틸-(ω-설포프로필)-트리설파이드, 이나트륨염 [Methyl-(ω-sulfopropyl)-trisulfide, disodium salt]
O-에틸디티오-카르보닌산-S-(ω-설포프로필)-에스테르, 칼륨염 [O-ethyldithio-carbonic acid-S-(ω-sulfopropyl)-ester, potassium salt]
티오글리콜린산 [Thioglycolic acid]
티오포스포린산-O-에틸-비스-(ω-설포프로필)-에스테르, 이나트륨염 [Thiophosphoric acid-O-ethyl-bis-(ω-sulfopropyl)-ester, disodium salt]
티오포스포린산-(ω-설포프로필)-에스테르, 삼나트륨염 [Thiophosphoric acid-(ω-sulfopropyl)-ester, trisodium salt]
레벨링제로서, DE 38 36 521 C2에 기재된 것처럼, 티오우레아 유도체(thiourea derivatives) 또는 락탐 알콕실레이트(lactam alkoxylates)와 같은, 중합체 질소 화합물(예를 들어 폴리아민(polyamines) 또는 폴리아미드(polyamides)) 또는 질소-함유 황 화합물이 사용될 수 있다. 상기 물질의 농도는 0.1-100 ppm 범위이다
더욱이, 특허 DE 41 26 502 C1에 기재된, 중합체 페나조늄 유도체(polymeric phenazonium derivatives)가 사용될 수 있다. 블라인드 비아를 충진하는데 사용되는 추가 물질은 말라키트(malachite), 로사리닌(rosalinine) 또는 크리스탈 바이올렛(crystal violet)과 같은 아미노트리페닐-메탄(aminotriphenyl-methane) 구조체를 기초로 하는 착색제(coloring agent)이다
음극으로서, 예를 들어, 산화환원 시스템(redox system)을 가지지 않는(without) 불활성 음극 및 이를 가지는 가지는(with) 불활성 음극(즉, 예를 들어, Fe2 +/3+ 시스템)이 사용될 수 있다. 철 산화환원 시스템(iron redox system)을 사용할 때, 상기 철(II)[iron(II)]의 농도는 일반적으로 1-15 g/l, 바람직하게는 8-12 g/l이고, 상기 철(III)[iron(III)]의 농도는 일반적으로 1-15 g/l, 바람직하게는 8-12 g/l이다.
산성 구리(acidic copper)에서, 가용성 음극이기도 한 DC 및 AC 전해액이 사용될 수 있다.
구리를 이용하여 금속화하는 동안, 상기 금속은 상기 관통홀 뿐만 아니라 상기 기판의 표면에도 증착된다. 바람직하다면, 상기 표면 상의 구리 층은 인쇄회로기판 제조분야에서 공지된 에칭(etching) 공정을 이용하게 다시 제거될 수 있다. 이런 목적으로, 예를 들면 염화철(III)[iron(III) chloride]를 함유하는 용액이 적합하다.
또한, 금속을 이용한 충진은, 펄스 역전류(pulse reverse current)에 의해 특정 형태의 금속화를 이용하는 수평공정에서 특별히 우수한 결과를 달성한다. 상기 특정 기법은 두 개의 분리 펄스 정류기(separate pulse rectifier)에 의해 생성되는 두 개의 펄스 형태 사이의 180°위상이동을 특징으로 한다. 상기 두 개의 정류기에 의해서, 인쇄회로기판의 두 개의 사이드(side)는 개별적으로 금속화 될 수 있다. 추가의 특징은, 도 3 참조하면, 동시에 상기 역전류 펄스가 다른 사이드 상에 작용하도록 선택되는, 주기적으로 반복하는 펄스 정지(pulse pause)의 이용에 있다.
역펄스 도금(reverse pulse plating)은, 특히 높은 가로세로비율(aspect ratio)을 가지는 인쇄회로기판에서 구리의 전해도금(electrolytic deposition)에 대해 발달되었고, 예를 들어, DE 42 25 961 C2 및 DE 27 9 427 A1에 기재되어 있다. 높은 전류밀도를 사용함으로써, 상기 관통홀에서 향상된 표면분포 및 산란을 달성하였다.
상기 창의적인 공정에서, 아래의 변수들은 바람직하게 조절된다:
적어도 하나의 정전류 펄스(forward current pulse)의 지속시간 대 적어도 하나의 역전류 펄스(reverse current pulse)의 지속시간의 비율은 적어도 5, 바람직하게는 적어도 15 및 보다 바람직하게는 적어도 18로 조정된다. 상기 비율은 많아야 75 및 바람직하게는 많아야 50으로 조정된다. 상기 비율은 약 20으로 조정하는 것이 특히 바람직하다.
적어도 하나의 정전류 펄스의 지속시간은 바람직하게는 적어도 5ms~250ms로 조정된다.
적어도 하나의 역전류 펄스의 지속시간은 바람직하게는 많아야 20ms, 가장 바람직하게는 1-10ms로 조정된다.
상기 가공물에서 적어도 하나의 정전류 펄스의 피크 전류밀도는 바람직하게는 많아야 15 A/dm2 값으로 조정된다. 특히 바람직한 것은 수평공정에서 약 1.5-8 A/dm2인 상기 가공물에서의 적어도 하나의 정전류 펄스의 피크 전류밀도이다. 상기 수직공정에서, 상기 가공물에서 적어도 하나의 정전류 펄스의 가장 바람직한 피크 전류밀도는 많아야 2 A/dm2 이다.
상기 가공물에서 적어도 하나의 역전류 펄스의 피크 전류밀도는 바람직하게는 많아야 60 A/dm2 으로 조정될 것이다. 특히 바람직한 것은 수평공정에서 약 30-50 A/dm2인 상기 가공물에서의 적어도 하나의 역전류 펄스의 피크 전류밀도이다. 상기 수직공정에서, 상기 가공물에서 적어도 하나의 정전류 펄스의 가장 바람직한 피크 전류밀도는 많아야 3-10 A/dm2 이다.
본 발명의 바람직한 구현예에서, 상기 공정은 다음의 단계들을 포함한다:
a. 제1 전압은 상기 가공물의 첫번째 사이드(side)와 적어도 하나의 첫번째 음극 사이에 인가되어 첫번째 펄스 역전류가 상기 가공물의 첫번째 사이드에 공급되는 단계, 여기서, 상기 첫번째 펄스 역전류의 사이클마다 적어도 하나의 첫번째 정전류 펄스 및 적어도 하나의 첫번째 역전류 펄스가 흐름.
b. 제2 전압은 상기 가공물의 두번째 사이드와 적어도 하나의 두번째 음극 사이에 인가되어 두번째 펄스 역전류가 상기 가공물의 두번째 사이드에 공급되는 단계, 여기서, 상기 두번째 펄스 역전류의 사이클마다 적어도 하나의 두번째 정전류 펄스 및 적어도 하나의 두번째 역전류 펄스가 흐름.
상기 후자(latter)의 구현예에 관하여, 적어도 하나의 제1 정전류 펄스 및 적어도 하나의 제1 역전류 펄스는 각각, 적어도 하나의 제2 정전류 펄스 및 적어도 하나의 제2 역전류 펄스와 각각 연관하여 오프셋(offset)될 수 있다. 본 발명의 추가적인 바람직한 구현예에서, 상기 제1 및 제1 전류펄스 사이의 이러한 오프셋은 약 180°에 달한다.
상기 산란을 추가로 향상시키기 위하여, 모든 사이클에서의 전류는 두 개의 정전류 펄스를 포함할 수 있고, 여기서, 상기 두 개의 정전류 펄스 및 역전류 펄스 사이에서, 제로 전류차단(zero current interruption)이 제공된다.
상기 금속화 공정의 추가적인 과정에 있어서, 상기 역전류 펄스의 적어도 하나의 변수가 변할 수 있고, 여기서 상기 변수는 상기 정전류 펄스의 지속시간 대 역전류펄스의 지속시간의 비율, 및 상기 정전류 펄스의 피크 전류밀도 대 상기 역전류 펄스의 피크 전류밀도의 비율을 포함하는 군에서 선택된다. 상기 가공물 금속화 단계에서, 상기 정전류 펄스의 피크 전류밀도 대 상기 역전류 펄스의 피크 전류밀도의 비율을 증가시키고, 및/또는 상기 정전류 펄스의 지속시간 대 상기 역전류 펄스의 지속시간의 비율을 감소시키는 것이 특히 유리하다고 입증되어왔다.
도 1a는 인쇄회로기판에서 관통홀의 중심에 바람직한 구리-도금으로 인한 좁은 부분의 형성을 나타낸 것이다.
도 1b는 인쇄회로기판에서 관통홀의 중심에 바람직한 구리-도금으로 인한 좁은 부분의 형성을 나타낸 것이다.
도 2는 홀의 중심의 좁은 부분의 형성 및 이어지는 상기 좁은 부분의 충진 후에 충진된 관통홀을 나타낸 것이다.
도 3은 위상-이동 및 펄스 정지와 함께 펄스 역전류 표를 나타낸 것이다.
본 발명은 하기의 실시예에 의하여 추가로 설명된다.
수평 금속화 공정
인쇄회로기판(처리용 기판은 수평으로 이동하고, 수평 이동평면에 존재한다)의 수평처리에 사용된 Atotech Deutschland GmbH의 인펄스 2 모듈(Inpulse 2 modules)은 노즐 홀더(nozzle holder)와 양극(가공물) 사이에 15mm의 갭(gap) 및 음극과 양극 사이에 8mm의 갭을 가진다.
금속화를 위하여, 다른 취지의 기재가 없다면, 18'x24" =457mm x 610 mm 치수 및 150㎛의 직경과 200㎛의 높이의 관통홀을 가지는 FR4 재료의 인쇄회로 기판을 사용한다.
금속화 전에, 상기 인쇄회로기판의 표면을 우선, Atotech Deuschland GmbH의 세정제인 Cuprapro CF로 45초 동안 세정한 다음, 5% 황산으로 45초 동안 처리하였다.
사용된 전해액은 다음의 구성을 가진다. 구리이온 및 황산의 농도는 테스트 에서 개별적으로 정하였다. 모든 경우에, 상기 금속화는 40℃의 온도로 수행하였다.
황산구리(copper sulfate)
황산(sulfuric acid)
염소 이온: 50mg/l
철(II): 10mg/l
철(III): 2mg/l
레벨링제 Inpulse H6: 4ml; 증백제 Inpulse H6: 7ml
레벨링제 Inpulse HF: 4ml; 증백제 Inpulse HF: 7ml
Inpulse 레벨링제 및 증백제는 Atotech Deuschland GmbH의 제품이다.
실시예 1
수평공정을 위한 상기 기재된 일반적인 실행규정에 따라, 상기 인쇄회로기판을 우선, Inpulse H6 공정 및 표 1a에 따른 변수를 가지는 펄스 역전류 공정을 통하여 구리로 전기분해 금속화를 위한 조(bath)에서 30분 동안 처리하였다. 도 1a에 나타난 바와 같이 상기 관통홀에서 구리 증착을 달성하였다.
그후, 상기 인쇄회로기판을 Inpulse HF 공정 및 표 1b에 따른 변수를 가지는 펄스 역전류 공정을 통하여 구리로 전기분해 금속화를 위한 제2 조(bath)에서 30분 동안 추가로 처리하였다. 도 2에 나타난 바와 같이 상기 관통홀에서 구리 증착을 달성하였다.
결국, 상기 관통홀의 충진을 완성하였다. 이물질은 관찰되지 않았다.
구리를 이용한 금속화에서 펄스 변수
테스트 Iforward/Ireverse A/dm2 정/역 펄스의 펄스 변수 ms 펄스 정지 ms 위상 이동 ° 구리 g/l 황산 g/l
1a 6/40 108/6 6 180 40 200
1b 6/40 72/4 4 180 60 150
실시예 2
수평공정을 위한 상기 기재된 일반적인 실행규정에 따라, 상기 인쇄회로기판을 우선, Inpulse H6 공정 및 표 2a에 따른 변수를 가지는 펄스 역전류 공정으로 구리로 전기분해 금속화를 위한 조(bath)에서 30분 동안 처리하였다.
그후, 상기 인쇄회로기판을 Inpulse HF 공정 및 표 2b에 따른 변수를 가지는 펄스 역전류 공정으로 구리로 전기분해 금속화를 위한 제2 조(bath)에서 30분 동안 추가로 처리하였다.
결국, 상기 관통홀의 충진을 완성하였다. 이물질은 관찰되지 않았다.
구리를 이용한 금속화에서 펄스 변수
테스트 Iforward/Ireverse A/dm2 정/역 펄스의 펄스 변수 ms 펄스 정지 ms 위상 이동 ° 구리 g/l 황산 g/l
2a 6/40 216/12 12 180 40 200
3b 6/40 72/4 4 180 60 150
실시예 3
수평공정을 위한 상기 기재된 일반적인 실행규정에 따라, 상기 인쇄회로기판을 우선, Inpulse HF 공정 및 표 3에 따른 변수를 가지는 펄스 역전류 공정을 통하여 구리로 전기분해 금속화를 위한 조(bath)에서 60분 동안 처리하였다.
결국, 상기 관통홀의 충진을 완성하였다. 이물질은 관찰되지 않았다.
구리를 이용한 금속화에서 펄스 변수
테스트 Iforward/Ireverse A/dm2 정/역 펄스의 펄스 변수 ms 펄스 정지 ms 위상 이동 ° 구리 g/l 황산 g/l
3 6/40 72/4 4 180 60 150
실시예 4
수평공정을 위한 상기 기재된 일반적인 실행규정에 따라, 200㎛의 관통홀 직경 및 300㎛의 높이를 가지는 인쇄회로기판을 우선, Inpulse H6 공정 및 표 4a에 따른 변수를 가지는 펄스 역전류 공정을 통하여 구리로 전기분해 금속화를 위한 조(bath)에서 30분 동안 처리하였다.
그후, 상기 인쇄회로기판을 Inpulse HF 공정 및 표 4b에 따른 변수를 가지는 펄스 역전류 공정을 통하여 구리로 전기분해 금속화를 위한 제2 조(bath)에서 30분 동안 추가로 처리하였다.
결국, 상기 관통홀의 충진을 완성하였다. 이물질은 관찰되지 않았다.
구리를 이용한 금속화에서 펄스 변수
테스트 Iforward/Ireverse A/dm2 정/역 펄스의 펄스 변수 ms 펄스 정지 ms 위상 이동 ° 구리 g/l 황산 g/l
4a 6/40 108/6 6 180 40 200
4b 6/40 72/4 4 180 60 150
모든 테스트에서, 상기 펄스 변수의 펄스 정지 및 180°위상이동을 조정하였다. 이것은 상기 역펄스는 상기 테스트 기판의 일 사이드에서 음극에 적용되고, 동시에 상기 펄스 정지는 다른 사이드의 음극에 적용된다는 것을 의미한다. 도 3의 펄스형태의 도식적인 표현(시간의 함수로서 전류)은 상부 및 하부 음극(위의 곡선: 양극의 상부에서 전류, 아래의 곡선: 양극의 하부에서 전류) 사이의 위상 이동으로 조정함을 나타낸다.
수직 금속화 공정
수직 금속화를 위하여, 다른 취지의 기재가 없다면, 18'x24" =457mm x 610 mm 치수 및 150㎛의 직경과 200㎛의 높이의 관통홀을 가지는 FR4로 제조한 인쇄회로 기판을 사용한다.
금속화 전에, 상기 인쇄회로기판의 표면을 우선, Atotech Deuschland GmbH의 산성 세정제 S로 3분 동안 세정한 다음, 5% 황산으로 60초 동안 처리하였다.
사용된 전해액은 다음의 구성을 가진다. 구리이온 및 황산의 농도는 테스트에서 개별적으로 정하였다. 모든 경우에, 상기 금속화는 23℃의 온도로 수행하였다.
황산구리(copper sulfate)
황산(sulfuric acid)
염소 이온: 첫번째 단계에서 50mg/l, 두번째 단계에서 35mg/l
레벨링제 Cuprapulse XP7: 20ml/l; 증백제 Cuprapulse S3: 1ml/l
레벨링제 Inplate D1: 15ml/l; 증백제 Inplate D1: 0.5ml/l
Cuprapulse 및 Inplate 레벨링제 및 증백제는 Atotech Deuschland GmbH의 제품이다.
산화환원 시스템은 다음의 구성으로 두번째 단계에서만 사용된다:
철(II): 5 g/l
철(III): 1 g/l
실시예 5
수직공정을 위한 상기 기재된 일반적인 실행규정에 따라, 상기 인쇄회로기판을 우선, Cuprapulse XP7 공정 및 표 5a에 따른 변수를 가지는 펄스 역전류 공정을 통하여 구리로 전기분해 금속화를 위한 조(bath)에서 90분 동안 처리하였다. 그후, 두 번째 단계에서, 상기 인쇄회로기판을 Inplate D1 공정 및 표 5b에 따른 변수를 가지는 직류를 통하여 구리로 전기분해 금속화를 위한 조(bath)에서 85분 동안 추가로 처리하였다. 결국, 상기 관통홀의 충진을 완성하였다. 이물질은 관찰되지 않았다.
구리를 이용한 금속화에서 펄스 변수
테스트 Iforward/Ireverse A/dm2 정/역 펄스의 펄스 변수 ms 펄스 정지 ms 위상 이동 ° 구리 g/l 황산 g/l
5a 2/8 20/1 - 0 17 260
5b 1,5 DC DC - - 40 140
실시예 6
수직공정을 위한 상기 기재된 일반적인 실행규정에 따라, 상기 인쇄회로기판을 우선, Cuprapulse XP7 공정 및 표 6a에 따른 변수를 가지는 펄스 역전류 공정을 통하여 구리로 전기분해 금속화를 위한 조(bath)에서 90분 동안 처리하였다. 그후, 두 번째 단계에서, 상기 인쇄회로기판을 Inplate D1 공정 및 표 6b에 따른 변수를 가지는 직류를 통하여 구리로 전기분해 금속화를 위한 조(bath)에서 85분 동안 추가로 처리하였다. 결국, 상기 관통홀의 충진을 완성하였다. 이물질은 관찰되지 않았다.
구리를 이용한 금속화에서 펄스 변수
테스트 Iforward/Ireverse A/dm2 정/역 펄스의 펄스 변수 ms 펄스 정지 ms 위상 이동 ° 구리 g/l 황산 g/l
6a 2/8 40/2 - 0 17 260
6b 1,5 DC DC - - 40 140
실시예 7
수직공정을 위한 상기 기재된 일반적인 실행규정에 따라, 상기 인쇄회로기판을 우선, Cuprapulse XP7 공정 및 표 7a에 따른 변수를 가지는 펄스 역전류 공정을 통하여 구리로 전기분해 금속화를 위한 조(bath)에서 90분 동안 처리하였다. 그후, 두 번째 단계에서, 상기 인쇄회로기판을 Inplate D1 공정 및 표 7b에 따른 변수를 가지는 직류를 통하여 구리로 전기분해 금속화를 위한 조(bath)에서 85분 동안 추가로 처리하였다. 결국, 상기 관통홀의 충진을 완성하였다. 이물질은 관찰되지 않았다.
구리를 이용한 금속화에서 펄스 변수
테스트 Iforward/Ireverse A/dm2 정/역 펄스의 펄스 변수 ms 펄스 정지 ms 위상 이동 ° 구리 g/l 황산 g/l
7a 1,5/6 20/1 - 0 17 260
7b 1,5 DC DC - - 40 140

Claims (20)

  1. 다음의 단계를 포함하는, 금속으로 가공물(workpiece)의 관통홀(through-hole)을 충진하는 갈바닉 공정(galvanic process):
    (i) 관통홀을 함유하는 상기 가공물과 금속-증착 전해액(metal-deposition electolyte)의 접촉을 유도하고, 상기 가공물과 적어도 하나의 음극 사이에 전압을 인가하여 전류가 상기 가공물에 공급하는 단계, 여기서, 상기 전류는, 도 1에 따라 바람직한 증착이 상기 관통홀의 중심부에서 발생하여, 그 결과로서 상기 관통홀이 완전히 또는 거의 완전히 전체적으로 함께 성장하도록(grow together), 선택됨;
    (ii) 상기 가공물과 금속-증착 전해액의 접촉을 추가로 유도하고 상기 가공물과 적어도 하나의 음극(anode) 사이에 전압을 인가하여 전류를 상기 가공물에 공급하는 단계, 여기서, 완전히 또는 거의 완전히 이등분으로 분리된 (i)단계에서 수득된 상기 관통홀은 도 2에 따라 금속에 의해 충진됨.
  2. 제1항에 있어서, 제1항의 (i) 단계에 따른 전류는 펄스 역전류(pulse reverse current)이고, 상기 전류의 사이클(cycle)마다 적어도 하나의 정전류 펄스(forward current pulse) 및 적어도 하나의 역전류 펄스(reverse current pulse)가 발생하며, 제1항의 (ii) 단계에 따른 전류는 펄스 역전류, 직류(direct current) 또는 교류(alternating current) 중 하나인 것을 특징으로 하는 공정.
  3. 제1항에 있어서, 상기 (i) 및 (ii) 단계의 금속화는 다른 전해액에서 수행되는 것을 특징으로 하는 공정.
  4. 제1항에 있어서, 상기 (i) 및 (ii) 단계의 금속화는 같은 전해액에서 수행되는 것을 특징으로 하는 공정.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 적어도 하나의 정전류 펄스의 지속시간 대 적어도 하나의 역전류 펄스의 지속시간의 비(ratio)는 5~75로 조정되고, 가장 바람직하게는 약 20으로 조정되는 것을 특징으로 하는 공정.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 적어도 하나의 정전류 펄스의 지속시간은 5~250 ms로 조정되는 것을 특징으로 하는 공정.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 적어도 하나의 역전류 펄스의 지 속시간은 바람직하게는 많아야 20ms로 조정되고, 가장 바람직하게는 1~10ms로 조정되는 것을 특징으로 하는 공정.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 가공물에서 적어도 하나의 정전류 펄스의 피크 전류밀도는 바람직하게는 많아야 15A/dm2으로 조정되고, 가장 바람직하게는 수평공정에서 1.5~8A/dm2 및 가장 바람직하게는 수직공정에서 2A/dm2로 조정되는 것을 특징으로 하는 공정.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 가공물에서 적어도 하나의 역전류 펄스의 피크 전류밀도는 바람직하게는 많아야 60A/dm2으로 조정되고, 가장 바람직하게는 수평공정에서 30~50A/dm2 및 가장 바람직하게는 수직공정에서 3~10A/dm2로 조정되는 것을 특징으로 하는 공정.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 제1 전압은, 상기 가공물의 첫번째 사이드(side)와 적어도 하나의 첫번째 음극 사이에 인가되어 첫번째 펄스 역전 류가 상기 가공물의 첫번째 사이드에 공급되고, 여기서, 상기 첫번째 펄스 역전류의 사이클마다 적어도 하나의 첫번째 정전류 펄스 및 적어도 하나의 첫번째 역전류 펄스가 흐르며,
    제2 전압은 상기 가공물의 두번째 사이드와 적어도 하나의 두번째 음극 사이에 인가되어 두번째 펄스 역전류가 상기 가공물의 두번째 사이드에 공급되며, 여기서, 상기 두번째 펄스 역전류의 사이클마다 적어도 하나의 두번째 정전류 펄스 및 적어도 하나의 두번째 역전류 펄스가 흐르는 것을 특징으로 하는 공정.
  11. 제10항에 있어서, 상기 첫번째 전류 펄스는 두번째 전류 펄스에 비하여 약 180°오프셋(offset)인 것을 특징으로 하는 공정.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 산성 구리(acid copper) 전해액이 전해액로 이용된 것을 특징으로 하는 공정.
  13. 제1항에 있어서, 상기 전해액은 15~75 g/l 구리, 20~400 g/l 황산 및 20~200 mg/l 염화물을 함유하는 무기 기질(inorganic matrix)를 포함하는 것을 특징으로 하는 공정.
  14. 제13항에 있어서, 상기 상기 전해액은 또한 증백제(brightening agents), 레벨링제(leveling agnets) 및 습윤제(wetting agents)와 같은 유기 첨가제를 추가로 포함하는 것을 특징으로 하는 공정.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 전해액은 산화화원계(redox system)을 가지는 불활성 음극으로 작동되는 것을 특징으로 하는 공정.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서, 전해액로서 산성 구리 전해액, 및 음이온으로서 가용성 음이온이 이용되는 것을 특징으로 하는 공정.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서, 상기 관통홀은 최대 높이 3.5mm, 바람직한 높이 0.025mm ~ 1mm, 및 특히 바람직한 높이 0.05mm ~ 0.5mm를 가지는 것을 특징으로 하는 공정.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서, 상기 관통홀은 직경이 많아야 1000㎛, 바람직하게는 30 ~ 300 ㎛ 및 가장 바람직하게 60㎛ ~ 150㎛인 것을 특징으로 하는 공정.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서, 상기 가공물은 기판-형태(board-shaped)이고, 관통홀을 가지는 것을 특징으로 하는 공정.
  20. 제1항 내지 제19항 중 어느 한 항에 있어서, 상기 가공물은 인쇄회로기판 또는 어떤 다른 기판-형태 전기회로 캐리어(carrier)인 것을 특징으로 하는 공정.
KR1020077007033A 2004-09-20 2005-08-30 금속으로 관통홀, 특히 구리로 인쇄회로기판의 관통홀을충진하기 위한 갈바닉 공정 KR101222627B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004045451.5 2004-09-20
DE102004045451A DE102004045451B4 (de) 2004-09-20 2004-09-20 Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer
PCT/EP2005/009332 WO2006032346A1 (en) 2004-09-20 2005-08-30 Galvanic process for filling through-holes with metals, in particular of printed circuit boards with copper

Publications (2)

Publication Number Publication Date
KR20070053304A true KR20070053304A (ko) 2007-05-23
KR101222627B1 KR101222627B1 (ko) 2013-01-16

Family

ID=35447785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077007033A KR101222627B1 (ko) 2004-09-20 2005-08-30 금속으로 관통홀, 특히 구리로 인쇄회로기판의 관통홀을충진하기 위한 갈바닉 공정

Country Status (10)

Country Link
US (2) US9445510B2 (ko)
EP (1) EP1810554B1 (ko)
JP (1) JP5078142B2 (ko)
KR (1) KR101222627B1 (ko)
CN (1) CN101053286B (ko)
AT (1) ATE417492T1 (ko)
DE (2) DE102004045451B4 (ko)
MY (1) MY145344A (ko)
TW (1) TWI370715B (ko)
WO (1) WO2006032346A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803004B1 (ko) * 2006-09-01 2008-02-14 삼성전기주식회사 관통홀 충진방법
US11096291B2 (en) 2019-06-25 2021-08-17 Samsung Electro-Mechanics Co., Ltd. Method for plating printed circuit board and printed circuit board using the same

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632552B1 (ko) * 2004-12-30 2006-10-11 삼성전기주식회사 내부 비아홀의 필 도금 구조 및 그 제조 방법
KR100783467B1 (ko) * 2006-02-24 2007-12-07 삼성전기주식회사 내부 관통홀을 가지는 인쇄회로기판 및 그 제조 방법
CN101416569B (zh) * 2006-03-30 2011-04-06 埃托特克德国有限公司 用金属填充孔和凹处的电解方法
JP6161863B2 (ja) * 2010-12-28 2017-07-12 株式会社荏原製作所 電気めっき方法
EP2518187A1 (en) 2011-04-26 2012-10-31 Atotech Deutschland GmbH Aqueous acidic bath for electrolytic deposition of copper
JP5980735B2 (ja) 2012-08-07 2016-08-31 株式会社荏原製作所 スルーホールの電気めっき方法及び電気めっき装置
KR20140034529A (ko) 2012-09-12 2014-03-20 삼성전기주식회사 전기 동도금 장치
JP6114527B2 (ja) * 2012-10-05 2017-04-12 新光電気工業株式会社 配線基板及びその製造方法
CN102877098B (zh) * 2012-10-29 2015-06-17 东莞市若美电子科技有限公司 一种多波段输出的脉冲电镀方法
CN104053311A (zh) * 2013-03-13 2014-09-17 欣兴电子股份有限公司 导通孔的制作方法
JP2015106653A (ja) 2013-11-29 2015-06-08 イビデン株式会社 プリント配線板の製造方法
CN104159420A (zh) * 2014-09-04 2014-11-19 深圳恒宝士线路板有限公司 带盲孔且具有四层线路的电路板制造方法
EP3029178A1 (en) 2014-12-05 2016-06-08 ATOTECH Deutschland GmbH Method and apparatus for electroplating a metal onto a substrate
EP3570645B1 (en) * 2018-05-17 2023-01-25 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with only partially filled thermal through-hole
US11716819B2 (en) * 2018-06-21 2023-08-01 Averatek Corporation Asymmetrical electrolytic plating for a conductive pattern
KR102662860B1 (ko) * 2019-05-29 2024-05-03 삼성전기주식회사 인쇄회로기판
CN110306214A (zh) * 2019-07-05 2019-10-08 东莞市斯坦得电子材料有限公司 一种用于高纵横比孔径印制线路板通孔电镀的反向脉冲镀铜工艺
EP4018790A1 (en) 2019-08-19 2022-06-29 Atotech Deutschland GmbH & Co. KG Manufacturing sequences for high density interconnect printed circuit boards and a high density interconnect printed circuit board
US11746433B2 (en) 2019-11-05 2023-09-05 Macdermid Enthone Inc. Single step electrolytic method of filling through holes in printed circuit boards and other substrates
KR102215846B1 (ko) * 2019-11-27 2021-02-16 와이엠티 주식회사 회로기판의 관통홀 충진 방법 및 이를 이용하여 제조된 회로기판
KR20210088227A (ko) 2020-01-06 2021-07-14 삼성전기주식회사 인쇄회로기판
US20230279577A1 (en) * 2022-03-04 2023-09-07 Rohm And Haas Electronic Materials Llc Method of filling through-holes to reduce voids

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH629542A5 (de) * 1976-09-01 1982-04-30 Inoue Japax Res Verfahren und vorrichtung zur galvanischen materialablagerung.
US4683036A (en) * 1983-06-10 1987-07-28 Kollmorgen Technologies Corporation Method for electroplating non-metallic surfaces
DE3836521C2 (de) 1988-10-24 1995-04-13 Atotech Deutschland Gmbh Wäßriges saures Bad zur galvanischen Abscheidung von glänzenden und rißfreien Kupferüberzügen und Verwendung des Bades
DE4126502C1 (ko) * 1991-08-07 1993-02-11 Schering Ag Berlin Und Bergkamen, 1000 Berlin, De
DE4225961C5 (de) * 1992-08-06 2011-01-27 Atotech Deutschland Gmbh Vorrichtung zur Galvanisierung, insbesondere Verkupferung, flacher platten- oder bogenförmiger Gegenstände
DE4229403C2 (de) * 1992-09-03 1995-04-13 Hoellmueller Maschbau H Vorrichtung zum Galvanisieren dünner, ein- oder beidseits mit einer leitfähigen Beschichtung versehener Kunststoffolien
US5484647A (en) * 1993-09-21 1996-01-16 Matsushita Electric Industrial Co., Ltd. Connecting member of a circuit substrate and method of manufacturing multilayer circuit substrates by using the same
DE19545231A1 (de) * 1995-11-21 1997-05-22 Atotech Deutschland Gmbh Verfahren zur elektrolytischen Abscheidung von Metallschichten
DE19547948C1 (de) * 1995-12-21 1996-11-21 Atotech Deutschland Gmbh Verfahren und Schaltungsanordnung zur Erzeugung von Strompulsen zur elektrolytischen Metallabscheidung
DE19717512C3 (de) * 1997-04-25 2003-06-18 Atotech Deutschland Gmbh Vorrichtung zum Galvanisieren von Leiterplatten unter konstanten Bedingungen in Durchlaufanlagen
US5972192A (en) * 1997-07-23 1999-10-26 Advanced Micro Devices, Inc. Pulse electroplating copper or copper alloys
US6071398A (en) * 1997-10-06 2000-06-06 Learonal, Inc. Programmed pulse electroplating process
JP2000173949A (ja) * 1998-12-09 2000-06-23 Fujitsu Ltd 半導体装置及びその製造方法並びにめっき方法及び装置
CN1137511C (zh) * 1999-01-21 2004-02-04 阿托特德国有限公司 生产集成电路时由高纯铜电镀形成导体结构的方法
DE19915146C1 (de) * 1999-01-21 2000-07-06 Atotech Deutschland Gmbh Verfahren zum galvanischen Bilden von Leiterstrukturen aus hochreinem Kupfer bei der Herstellung von integrierten Schaltungen
US6652727B2 (en) * 1999-10-15 2003-11-25 Faraday Technology Marketing Group, Llc Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US6630630B1 (en) * 1999-12-14 2003-10-07 Matsushita Electric Industrial Co., Ltd. Multilayer printed wiring board and its manufacturing method
EP1132500A3 (en) * 2000-03-08 2002-01-23 Applied Materials, Inc. Method for electrochemical deposition of metal using modulated waveforms
JP2001267726A (ja) * 2000-03-22 2001-09-28 Toyota Autom Loom Works Ltd 配線基板の電解メッキ方法及び配線基板の電解メッキ装置
JP2002004083A (ja) * 2000-04-18 2002-01-09 Shinko Electric Ind Co Ltd ヴィアフィリング方法
JP2002016332A (ja) * 2000-06-28 2002-01-18 Ibiden Co Ltd スルーホールを有する積層板およびその製造方法
JP2002053993A (ja) 2000-08-04 2002-02-19 Mitsui Mining & Smelting Co Ltd 電解銅箔およびその製造方法
US20020015833A1 (en) * 2000-06-29 2002-02-07 Naotomi Takahashi Manufacturing method of electrodeposited copper foil and electrodeposited copper foil
JP2002141440A (ja) * 2000-11-01 2002-05-17 Mitsui High Tec Inc 基板の製造方法
KR100845189B1 (ko) * 2000-12-20 2008-07-10 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨 전해적 구리 도금액 및 이의 제어법
US6458696B1 (en) * 2001-04-11 2002-10-01 Agere Systems Guardian Corp Plated through hole interconnections
WO2002086196A1 (en) * 2001-04-19 2002-10-31 Rd Chemical Company Copper acid baths, system and method for electroplating high aspect ratio substrates
TWI268966B (en) * 2001-06-07 2006-12-21 Shipley Co Llc Electrolytic copper plating method
JP3941433B2 (ja) * 2001-08-08 2007-07-04 株式会社豊田自動織機 ビアホールのスミア除去方法
JP4000796B2 (ja) * 2001-08-08 2007-10-31 株式会社豊田自動織機 ビアホールの銅メッキ方法
JP4148895B2 (ja) * 2001-10-16 2008-09-10 新光電気工業株式会社 ホールの銅めっき方法
JP2003168860A (ja) * 2001-11-30 2003-06-13 Cmk Corp プリント配線板及びその製造方法
JP3964263B2 (ja) * 2002-05-17 2007-08-22 株式会社デンソー ブラインドビアホール充填方法及び貫通電極形成方法
DE10223957B4 (de) * 2002-05-31 2006-12-21 Advanced Micro Devices, Inc., Sunnyvale Ein verbessertes Verfahren zum Elektroplattieren von Kupfer auf einer strukturierten dielektrischen Schicht
EP1475463B2 (en) * 2002-12-20 2017-03-01 Shipley Company, L.L.C. Reverse pulse plating method
US20040154926A1 (en) * 2002-12-24 2004-08-12 Zhi-Wen Sun Multiple chemistry electrochemical plating method
JP2004311919A (ja) 2003-02-21 2004-11-04 Shinko Electric Ind Co Ltd スルーホールフィル方法
DE10311575B4 (de) * 2003-03-10 2007-03-22 Atotech Deutschland Gmbh Verfahren zum elektrolytischen Metallisieren von Werkstücken mit Bohrungen mit einem hohen Aspektverhältnis
DE10325101A1 (de) 2003-06-03 2004-12-30 Atotech Deutschland Gmbh Verfahren zum Auffüllen von µ-Blind-Vias (µ-BVs)
JP4248353B2 (ja) 2003-09-19 2009-04-02 新光電気工業株式会社 スルーホールの充填方法
US20050121214A1 (en) * 2003-12-04 2005-06-09 Gould Len C. Active electrical transmission system
JP4973829B2 (ja) * 2004-07-23 2012-07-11 上村工業株式会社 電気銅めっき浴及び電気銅めっき方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803004B1 (ko) * 2006-09-01 2008-02-14 삼성전기주식회사 관통홀 충진방법
US11096291B2 (en) 2019-06-25 2021-08-17 Samsung Electro-Mechanics Co., Ltd. Method for plating printed circuit board and printed circuit board using the same

Also Published As

Publication number Publication date
WO2006032346A1 (en) 2006-03-30
KR101222627B1 (ko) 2013-01-16
CN101053286B (zh) 2012-01-18
US20090236230A1 (en) 2009-09-24
EP1810554B1 (en) 2008-12-10
US20160270241A1 (en) 2016-09-15
US9445510B2 (en) 2016-09-13
JP5078142B2 (ja) 2012-11-21
MY145344A (en) 2012-01-31
ATE417492T1 (de) 2008-12-15
US9526183B2 (en) 2016-12-20
TWI370715B (en) 2012-08-11
CN101053286A (zh) 2007-10-10
DE102004045451B4 (de) 2007-05-03
DE102004045451A1 (de) 2006-03-30
DE602005011662D1 (de) 2009-01-22
EP1810554A1 (en) 2007-07-25
TW200623995A (en) 2006-07-01
JP2008513985A (ja) 2008-05-01

Similar Documents

Publication Publication Date Title
KR101222627B1 (ko) 금속으로 관통홀, 특히 구리로 인쇄회로기판의 관통홀을충진하기 위한 갈바닉 공정
US8784634B2 (en) Electrolytic method for filling holes and cavities with metals
TWI583279B (zh) 組合的通孔鍍覆和孔填充的方法
KR100877923B1 (ko) 전해 구리 도금법
KR100730326B1 (ko) 비어 홀을 충전하는 도금 방법
JP2009532586A (ja) 電解銅めっき方法
JP2004204351A (ja) 逆パルスめっき組成物および逆パルスメッキ方法
JP2005535787A (ja) 電解銅めっき液
CN104131319B (zh) 用于板型件表面填孔的电镀液及其电镀方法
KR101298999B1 (ko) 미세회로 형성을 위한 임베디드용 동박
CN105189827A (zh) 沉积厚铜层至烧结材料上的方法
RU2323555C1 (ru) Способ изготовления печатной платы
KR20240008885A (ko) 인쇄 회로 기판 및 다른 기판에서 관통 구멍을 충전하는 단일 단계 전해 방법
Nikolova et al. New generation solution for micro via metallization and through hole plating
KR20240015308A (ko) 인쇄회로기판의 스루홀 충진도금방법
US20140262800A1 (en) Electroplating Chemical Leveler
Waterbury Effect of Chemical and Processing Parameters on Hole Filling Characteristics of Copper Electroplating

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 7