KR20240008885A - 인쇄 회로 기판 및 다른 기판에서 관통 구멍을 충전하는 단일 단계 전해 방법 - Google Patents

인쇄 회로 기판 및 다른 기판에서 관통 구멍을 충전하는 단일 단계 전해 방법 Download PDF

Info

Publication number
KR20240008885A
KR20240008885A KR1020237042746A KR20237042746A KR20240008885A KR 20240008885 A KR20240008885 A KR 20240008885A KR 1020237042746 A KR1020237042746 A KR 1020237042746A KR 20237042746 A KR20237042746 A KR 20237042746A KR 20240008885 A KR20240008885 A KR 20240008885A
Authority
KR
South Korea
Prior art keywords
plating
pulse
copper
electronic substrate
period
Prior art date
Application number
KR1020237042746A
Other languages
English (en)
Inventor
도날드 데살보
론 블레이크
카마이클 굴리오티
윌리엄 제이. 데세어
리처드 에이. 벨마어
Original Assignee
맥더미드 엔쏜 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 맥더미드 엔쏜 인코포레이티드 filed Critical 맥더미드 엔쏜 인코포레이티드
Publication of KR20240008885A publication Critical patent/KR20240008885A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1492—Periodical treatments, e.g. pulse plating of through-holes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

인쇄 회로 기판의 제조에서의 구리 전기도금 방법. 이 방법은 관통 구멍(through-hole) 및 마이크로-비아(micro-via)를 구리로 충전하는 데 사용된다. 이 방법은 (1) 전자 기판을 그 위에 구리 전기도금을 수용하도록 준비하는 단계; (2) 전자 기판에 하나 이상의 관통 구멍 및/또는 적어도 하나 이상의 마이크로-비아 중 적어도 하나를 형성하는 단계; 및 (3) 전자 기판을 산 구리 전해질과 접촉시킴으로써 적어도 하나 이상의 관통 구멍 및/또는 하나 이상의 블라인드 마이크로-비아 내에 구리를 전기도금하는 단계를 포함한다. 산 구리 전해질은 하나 이상의 관통 구멍 및/또는 하나 이상의 블라인드 마이크로-비아를 도금하는 데 사용된다. 제1 펄스 역방향 도금 파형 시퀀스를 사용해서 관통 구멍의 중심에 구리 브릿지를 생성하고, 이어서 금속화가 완료될 때까지 직접 도금한다.

Description

인쇄 회로 기판 및 다른 기판에서 관통 구멍을 충전하는 단일 단계 전해 방법
본 발명은 일반적으로 전자 기판을 금속화하기 위한 전해 침착 방법에 관한 것이다.
전해 금속 도금 용액은 부식 방지 및 장식 코팅을 비롯한 많은 산업적 응용 분야에 사용되며, 전자 산업에서는 하나 이상의 비아, 관통 구멍 및 트렌치를 포함하는 기판을 비롯한, 전자 장치에 사용되는 기판을 금속화하기 위해 사용된다. 예를 들어, 인쇄 회로 기판, 인쇄 배선 기판 및 기타 유사한 기판은 전해 구리로 금속화될 수 있다. 구리는 많은 다른 금속보다 더 양호한 전기 전도성을 가지며 더 작은 특징부 응용을 가능하게 한다. 인쇄 회로 기판(PCB) 및 반도체 제조에는, 황산 및 메탄술폰산에 기초한 배스(bath)를 포함한 수성 구리 배스가 사용된다.
상호연결부 특징부는 유전체 기판에 형성된 블라인드 마이크로-비아(BMV), 트렌치(trench) 및 관통 구멍과 같은 특징부이다. 이러한 특징부는 바람직하게는 구리로 금속화되어, 상호연결부를 전기 전도성으로 만든다. 회로 제조 중에, 구리는 인쇄 회로 기판의 표면의 선택 부분 위에, 블라인드 비아 및 트렌치 내에, 그리고 회로 기판 베이스 재료의 표면들 사이를 통과하는 관통 구멍의 벽상에 전기도금된다. 관통 구멍의 벽은 인쇄 회로 기판의 회로 층들 사이에 전도성을 제공하기 위해 금속화된다.
전자 소자가 축소되어 회로 기판에 서로 더 가깝게 집적됨에 따라, 전자 소자의 열관리가 문제가 된다. 다수의 전자 소자는 열에 민감하며, 이로 인해 덜 효율적이고 수명이 단축될 수 있다. 따라서, 방열을 관리하고 열-발생 구성요소로부터 열을 끌어내어 소산을 위한 패널의 다른 영역 또는 다른 기판으로 지향시키는 방법을 제공하는 것이 필요하다.
회로 기판 모듈 및 전자 장치에서, 회로 기판 상에 실장되는 전자 구성요소에는 표면 실장형 전자 구성요소 및 삽입 실장형 전자 구성요소가 포함된다. 표면 실장형 전자 구성요소는 전형적으로 회로 기판의 전방 표면 상에 제공된 구리 포일에 단자를 납땜함으로써 보드 상에 실장된다. 삽입 실장형 전자 구성요소는 전형적으로 회로 기판에 제공된 관통 구멍 내에 리드 단자를 삽입하고 리드 단자를 납땜함으로써 보드 상에 실장된다. [0006] 회로 기판 상에 실장된 전자 구성요소는 전류가 그를 통과하여 유동할 때 열을 방출한다. 또한, 큰 전류가 유동하는 전자 구성요소에서는 다량의 열이 발생될 수 있다. 전자 구성요소에 의해 방출된 열로 인해 전자 구성요소 또는 회로 기판의 온도가 과도하게 상승하는 경우, 회로 기판 상에 형성된 전자 구성요소 또는 전기 회로가 오작동할 수 있다는 우려가 있다.
예를 들어, 전도성 금속-충전된 에폭시 플러깅(plugging) 재료로 관통 구멍을 충전하는 것, 장치 아래에 구리 코인을 삽입하는 것, 회로 기판에 히트 펌프를 삽입하는 것, 전도성 접착제를 사용하는 것, 열 발생 장치에 히트 싱크를 부착하는 것, 및 구리를 전기도금하는 것을 포함하는 전자 장치에서의 방열을 관리하기 위해 다양한 방법이 개발되었다.
관통 구멍을 수지 또는 페이스트로 플러깅하는 것은 수년 동안 고밀도 상호연결부 구조 및 IC 기판의 빌드업 기술의 일부였다. 그러나, 회로 밀도가 높아지고 고출력(higher power) 소자와 결합된 적층 비아 구조가 늘어나면서 열 관리가 더욱 중요해졌다. 관통 구멍을 고체 구리로 충전하는 것은 수지 또는 페이스트로 플러깅하는 것에 비해 CTE 불일치 감소, 마이크로비아 적층을 위한 안정적인 플랫폼 제공, 고출력 소자에 대한 열 관리 특성 제공 등 많은 이점을 제공하는 것으로 밝혀졌다.
그러나, 전자 장치를 소형화하는 것은 더 얇은 코어 재료, 감소된 선폭 및 더 작은 직경의 관통 구멍의 조합을 포함한다. 구리 도금으로 관통 구멍을 충전하는 것은 종횡비가 높을수록 점점 더 어려워지고, 이로 인해 더 큰 공극(void)과 더 깊은 딤플(dimple)이 생성된다. 관통 구멍 충전의 또 다른 문제는 충전하는 방식이다. 한쪽 단부가 폐쇄되어 있고 아래에서 위로 충전된 비아와 달리, 관통 구멍은 기판을 관통하고 양 단부가 개방되어 있다. 관통 구멍을 구리로 충전할 때, 이 구리가 관통 구멍 중심의 벽에 침착되기 시작해서 도 1에 도시된 바와 같이 중심에서 브릿지되어서 두 개의 블라인드 비아를 형성하도록 도금 파라미터 및 배스 첨가제가 선택된다.
도금 배스 첨가제는 올바른 유형의 충전을 가능하게 한다. 첨가제의 올바른 조합을 선택하지 않으면, 구리 도금으로 인해 관통 구멍이 충전되지 않고 관통 구멍의 측면에 원치 않는 컨포멀 구리 침착을 발생시킬 수 있다.
관통 구멍 도금의 한 가지 문제점은 구리가 관통 구멍을 완전히 충전하지 못하고 양쪽 단부가 충전되지 않은 상태로 유지된다는 것이다. 관통 구멍을 불완전하게 충전해서 관통 구멍의 중간이 완전히 폐쇄하지 않으면, '독-보닝(dog-boning)'이라고 하는 것으로부터 침전물이 우선적으로 두꺼워지기 때문에 관통 구멍의 상부와 하부가 폐쇄되어서 관통 구멍 중심에 큰 공동부를 생성할 수 있다. 그 결과, 상부와 하부가 핀치 오프되고(pinching off) 중심에 공동부가 생긴다. 또 다른 문제는 구멍의 중심을 가로질러 브릿지가 형성된 이후에 구멍이 불완전하게 충전되면, 구멍의 상부와 하부에 깊은 함몰부나 개방된 공간을 남긴다는 것이다. 구멍의 상부과 하부의 개방된 공간을 "딤플" 이라고 한다. 따라서, 관통 구멍을 충전하는 공정은 관통 구멍을 완전히 충전하고 딤플의 존재를 제거하도록 최적화되는 것이 바람직하다. 이상적인 공정은 관통 구멍을 아주 편평하게 즉, 빌드업 일관성을 갖고 공극 없이 완전히 충전하여, 최적의 신뢰성과 전기적 특성을 전기 장치의 최적의 선폭 및 임피던스 제어를 위해 가능한 한 낮은 표면 두께로 제공한다.
이러한 문제를 해결하기 위해서, 2개의 서로 다른 구리 전해질을 사용하는 것이 일반적이다. 브릿지가 형성될 때까지 제1 구리 배스는 관통 구멍을 충전하는 데 사용되고, 이후에 블라인드 비아를 충전하도록 특별히 맞춰진 실질적으로 상이한 제형을 가진 제2 배스로 제1 배스를 대체해서 충전 공정을 완료하는데, 이는 시간이 많이 걸리고 비효율적이다. 관통 구멍을 충전하는 공정을 면밀하게 모니터링해서 브릿지가 형성되는 제1 배스가 비아의 최종 충전을 위한 비아 충전 배스로 교체되어야 하는 시점을 판단해야 하며, 정확한 시점에 배스를 교체하지 못하면 딤플 및 공극 형성을 유발할 수 있다. 또한, 단일 공정에 2개의 별개의 도금 배스를 사용하면, 제조업체와 고객 모두의 비용이 증가한다.
그 청구 대상이 본원에 인용되어 포함되는 Desalvo 등의 미국 특허 제2021/0130970호에서는 인쇄 회로 기판, 인쇄 배선 기판 및 기타 전자 기판을 제조할 때 관통 구멍 및 비아를 구리로 충전하는 방법을 설명한다.
본 발명의 목적은 종횡비가 높으며 어떠한 공극 또는 결함도 없는 관통 구멍 및 비아(마이크로비아 포함)를 금속화하는 신뢰할 수 있는 방법을 제공하는 것이다.
본 발명의 다른 목적은 수직 구성으로 배열된 도금 공정에서 관통 구멍 및 비아를 금속화하는 신뢰할 수 있는 방법을 제공하는 것이다.
본 발명의 다른 목적은 수평 구성으로 배열된 도금 공정에서 관통 구멍 및 비아를 금속화하는 신뢰할 수 있는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 구리로 관통 구멍을 금속화함으로써 회로 기판 내의 열을 발산시키는 개선된 방법을 제공하는 것으로, 그 결과 생성된 고체 구리 구조체는 열 발생 소자 아래에 위치되면, 이러한 소자로부터 무해하게 소산될 수 있는 회로 기판, 패널, 또는 다른 전자 기판의 영역으로 열 또는 열 에너지를 이동시키는 효과적인 수단을 제공할 수 있다. 본 발명의 또 다른 목적은 구리 전해질의 구리 관통 구멍을 충전하기 위한 단일 단계 공정을 제공하는 것으로, 이로써 라인 내의 탱크의 수를 줄여서 장비 비용을 절감하고, 분석 및 유지 보수할 탱크의 수를 감소시키며, 도금에 필요한 정류기의 수를 감소시킨다.
본 발명의 또 다른 목적은 다른 공정에 의해 실현되는 브릿지 도금과 비아 충전 도금 사이의 잠재적인 분리 문제를 없애는 것이다.
본 발명은 단일 단계 단일 용액 도금 공정으로, 인쇄 회로 기판 또는 인쇄 배선 기판과 같은 전자 기판 내의 관통 구멍을 구리로 전해 충전하는 방법을 제공한다. 본원에 기재된 방법은 고출력(higher power) 열 발생 소자의 고집적(high packing)이 필요한 전자 시스템의 열 관리를 위한 방법을 회로 설계자에게 제공한다. 그 결과 생성되는 고체 구리 구조체는, 열 발생 장치 아래에 위치되면, 이러한 소자로부터 열이 무해하게 소산될 수 있는 패널의 다른 영역으로 열 에너지를 이동시키는 효과적인 수단을 제공한다. 그 결과는 더 효율적으로 작동하고 더 긴 수명을 보이는 장치이다.
일 실시형태에 있어서, 본 발명은 전자 기판에 금속을 도금하는 방법을 포함하며, 전자 기판은 하나 이상의 특징부를 포함하고, 이 하나 이상의 특징부는 전자 기판 내의 하나 이상의 관통 구멍 및/또는 하나 이상의 마이크로-비아 중 하나를 포함하고, 이 방법은,
a) 전자 기판을 그 위에 금속 도금을 수용하도록 준비하는 단계;
b) 전자 기판 및 적어도 하나의 상대 전극을, 도금될 구리 이온의 소스를 포함하는 산 구리 전기도금 배스와 접촉시키는 단계;
c) 전자 기판의 제1 면 및 제2 면을 전기적으로 분극시켜서 그 위에 금속 도금을 시작하는 단계 - 산 구리 전기도금 배스는 금속화가 완료될 때까지 도금 사이클을 사용하여 하나 이상의 관통 구멍 및/또는 하나 이상의 마이크로-비아를 도금함 - 를 포함하고,
이 도금 사이클은 순서대로,
1) 제1 시간 기간 동안 전자 기판의 제1 면 및 제2 면을 펄스 도금해서 하나 이상의 관통 구멍의 중심에 구리가 우선적으로 도금되게 하는 단계 - 구리는 관통 구멍의 중심에서 함께 병합되어서 2개의 대향하는 블라인드 비아를 형성함 -; 및
2) 펄스 도금에 의해 형성된 2개의 대향하는 블라인드 비아를 제2 시간 기간 동안 직접 도금해서 충전하는 단계를 포함하고,
펄스 도금하는 단계는 전류를 인가해서 산 구리 전기도금 배스로부터 전자 기판의 제1 면 및 제2 면으로 금속을 전착시키는 단계를 포함하고, 전류는 반복 가능 시퀀스를 포함하는 펄스 도금 사이클로서 인가되며, 반복 가능 시퀀스는 펄스 도금 기간의 세트를 포함하고, 펄스 도금 기간의 세트는, 임의의 순서로,
(i) 적어도 제1 순방향 펄스 기간;
(ii) 적어도 제1 역방향 펄스 기간;
(iii) 적어도 제2 순방향 펄스 기간; 및
(iv) 적어도 휴지 기간을 포함한다.
펄스 도금하는 단계는 관통 구멍의 중심을 가로지르는 적절한 브릿지를 형성한다. 생성된 블라인드 마이크로-비아의 우수한 상향식(bottom up) 비아 충전을 제공하도록 첨가제가 선택된다. 적절한 첨가제가 없다면, 블라인드 마이크로-비아가 충전되지 않아서 큰 딤플을 남기거나, 독-보닝으로 인해 상부에서 핀치 오프되어서 허용 불가능한 딤플과 함께 블라인드 비아 내에 공동부를 남긴다.
도 1은 구리의 단일 화학 관통 구멍 도금의 단계를 도시한다.
도 2는 선택적 성형 단계가 포함된 본 발명의 일 양태에 따른 구리의 관통 구멍 도금 단계를 도시한다.
도 3은 본 발명의 일 실시형태에 있어서의 장치를 도시한다.
본원에서 사용된 바와 같이, 단수 형태("a", "an", 및 "the")는 그 내용이 명백하게 달리 나타내지 않는 한 단수의 지시대상 및 복수의 지시대상 둘 모두를 지칭한다.
본원에서 사용된 바와 같이, 용어 "약"은 파라미터, 양, 지속 시간 등과 같은 측정 가능한 값을 지칭하며, 변동이 본원에서 수행하기에 적절한 한, 구체적으로 언급된 값의 그리고 그로부터 +/-15% 이하의 변동, 바람직하게는, +/-10% 이하의 변동, 더욱 바람직하게는, +/-5% 이하의 변동, 더욱 더 바람직하게는, +/-1% 이하의 변동, 그리고 훨씬 더 바람직하게는, +/-0.1% 이하의 변동을 포함함을 의미한다. 또한, 수식어 "약"이 지칭하는 값은 그 자체가 본원에 구체적으로 개시된 것으로 또한 이해되어야 한다.
본원에서 사용된 바와 같이, "바로 아래", "아래", "하부", "위", "상부" 등과 같은 공간적으로 관련된 용어는 도면에 예시된 바와 같이 하나의 요소 또는 특징부의 다른 요소(들) 또는 특징부(들)에 대한 관계를 설명하기 쉽게 하기 위해 사용된다. 용어 "전방" 및 "후방"은 제한적인 것으로 의도되지 않고 적절한 경우에 상호교환 가능한 것으로 의도된다는 것이 추가로 이해된다.
본원에서 사용된 바와 같이, 용어 "포함한다" 및/또는 "포함하는"은 언급된 특징부, 정수, 단계, 작업, 요소, 및/또는 구성요소의 존재를 명시하지만, 하나 이상의 다른 특징부, 정수, 단계, 작업, 요소, 구성요소, 및/또는 이들의 그룹의 존재 또는 추가를 배제하지 않는다.
특정 원소 또는 화합물에 대해 본원에 달리 정의되지 않으면, 본원에서 사용된 바와 같이, 용어 "실질적으로 부재하는" 또는 "본질적으로 부재하는"은 주어진 원소 또는 화합물이 금속 도금 분야의 당업자에게 잘 알려진 보통의 배스 분석을 위한 분석 수단에 의해 검출 가능하지 않음을 의미한다. 그러한 방법에는 전형적으로 원자 흡수 분광법, 적정(titration), UV-Vis 분석, 2차 이온 질량 분석법, 및 다른 통상적으로 이용 가능한 분석 방법이 포함된다.
용어 "인쇄 회로 기판"과 "인쇄 배선 기판"은 본 명세서 전체에서 상호 교환적으로 사용된다.
용어 "도금"과 "전기도금"은 본 명세서 전체에 걸쳐 상호 교환적으로 사용된다.
본원에서 사용된 바와 같이, 용어 "즉시(immediately)"는 중간 단계가 없다는 것을 의미한다.
본원에서 사용된 바와 같이, 용어 "딤플(dimple)"은 충전된 관통 구멍 및/또는 블라인드 마이크로-비아 위의 브릿지 또는 컨포멀 구리 도금 층의 함몰부를 지칭한다.
본원에서 사용된 바와 같이, 용어 "비동기파"는, 도금 중에, 기판의 제1 면과 제2 면에 주기적인 펄스 역방향 정류가 개별적으로 공급되는 경우, 각각의 면에 공급되는 파형이 서로 위상 편이되거나 혹은 완전히 다른 파형을 지칭한다.
본원에서 사용된 바와 같이, 용어 "동기파"는, 도금 중에, 기판의 제1 면과 제2 면에 주기적인 펄스 역방향 정류가 개별적으로 공급되는 경우, 각각의 면에 공급되는 파형이 위상이 동일하거나 혹은 동기화된 파형을 지칭한다. [0037] 본 발명의 이점들 중 하나는 도금, 특히 구리 도금이 이미 PCB 제조 공정의 일부이므로, 관통 구멍을 충전하는 데 구리 도금을 사용할 수 있어서 플러깅 및 샌딩(sanding), 구리 코이닝(copper coining) 등과 같은 다른 공정이 필요 없다는 것이다.
또한, 순수한 구리의 사용은 전도성 플러그 및 접착제보다 훨씬 더 높은 열 전도성을 제공한다. 따라서, 필요한 경우 열 전도성의 추가적인 이점이 있다.
마지막으로, 일 실시형태에서, 이러한 공정은 단일 구리 전해질에서 단일 단계로 관통 구멍을 완전하게 충전할 수 있게 한다. 단일 전해질을 사용하면, 라인 내의 탱크의 수를 줄여서 장비 비용을 절감하고, 유지 보수할 탱크 수와 도금에 필요한 정류기 수를 감소시킬 수 있다는 이점이 있다. 또한, 비아 충전 도금과 브릿지 도금 사이의 잠재적인 분리 문제도 감소 혹은 제거된다.
개선된 방열을 제공하는 인쇄 회로 기판을 제조하는 일반적인 단계는 하기를 포함한다:
첫 단계는 드릴링된 다양한 관통 구멍 어레이를 PCB에 제공하는 것이다. 따라서, 인쇄 회로 기판은 드릴링된 관통 구멍의 어레이 또는 배열을 갖는 금속화된 패널을 포함한다. 관통 구멍, 블라인드 마이크로-비아 등은 기계적 드릴링, 레이저 드릴링, 플라즈마 에칭, 싱글 또는 더블 샷(shot)을 포함하는 다양한 방법에 의해 형성될 수 있다.
다음으로, 관통 구멍은 당업계에 일반적으로 알려진 금속화 기술을 사용하여 전도성이 된다. 특히, 예를 들어, 스퍼터 코팅, 무전해 구리, 탄소-기반 직접 금속화, 흑연-기반 직접 금속화, 전도성 중합체, 팔라듐-기반 직접 금속화를 포함하는 다양한 금속화 기술이 사용될 수 있다. 다른 금속화 기술이 당업자에게 알려져 있을 것이며 본원에 기재된 공정에 사용 가능할 것이다. 일차 금속화 층은 무전해 구리, 전해 구리 플래싱(flashing), 또는 탄소-기반, 흑연-기반, 또는 전도성 중합체-기반 직접 금속화에 의해 형성된 직접 금속화 층일 수 있다.
일 실시형태에서, 전도성 시드 층은 비전도성 표면 상에 형성되며 구리의 전기도금을 시작한다. 시드 층은 전기 전도성이고, 접착력을 제공하고, 그 상부 표면의 노출된 부분이 전기도금될 수 있게 한다. 전도성 시드 층의 예는 무전해 침착에 의해 형성될 수 있는 구리 또는 팔라듐과 같은 금속층, 흑연, 탄소, 및 전도성 중합체를 포함한다. [0044] 도금되는 패널은 구리 또는 구리 코팅된 기판인 것이 바람직하다.
다음으로, 금속화된 패널은 단계들 사이의 헹굼과 함께 산 또는 알칼리 세정 및 산 디핑 또는 마이크로에칭과 같은 통상적인 전처리 기술을 사용하여 세정 및 활성화된다.
그 후, 패널은 구리 이온, 황산, 할라이드 이온, 및 억제제(suppressor), 촉진제, 및 2차 억제제를 포함하는 특수 유기 첨가제의 소스를 포함하는 산 구리 전해질과 접촉된다. 산 구리 전해질은, 본원에 기재된 바와 같은 특수한 정류 절차와 조합되어서, 매우 효과적인 공정으로 패널 내의 관통 구멍을 충전할 수 있다. 수성 산성 구리 전해질은 통상적인 수직 또는 수평 도금 장비에서 사용될 수 있다. 전술한 바와 같이, 대조적으로, 관통 구멍을 도금하기 위한 종래 기술의 구리 전기도금 공정은, 구멍을 폐쇄하기 위한 제1 구리 도금 용액과 도금 조건, 및 그렇게 형성된 2개의 블라인드 비아를 충전하기 위한 제2 구리 도금 용액과 도금 조건을 포함하는 2단계 공정을 필요로 할 수 있다.
일 실시형태에서, 도금 사이클은 (a) 제1 시간 기간 동안의 펄스 도금 - 펄스 도금은 전자 기판의 서로 반대 면에 대해 다중 단계 펄스 파형을 가진 펄스 역방향 도금을 사용함 - 및 이에 이어지는 (b) 제2 시간 기간 동안 순방향 전류를 사용하는 직류 도금을 포함한다.
산 구리 전해질 구리 이온의 소스는 황산구리일 수 있다. 구리 도금 용액의 저항률은 농도가 증가할 때 더 크다. 황산구리의 용해도는 황산 농도가 증가할 때 감소한다. 산 구리 전해질에서 황산구리의 농도는 전형적으로 약 100 g/L 내지 약 300 g/L, 더 바람직하게는 약 180 g/L 내지 약 280 g/L, 가장 바람직하게는 약 200 g/L 내지 약 250 g/L 범위 내로 유지된다.
황산의 주요 기능은 최대 용액 전도성을 제공하는 것이다. 용액의 높은 전도성으로 인해, 애노드 및 캐소드 분극은 구리를 침착하는 데 필요한 전압만큼 작다. 또한, 매우 높은 캐소드 전류 밀도가 사용되는 경우, 권장 한계 내에서 더 높은 농도의 황산구리가 필요하다. 황산 농도의 변화는 황산구리 농도의 변화보다 애노드 및 캐소드 분극 및 용액 전도성에 더 많은 영향을 미친다. 산 구리 전해질에서 황산의 농도는 전형적으로 약 10 g/L 내지 약 150 g/L, 더 바람직하게는 약 60 g/L 내지 약 100 g/L의 범위 내로 유지된다.
산 구리 전해질은 또한 할라이드 이온, 가장 바람직하게는 클로라이드 이온을 함유한다. 클로라이드 이온은 습윤제의 억제 및 흡착을 향상시킨다. 또한, 소량의 클로라이드 이온은 전극 표면에 대한 폴리글리콜의 결합 부위의 역할을 한다. 클로라이드는 염화나트륨 형태로 또는 희석된 염산으로서 첨가될 수 있다. 산 구리 전해질에서 클로라이드 이온은 고전류 밀도 영역에서 줄무늬 침착물을 제거하는 역할을 한다. 클로라이드 이온은 또한 표면 외관, 구조, 마이크로-경도, 결정학적 배향 및 침착물의 내부 응력에 영향을 미친다. 클로라이드 이온은 전해 중의 전기화학적/화학적 변화, 침착물에의 부분적 포함, 드래그아웃 손실(dragout loss), 배스 희석, 및 애노드 유지보수에 의해 소모된다. 산 구리 전해질에서 클로라이드 이온의 농도는 전형적으로 약 20 ppm 내지 약 200 ppm, 더 바람직하게는 약 60 ppm 내지 약 150 ppm, 가장 바람직하게는 약 70 ppm 내지 약 100 ppm의 범위 내로 유지된다.
구리 침착물의 특징은 황산구리 농도, 유리산, 첨가제, 온도, 캐소드 전류 밀도 및 성질 및 교반 정도를 포함하는 다양한 요인에 의해 영향을 받는다.
일 실시형태에서, 산 구리 전해질은 제2 철 이온 및 제1 철 이온을 포함한 임의의 철 이온이 없는 상태에서 양호하게 작용한다. 따라서, 산 구리 전해질은 바람직하게는 적어도 본질적으로 제2 철 이온 및 제1 철 이온을 모두 함유하지 않으며, 더 바람직하게는 제2 철 이온 및 제1 철 이온을 모두 함유하지 않는다.
관통 구멍에서의 충전 거동은 관통 구멍 내에서 그리고 수평 부분 및 가장자리에서 침착 동역학을 제어함으로써 적어도 부분적으로 영향을 받는다. 이는, 특정 유기 첨가제를 산 구리 전해질에 도입하여 각각의 위치에서 구리 이온이 침착되는 속도에 영향을 줌으로써 달성될 수 있다. 전술한 바와 같이, 유기 첨가제는 하나 이상의 촉진제, 하나 이상의 억제제, 및/또는 하나 이상의 2차 억제제의 조합을 포함한다.
적절한 촉진제는 황 및 다른 작용기를 함유하는 유기 화합물을 포함하며, 작은 결정립 미세화 침착물의 형성을 담당한다. 촉진제는 또한 레벨링제의 역할을 한다. 촉진제는 캐소드에서 전해 침착물 내로의 혼입에 의해, 또는 특히 불용성 애노드가 사용되는 경우, 애노드의 표면 상의 산화에 의해 소모된다. 촉진제는 또한 부산물을 생성하는, 금속 구리의 존재 하에서의 탈커플링에 의해, 공기 산화, 애노드 유지보수 또는 드래그아웃 손실/배스 희석에 의해 소모될 수 있다.
적합한 촉진제의 예는 3-(벤조티아졸릴-2-티오)-프로필 설폰산, 소듐 염; 3-메르캅토프로판-1-설폰산, 소듐 염; 에틸렌 다이티오다이프로필 설폰산, 소듐 염; 비스-(p-설포페닐)-다이설파이드, 다이소듐 염; 비스-(ω-설포부틸)-다이설파이드, 다이소듐 염; 비스-(ω-설포하이드록시프로필)-다이설파이드, 다이소듐 염; 비스-(ω-설포프로필)-다이설파이드, 다이소듐 염; 비스-(ω-설포프로필)-설파이드, 다이소듐 염; 메틸-(ω-설포프로필)-다이설파이드, 다이소듐 염; 메틸-(ω-설포프로필)-트라이설파이드, 다이소듐 염; O-에틸다이티오-탄산-S-(ω-설포프로필)-에스테르, 포타슘 염; 티오글리콜산; 티오인산-O-에틸-비스-(ω-설포프로필)-에스테르, 다이소듐 염; 및 티오인산-(ω-설포프로필)-에스테르, 트라이소듐 염 중 하나 이상을 포함한다. 다른 적합한 황-함유 화합물 및 이의 염이 또한 당업자에게 알려져 있을 것이며 본원에 기재된 산 구리 전해질에 사용 가능할 것이다. 바람직한 실시형태에서, 촉진제는 비스-(ω-설포프로필)-설파이드 또는 3-메르캅토프로판-1-설폰산 또는 이의 염을 포함한다.
산 구리 전해질에서 하나 이상의 촉진제의 농도는 전형적으로 약 0.1 ppm 내지 약 30 ppm, 더 바람직하게는 약 0.5 ppm 내지 약 20 ppm, 가장 바람직하게는 약 4 ppm 내지 10 ppm의 범위 내로 유지된다.
억제제는 용액에서 낮은 용해도 및 낮은 확산 계수를 갖는, 폴리글리콜과 같은 고분자량 유기 화합물을 포함한다. 억제제는 캐소드 표면 상에 흡착되어 촉진제 및 제2 억제제의 전달을 제한하는 확산층을 균일하게 형성한다. 클로라이드 이온의 존재 하에는, 흡착 및 억제 정도가 추가로 향상된다. 일 실시형태에서, 억제제의 분자량은 적어도 약 300이다. 더 바람직하게는, 억제제의 분자량은 약 500 내지 약 5,000이다.
억제제는 분자량 감소가 발생하는 전해 중에 소모될 수 있거나, 또는 침착물에 부분적으로 포함됨으로써 소모될 수 있다. 촉진제와 마찬가지로, 억제제는 애노드 유지보수에 의해 또는 드래그아웃 손실/배스 희석에 의해 소모될 수 있다.
적합한 억제제의 예에는 카르복시메틸셀룰로오스, 노닐페놀폴리글리콜에테르, 옥탄다이올-비스-(폴리알킬렌 글리콜 에테르), 옥탄올 폴리알킬렌 글리콜 에테르, 올레산 폴리글리콜 에스테르, 폴리에틸렌 글리콜 폴리프로필렌 글리콜 공중합체염, 폴리에틸렌 글리콜, 폴리에틸렌 글리콜 다이메틸에테르, 폴리프로필렌 글리콜, 폴리비닐알코올, β-나프틸 폴리글리콜 에테르, 스테아르산 폴리글리콜 에스테르, 스테아르산 알코올 폴리글리콜에테르, 및 프로필렌 글리콜과 에틸렌 글리콜의 공중합체 중 하나 이상이 포함된다. 다른 적합한 폴리글리콜 및 유사한 화합물이 또한 당업자에게 알려져 있을 것이며 산 구리 전해질에서 억제제로서 사용 가능할 것이다. 바람직한 일 실시형태에서, 습윤제는 프로필렌 글리콜과 에틸렌 글리콜의 공중합체를 포함한다.
산 구리 전해질에서 억제제의 농도는 전형적으로 약 0.1 g/L 내지 약 50 g/L, 더 바람직하게는 약 1 g/L 내지 약 10 g/L의 범위로 유지된다.
제2 억제제는 전형적으로 핵심 작용기를 함유하는 중간 분자량 유기 화합물이다. 일 실시형태에서, 제2 억제제는 분자량이 약 300 내지 약 10,000, 더 바람직하게는 약 500 내지 약 5,000이다. 제2 억제제는 용액에서의 낮은 용해도 및 낮은 확산 계수를 갖고 용이하게 접근 가능한 표면(즉, 평평한 표면 및 돌출된 높은 지점)상에서 선택적 흡착을 통해 작용한다. 제2 억제제는 전해 중의 전기화학적/화학적 변화에 의해, 침착물에의 부분적 포함에 의해, 애노드 유지보수에 의해, 그리고 드래그아웃 손실/배스 희석에 의해 소모된다.
적합한 제2 억제제의 예에는 폴리아민, 에톡실화 폴리아민, 폴리피리딘, 폴리이미다졸, 폴리비닐 피리딘, 폴리비닐 이미다졸, 에톡실화 폴리비닐 피리딘, 및 에톡실화 폴리비닐 이미다졸이 포함된다. 하나의 바람직한 실시형태에서, 제2 억제제는 에톡실화 폴리아민 및/또는 폴리비닐 피리딘을 포함한다.
산 구리 전해질에서 제2 억제제의 농도는 전형적으로 약 0.001 ppm 내지 약 200 ppm, 더 바람직하게는 약 0.001 ppm 내지 약 100 ppm, 가장 바람직하게는 약 0.001 ppm 내지 약 50 ppm의 범위로 유지된다.
표 1은 본원에 기재된 공정에 사용하기 위한 전형적인 구리 전해질의 성분을 요약한 것이다:
[표 1]
기판은, 예를 들어, 기판을 배스에 침지(immersion)시키거나, 분무, 다른 도금 장비를 사용하는 것을 비롯하여 당업계에 알려진 다양한 수단에 의해 수성 산 구리 전해질과 접촉될 수 있다. 특수 펄스 정류를 사용함으로써, 도금된 표면 구리의 양을 최소화하면서 "브릿지"를 형성하기 위해서 관통 구멍의 중간의 가속화된 충전을 초래하는 펄스 파형이 초기에 사용되며, 이는 수직 및 수평 시스템 모두에서 달성될 수 있다. 본원에 기재된 최적화된 사이클은 브릿지의 형성이 빠르고 효율적으로 일어나도록 보장한다. 브릿지를 형성하는 데 걸리는 시간을 최소화함으로써 도금된 표면 구리의 양도 최소화될 수 있다. 이는 회로를 정의하기 위해 침착되고 최종적으로 에칭되어 회로를 규정하는 구리가 적으면 라인 분해능이 더 양호해지기 때문에 IC 기판 산업에서 중요하다. 항상 회로를 더 미세하게 만드는 것이 추세이기 때문에, 트레이스 분해능을 최대화할 수 있다는 것이 본원에 기재된 공정의 장점이다. 이것은 마지막에 최종적으로 에칭되어야 하는 구리의 양과 직접적인 관련이 있다. 바꾸어 말하면, 분해능이 더 양호하다는 것은 더 미세한 라인과 더 좁은 간격이 가능하다는 것을 의미한다.
관통 구멍의 중심이 폐쇄됨에 따라, 동일한 산 구리 전해질에서 파형이 직선형 DC 전류로 전환된다. 그 결과 완전히 충전될 때까지 관통 구멍이 연속적으로 도금된다.
본원에 기재된 바와 같이 다단계 파형을 사용함으로써, 종래 기술의 파형에 비교해서 양호한 결과를 낼 수 있다. 특정 지속 시간 및 강도의 역방향(애노드) 펄스와 배치된 특정 지속 시간 및 강도의 순방향(캐소드) 펄스를 활용하는 다양한 파형이 개발되었지만, 본원에 기재된 파형은 일 실시형태에서 순방향 펄스의 펄스 지속 시간 동안 고강도(higher intensity) 펄스를 포함하는 다단계 파형이다.
일 실시형태에서, 파형은 반복 가능 시퀀스를 포함하고, 이 반복 가능 시퀀스는 펄스 도금 기간의 세트를 포함하며, 펄스 도금 기간의 세트는, 임의의 순서로:
(i) 제1 순방향 펄스 기간(들);
(ii) 제2 역방향 펄스 기간(들);
(iii) 제2 순방향 펄스 기간(들); 및
(iv) 휴지 기간(들)을 포함한다.
일 실시형태에서, 순방향 펄스와 역방향 펄스의 세트는 약 1초의 지속 시간을 가지며, 보다 바람직하게는 순방향 펄스와 역방향 펄스의 세트는 정확히 1초의 지속 시간을 갖는다. 또 다른 실시형태에서, 순방향 펄스와 역방향 펄스의 세트는, 펄스의 지속 시간의 비율이 실질적으로 동일하게 유지되는 한, 약 0.5초 내지 약 5초의 지속 시간을 가질 수 있다. 순방향 펄스와 역방향 펄스의 세트의 지속 시간은 당업자에게 알려진 바와 같이 추가로 정의되고 계산될 수 있다.
일 실시형태에서, 제1 순방향 펄스 기간의 지속 시간은 제2 순방향 펄스 기간의 지속 시간과 실질적으로 동일하다. 더 바람직하게는, 제1 순방향 펄스 기간의 지속 시간은 제2 순방향 펄스 기간의 지속 시간과 동일하다. 또한, 이하에서 추가로 설명되는 바와 같이 제1 순방향 펄스 기간과 제2 순방향 펄스 기간 중 적어도 하나의, 그리고 바람직하게는 이들 각각의 고강도 펄스의 시간 기간을 제외하고는, 순방향 펄스 기간의 펄스의 강도는 적어도 바람직하게는 실질적으로 제2 순방향 펄스 기간의 펄스의 강도와 동일하다.
또한, 제1 순방향 펄스 기간과 제2 순방향 펄스 기간 중 적어도 하나(보다 바람직하게는 각각의 제1 순방향 펄스 기간과 제2 순방향 펄스 기간)는 제1 순방향 펄스 기간 및/또는 제2 순방향 펄스 기간 이내의 더 짧은 지속 시간의 고강도 펄스를 포함한다. 각각의 제1 순방향 펄스와 제2 순방향 펄스가 더 짧은 지속 시간의 고강도 펄스를 포함하는 경우, 시퀀스의 각각의 제1 순방향 펄스 기간 및 제2 순방향 펄스 기간 이내의 더 짧은 지속 시간의 고강도 펄스는 동일한 강도를 가질 수도 있고, 각각 다른 강도를 가질 수도 있다. 제1 순방향 펄스 기간 내의 고강도 펄스의 강도(달리 제1 고강도 펄스라고도 알려짐) 및 제2 순방향 펄스 기간 이내의 고강도 펄스의 강도(달리 제2 고강도 펄스라고도 알려짐)는 또한 각각 제1 순방향 펄스 기간 및 제2 순방향 펄스 기간의 강도보다 높은 강도를 갖는다. 예를 들어, 제1 고강도 펄스 및 제2 고강도 펄스의 강도는 제1 순방향 펄스 또는 제2 순방향 펄스의 강도의 100% 내지 500%의 범위일 수 있다. 일 실시형태에서, 제1 고강도 펄스는 제1 순방향 펄스의 강도보다 100% 내지 300% 더 높은 강도를 가지며, 제2 고강도 펄스는 제2 순방향 펄스의 강도보다 100% 내지 300% 더 높은 강도를 갖는다. 또 다른 바람직한 실시형태에서, 제2 고강도 펄스의 강도는 제1 고강도 펄스의 강도보다 높다.
짧은 지속 시간의 고강도 펄스가 제1 순방향 펄스 및/또는 제2 순방향 펄스의 시작에서, 중간에서 또는 끝에서 발생할 수 있다는 점이 추가로 고려된다. 고강도 펄스가 제1 순방향 펄스 및/또는 제2 순방향 펄스의 시작에서 발생하는 경우, 그 효과는 펄스가 고강도 펄스로부터 "강압(step down)"된다는 것이다. 반면, 고강도 펄스가 제1 순방향 펄스 및/또는 제2 순방향 펄스의 끝에서 발생하는 경우, 그 효과는 펄스가 고강도 펄스로 "승압(step up)"된다는 것이다.
고강도 펄스는 제1 순방향 펄스 및 제2 순방향 펄스의 지속 시간보다 짧은 지속 시간을 갖는다. 일 실시형태에서, 제1 고강도 펄스 및 제2 고강도 펄스의 지속 시간은 각각 제1 순방향 펄스 또는 제2 순방향 펄스의 지속 시간의 약 30-40%이다. 예를 들어, 제1 순방향 펄스 기간 및 제2 순방향 펄스 기간은 약 50 ms 내지 약 300 ms, 보다 바람직하게는 약 100 ms 내지 약 200 ms, 가장 바람직하게는 약 100 ms 내지 약 170 ms의 지속 시간을 가질 수 있다. 예를 들어, 제1 순방향 펄스 및/또는 제2 순방향 펄스 이내의 고강도 펄스는 약 20 ms 내지 약 200 ms의 지속 시간을 가질 수 있다. 보다 구체적으로는, 약 100 ms 내지 약 170 ms의 지속 시간을 갖는 순방향 펄스에 대하여, 고강도 펄스는 특정 용도에 따라 약 30 ms 내지 약 60 ms의 지속 시간을 가질 수 있다.
또한, 역방향 펄스 기간의 지속 시간은 바람직하게는 약 50 ms 내지 약 150 ms의 범위 내, 보다 바람직하게는 약 90 ms 내지 약 140 ms, 보다 바람직하게는 약 100 ms 내지 약 130 ms의 범위 내, 가장 바람직하게는 약 110 ms 내지 약 120 ms의 범위 내이다.
휴지 기간의 지속 시간은 바람직하게는 약 50 ms 내지 약 150 ms의 범위 내, 보다 바람직하게는 약 80 ms 내지 약 130 ms의 범위 내, 가장 바람직하게는 약 110 ms 내지 약 120 ms의 범위 내이다.
도 1은 본 발명에 따른 구리의 관통 구멍 도금 단계를 도시한다.
도 1에 제시된 바와 같이, 회로 기판에 관통 구멍이 드릴링되거나 다른 방식으로 형성된다. 드릴링 후에 무전해 구리 또는 직접 금속화와 같은 일차 금속화 단계가 관통 구멍 및/또는 마이크로-비아 내의 라미네이트 표면을 전도성으로 만들기 위해 수행된다. 선택적으로, 일차 금속화 층은 전도성을 증가시키고 견고성을 증가시키기 위해 얇은 구리 층으로 플래시 도금될 수 있다. 다음으로, 펄스 도금을 개시하여 표면 구리 도금의 양을 최소화하면서 관통 구멍의 중간의 충전을 가속화한다. 다음으로, 펄스 도금이 완료됨에 따라, 관통 구멍의 중심이 폐쇄되고, 그 후 파형이 동일한 산 구리 도금 용액 내에서 DC 전류로 전환되어 완전히 금속화될 때까지 관통 구멍을 도금한다.
본원에 기재된 공정은 0.005 mm 내지 약 3 mm, 더 바람직하게는 약 0.01 mm 내지 약 1.0 mm, 가장 바람직하게는 약 0.05 mm 내지 약 0.5 mm의 두께를 갖는 기판을 금속화하는데 사용될 수 있다. 관통 구멍 직경은 일반적으로 약 0.005 mm 내지 약 1 mm, 바람직하게는 약 0.01 mm 내지 약 0.8 mm, 가장 바람직하게는 약 0.075 mm 내지 약 0.25 mm의 범위이다. 따라서, 본원에 기재된 공정은 약 0.5:1 내지 약 6:1, 더 바람직하게는 약 0.5:1 내지 약 4:1, 가장 바람직하게는 약 0.5:1 내지 약 3:1의 종횡비를 갖는 관통 구멍을 금속화하기에 적합하다.
본원에 기재된 관통 구멍의 전해 도금은 규정된 방식으로 펄스 도금과 직류 도금을 조합하여 단일 단계, 단일 배스 도금 공정에서 관통 구멍의 완전한 충전을 달성한다.
표 2는 직류 도금 및 펄스 전류 도금의 공정 파라미터의 예를 나타낸다.
[표 2]
표 3은 양호한 결과를 생성하는 것으로 결정된 전류 밀도 및 사이클 시간을 포함하는, 공정에서의 단계의 예를 기술한다. 단계 1은 공정에서 선택적인 단계이고, 공정은 단계 2 및 단계 3만으로 수행될 수 있음에 유의한다. 다른 실시형태에서, 단계 2A는 이하에서 추가로 설명되는 바와 같이 단계 2와 단계 3 사이에 수행될 선택적인 단계로서 포함된다.
[표 3]
본원에 기재된 바와 같이, 본 공정은 펄스 역방향 전류에 의한 특수한 유형의 금속화를 사용한다. 일 실시형태에서, 기판의 제1 면에 적용되는 펄스 도금 기간의 세트를 포함하는 반복 가능 시퀀스는 기판의 제2 면에 적용되는 반복 가능 시퀀스와 동일하다. 다른 실시형태에서, 기판의 제1 면에 적용되는 반복 가능 시퀀스는 역순으로 행해지는 것을 제외하고는 기판의 제2 면에 적용되는 반복 가능 시퀀스와 동일하다. 다른 실시형태에서, 기판의 제2 면에 적용되는 반복 가능 시퀀스는 기판의 제1 면에 적용되는 반복 가능 시퀀스와는 상이하다. 따라서, 기판의 제2 면에서의 펄스 도금 기간의 세트는, 예를 들어 기판의 제1 면에서의 제1 고강도 펄스가 기판의 제2 면에서의 휴지 기간과 일치하도록 정렬될 수 있지만, 기판의 제2 면에서의 제1 고강도 펄스 및 제2 고강도 펄스는 펄스 자체가 실질적으로 동일한 혹은 정확하게 동일한 지속 시간이더라도, 기판의 제1 면에서의 제1 고강도 펄스 및 제2 고강도 펄스와는 상이할 수도 있다.
2개의 정류기에 의해 인쇄 회로 기판의 양면이 개별적으로 금속화될 수 있다. 또한, 각각의 정류기는 기판의 제1 면 및 제2 면에 대해 반복 가능 시퀀스를 입력하도록 하나 이상의 마이크로컨트롤러를 이용해서 개별적으로 프로그램될 수 있다.
또 다른 실시형태에서, 반복 가능 시퀀스는 반복되는 시리즈로 배열된 복수의 둘 또는 그 이상 또는 심지어 세 개 이상의 반복 가능 시퀀스를 포함할 수 있다. 중요한 것은 각각의 반복 가능 시퀀스가 동일한 주파수 기간을 갖는다는 점인데, 이는 약 0.5초 내지 5초, 보다 바람직하게는 약 1초, 가장 바람직하게는 정확하게 1초의 범위 내에 있을 수 있지만, 시퀀스(들)를 구성하는 펄스 도금 기간의 세트 내의 제1 순방향 펄스(들), 제2 순방향 펄스(들), 역방향 펄스(들) 및 휴지 기간의 지속 시간은 달라질 수 있다.
다른 실시형태에서, 제1 순방향 펄스 기간(들), 역방향 펄스 기간(들), 제2 순방향 펄스 기간(들) 및 휴지 기간의 지속 시간은 도금 사이클이 진행됨에 따라 달라진다. 또한, 제1 고강도 펄스 및 제2 고강도 펄스와 함께 제1 순방향 펄스 기간(들), 역방향 펄스 기간(들), 제2 순방향 펄스 기간(들) 및 휴지 기간의 진폭 및/또는 피크 전류 밀도는 도금 사이클이 진행됨에 따라 달라질 수 있다.
펄스 도금 기간의 세트에서의 이러한 변화는 기판의 제1 면 및 제2 면에서 독립적으로 이루어질 수 있다는 점이 추가로 고려된다. 즉, 바람직하지 않은 도금 특성이 관찰되는 경우(즉, 브릿징이 관통 구멍의 중심에 있지 않고, 공극이 관찰되는 등), 결함을 보정하도록 펄스 도금 기간의 세트가 수정될 수 있고, 이러한 보정은 기판의 제1 면 및/또는 기판의 제2 면에 대해 이루어질 수 있으며, 그 수정은 이러한 결과를 달성하는 데 기판의 반대 면들에서 동일할 수도 있고 상이할 수도 있다.
즉, 기판의 두께 및/또는 관통 구멍의 직경에 따라서, 보다 높은 전류 밀도로 도금 사이클을 시작하고, 도금 사이클이 진행됨에 따라서, 보다 효율적인 관통 구멍 도금을 달성하도록 전류 밀도를 순차적으로 감소 또는 증가시키는 것이 바람직할 수 있다.
또 다른 실시형태에서, 제1 펄스 도금 사이클은 전술한 바와 같이 수행되며, 이 펄스 도금 사이클은 비동기 도금 사이클일 수 있고, 여기서 기판의 제1 면에서의 반복 가능 시퀀스는 역순을 제외하고는 기판의 제2 면에서의 반복 가능 시퀀스와 동일하다. 그 후, 도 2에 예시된 바와 같이 제1 도금 사이클에서 형성된 구리 브릿지를 성형하기 위해 제2 펄스 도금 사이클이 수행될 수 있다. 이러한 제2 펄스 도금 사이클은 기판의 제1 면 및 제2 면에 동기 파형을 갖는 규칙적인 펄스 도금 사이클일 수 있다.
이러한 제2 펄스 도금 사이클이 사용되는 경우, 일반 펄스 도금 사이클은 1:1 내지 1:4의 순방향/역방향 전류비를 사용하며, 보다 바람직하게는 약 1:2이다. 순방향 도금 펄스는 10 ms 내지 200 ms의 범위에 있고, 역방향 도금 펄스는 약 0.5 ms 내지 약 10 ms의 범위에 있다. 도금은 약 20분 내지 약 3시간, 보다 바람직하게는 약 30분 내지 약 90분, 더욱 바람직하게는 약 30분 내지 45분 동안 수행되어 구리 브릿지를 성형한다. 이러한 펄스 도금 사이클은, 예를 들어 V자형 블라인드 비아를 형성하는 경향이 있는 작은 직경(예를 들어, 0.2 mm 이하일 수 있음)을 가진 관통 구멍을 도금할 때 사용될 수 있다. 이 경우, 브릿징은 매우 깊은 V 자 형상을 생성하며, 이는 도 2에 예시된 바와 같이 직접 도금을 사용해서 딤플이나 공극없이 도금하기 어렵다.
따라서, 제2 펄스 도금 사이클은 브릿지를 깊은 V자 형상으로부터 U자 형상으로 성형하는 데 사용된다. 비동기 파형을 사용하는 제1 펄스 도금 사이클로부터 동기 파형을 사용하는 제2 도금 사이클로 전환함으로써 딤플이나 공극없이 관통 구멍을 보다 균일하게 도금할 수 있게 하는 구리 브릿지를 성형하는 데 도움을 준다. 초기 설계/설정 기간 동안 사이클을 관찰하고 조정함으로써 모니터링이 수행될 수 있다. 일 실시형태에서, 제2 도금 사이클은 시간의 요소로서 그리고 도금되는 관통 구멍의 직경에 따라 사이클로 만들어진다.
일 실시형태에서, 공정은 관통 구멍 충전의 특정 파라미터를 모니터링하는 단계와 도금 시퀀스에서 하나 이상의 단계의 시간 기간을 수정하는 단계, 또는 부적절한 관통 구멍 도금이 관찰되는 경우 및/또는 특정 파라미터가 허용 가능한 값을 벗어나는 경우, 진폭/피크 전류 밀도를 수정하는 단계를 포함한다.
작업물에서 적어도 하나의 순방향 전류 펄스의 피크 전류 밀도는 바람직하게는 최대 15 A/dm2로 조정된다. 작업물에서 적어도 하나의 순방향 전류 펄스의 피크 전류 밀도는 약 5 A/dm2인 것이 특히 바람직하다.
작업물에서 적어도 하나의 역방향 전류 펄스의 피크 전류 밀도는 바람직하게는 60 A/dm2 이하의 값으로 조정될 것이다. 작업물에서 적어도 하나의 역방향 전류 펄스의 피크 전류 밀도는 약 20 A/dm2인 것이 특히 바람직하다.
금속화 공정의 추가 진행에서, 펄스 역방향 전류의 적어도 하나의 파라미터가 변할 수 있으며, 이러한 파라미터는 순방향 전류 펄스의 지속 시간 대 역방향 전류 펄스의 지속 시간의 비 및 순 방향 전류 펄스의 피크 전류 밀도 대 역방향 전류 펄스의 피크 전류 밀도의 비를 포함하는 군으로부터 선택된다. 추가로 전술한 바와 같이, 작업물을 금속화할 때 순방향 전류 펄스의 피크 전류 밀도 대 역방향 전류 펄스의 피크 전류 밀도의 비를 증가시키고/증가시키거나 순방향 전류 펄스의 지속 시간 대 역방향 전류 펄스의 지속 시간의 비를 감소시키는 것이 특히 유리한 것으로 입증되었다.
본원에 기재된 바와 같이, 수성 산성 구리 전해질은 통상적인 수직 또는 수평 도금 장비에서 사용될 수 있다. 도금 시스템은 불활성 또는 가용성 애노드를 갖는 수직 호이스트, VCP, 또는 수평 시스템으로서 설계될 수 있다. 바람직한 실시형태에서, 시스템은 불활성 애노드를 갖는 수직 시스템이다.
적합한 애노드 재료의 예에는 티타늄 메시상의 산화이리듐 코팅 또는 혼합 금속 산화물 코팅된 애노드가 포함된다. 다른 적합한 애노드 재료가 또한 당업자에게 알려져 있을 것이다. 애노드는 또한 선택적으로 그러나 바람직하게는 매크로 분포(macrodistribution)를 최적화하도록 차폐된다.
일 실시형태에서, 애노드 재료는 산화이리듐/산화탄탈럼 코팅된 티타늄이다. 하나의 적합한 애노드는 De Nora S.p.A로부터 상표명 De Nora DT로 입수 가능하다. 다른 적합한 애노드 재료가 당업자에게 알려져 있을 것이다.
기판 또는 그의 표면의 적어도 일부는 분무, 와이핑(wiping), 디핑(dipping) 및 침지(immersing)를 포함하는 다양한 방법에 의해, 또는 다른 적합한 수단에 의해 수성 산 구리 도금 용액과 접촉될 수 있다.
본원에 기재된 공정은 또한 바람직하게는 당업계에 일반적으로 알려진 바와 같은 세정, 에칭, 환원, 헹굼 및/또는 건조 단계를 포함한다.
본원에 기재된 산 구리 전해질에는 패널에 대한 직접적인 용액 충돌을 제공하기 위한 노즐 어레이를 포함하는 용액 매니폴드 시스템이 구비된다.
패널 양측의 노즐은 서로 일직선으로 정렬되고, 펌프에 의해, 0 내지 5.0 L/분/노즐의 용액 유동이 가능하다.
도금은 당업자에게 일반적으로 알려진 바와 같이 패널, 패턴, 또는 버튼 도금 모드에서 수행될 수 있다.
도금 후, 패널은 그대로 사용될 수 있거나, 또는 패널은 평탄화 또는 구리 환원과 같은 전형적인 공정을 통해 실행될 수 있거나, 또는 구리 충전된 관통 구멍상에 추가 블라인드 마이크로-비아가 적층될 수 있는 경우 추가 층이 구축될 수 있다.
일 실시형태에서, 도 3에 도시된 바와 같이, 이 장치는:
A) 산 구리 전해질이 유지되는 도금 탱크(5);
B) 이중 박스 매니폴드 또는 수직 파이프 매니폴드를 포함하는 용액 전달 시스템(도시 생략);
C) 도금 탱크 중에 침지된 회로 기판의 양면에 동시에 충돌하도록 배열된 이덕터(eductor) 노즐(2) 또는 콘 노즐의 어레이;
D) PCB를 고정하기 위한 도금 랙(4); 및
E) 적절한 제어 수단에 연결된 직류 및 펄스 역방향 도금이 각각 가능한 전기도금 전원 공급 정류기(3) 또는 복수의 정류기로서, 하나 이상의 마이크로컨트롤러를 포함할 수 있다.
일 실시형태에서, 장치는 표준 수직 호이스트 또는 자동 도금 장비를 포함할 수 있다. 다른 실시형태에서, 장치는 수평 도금 장비를 포함할 수 있다. 그러나, 수직 도금 장비가 바람직하다.
도금 탱크는 바람직하게는 산 구리 전해질을 바람직한 배스 온도 +/-1.5°C로 유지할 수 있는 가열 및 냉각 시스템에 연결되는, 가열 및 냉각을 조절하기 위한 온도 제어기를 포함한다. 바람직한 실시형태에서, 전해질은 약 10°C 내지 약 50°C, 보다 바람직하게는 약 15°C 내지 약 45°C, 더 바람직하게는 약 20°C 내지 약 30°C, 가장 바람직하게는 약 22°C 내지 약 25°C의 온도에서 유지된다.
산 구리 전해질은 선택적으로 그러나 바람직하게는 교반된다. 일 실시형태에서, 깨끗한 공기 교반 스파지(sparge) 이중 파이프가 캐소드 아래에 정렬될 수 있다. 교반은 또한 배스의 기계적 이동에 의해, 예컨대 전해질 용액의 진탕, 교반 또는 연속 펌핑에 의해, 또는 초음파 처리, 승온, 또는 가스 공급, 예컨대 공기 또는 불활성 가스(즉, 아르곤 또는 질소)로 퍼징하는 것에 의해 달성될 수 있다. 다른 교반 수단이 또한 당업자에게 알려져 있을 것이다.
애노드 대 캐소드 비는 바람직하게는 1:0.75 초과를 목표로 하며, 최대 1:2, 바람직하게는 약 1:1일 수 있다. 중요한 것은 전체 PCB에 걸쳐 균일한 전류 분포에 충분한 표면적을 갖는 것이다.
도금 탱크에는 또한 바람직하게는 황산구리 농도를 원하는 수준 이내로 유지하기 위해 자동 산화구리 보충 시스템이 구비된다. 또한, 장치는 바람직하게는 산화구리 혼합 탱크 및 산화구리를 보충 시스템에 도입하기 위한 산화구리 공급기를 또한 포함한다. 도금 탱크는 또한 산 구리 전해질의 다른 성분들을 보충하고 성분들의 농도를 모니터링하기 위한 수단을 포함한다.
전기도금 랙은 코팅된 스테인리스 강일 수 있거나, 또는 부분적으로 또는 비-코팅된 도금 랙일 수 있다. 선택적으로, 전기도금 랙은 코팅된 구리 코어를 포함할 수 있다.
구리 전기도금 탱크에는, 바람직하게는 약 1 마이크로미터 이상의 입자를 여과할 수 있고 시간당 적어도 3회의 용액 턴오버, 바람직하게는 시간당 적어도 4회의 용액 턴오버, 더 바람직하게는 시간당 적어도 5회의 용액 턴오버를 취급하도록 설계된 연속 용액 여과 시스템이 또한 구비된다.
장치는 바람직하게는 도금 탱크와의 가열, 냉각 및 화학 물질 첨가를 관리할 수 있는 제어기를 또한 포함한다.
마지막으로, 구리 전기도금 장치에는 일반적으로 당업자에게 알려져 있는 바와 같은 환기 시스템이 구비되는 것이 또한 매우 바람직하다.
전기도금 전력 공급 정류기(3)는 직류 및 펄스 역방향 전류 둘 모두를 처리하도록 구성된다. 정류기는 수냉 또는 공랭될 수 있다. 정류기는 단일 정류기를 포함할 수 있거나 기판의 제1 면에 대해 제1 정류기를 포함하고 기판의 제2 면에 대해 제2 정류기를 포함할 수 있으며, 이들 각각은 다단계로 프로그램 가능할 수 있다.
일 실시형태에서, 정류기(들)는 4 단계 이상 또는 6 단계 이상 혹은 12 단계까지 포함하는 다단계로 프로그램 가능하다. 바람직한 일 실시형태에서, 정류기(들)는 본원에서 추가로 설명되는 바와 같이 단일 세트의 펄스 도금 기간을 정의하는 8 단계로 프로그램 가능하며, 이 8 단계는 예를 들어, 다음을 포함할 수 있다:
1) 제1 순방향 지속 시간 및 제1 순방향 강도의 제1 펄스;
2) 제2 순방향 지속 시간 및 제2 순방향 강도의 제2 펄스;
3) 제1 순방향 지속 시간 및 제1 순방향 강도의 제3 펄스;
4) 역방향 지속 시간 및 역방향 강도의 제4 펄스;
5) 제1 순방향 지속 시간 및 제1 순방향 강도의 제5 펄스;
6) 제3 순방향 지속 시간 및 제3 순방향 강도의 제6 펄스;
7) 제1 순방향 지속 시간 및 제1 순방향 강도의 제7 펄스; 및
8) 휴지 기간을 포함한다.
표 4는 본 발명에 따른 8 단계를 가진 펄스 도금 사이클의 예를 제시한다.
[표 4]
전술한 바와 같이, 관통 구멍의 중심이 폐쇄됨에 따라, 동일한 산 구리 전해질에서 파형이 직선형 DC 전류로 전환된다. 그 결과 완전히 충전될 때까지 관통 구멍이 연속적으로 도금된다. 따라서 정류기(들)는 브릿징에 사용되는 펄스 반전 파형을 직류로 전환하고, 관통 구멍이 완전히 충전될 때까지 도금을 계속하도록 프로그램된다.
박스 매니폴드/수직 파이프는 이덕터 노즐 또는 콘 노즐의 어레이를 포함하도록 설계된다. 대향하는 노즐은 전면-후면으로 설계된다. 노즐은 바람직하게는 엇갈린 패턴으로 배열되며, 수평 방향 및 수직 방향 둘 모두에서 약 2 cm 내지 약 8 cm 이격되어, 더 바람직하게는 약 3 cm 내지 약 6 cm 이격되어, 가장 바람직하게는 약 4 cm 내지 약 5 cm 이격되어 배열될 수 있다.
이 공정은 하기 실시예에 의해 추가로 설명된다:
실시예 1:
산 구리 전해질을 하기 파라미터에 따라 구성하였다:
작동 Amp 시간에 기초하여 및/또는 화학 적정 분석에 의해, 수동 또는 자동 기반으로 산화구리를 첨가하여 황산구리의 농도를 유지하였다.
황산 및 클로라이드 이온의 농도를 화학 적정 분석에 기초하여 보충하였다.
작동 Amp 시간 및/또는 순환 전압전류 스트리핑(CVS) 분석에 기초하여 자동 투입 시스템을 사용하여 촉진제, 억제제, 및 제2 억제제를 보충하였다.
10분의 기간 동안 2 ASD의 전류 밀도에서 DC 도금에 의해 플래시 도금층이 침착되었다. 그 후, 60분의 기간 동안 2.4 ASD의 전류 밀도로 펄스 역방향 도금을 수행하여 관통 구멍에 구리 브릿지를 생성하고, 이에 후속해서 수직 도금 공정에서 관통 구멍이 충전될 때까지 60분의 기간 동안 2.5 ASD의 전류 밀도로 DC 도금이 수행된다.
기판의 제1 면과 제2 면의 펄스 도금 파형은 다음과 같은 시퀀스를 따른다.
도금된 회로 기판의 단면을 관찰한 결과 딤플 없이 도금이 양호한 것으로 나타났다.
실시예 2:
산 구리 전해질이 실시예 1과 같이 구성되었다.
10분의 기간 동안 2 ASD의 전류 밀도에서 DC 도금에 의해 플래시 도금층이 침착되었다. 그 후, 45분의 기간 동안 3.0 ASD의 전류 밀도로 펄스 역방향 도금을 수행하여 관통 구멍에 구리 브릿지를 생성하고, 이에 후속해서 수직 도금 공정에서 관통 구멍이 충전될 때까지 90분 동안 2.0 ASD의 전류 밀도로 DC 도금이 수행된다.
기판의 제1 면과 제2 면의 펄스 도금 파형은 다음과 같은 시퀀스를 따른다.
도금된 회로 기판의 단면을 관찰한 결과 딤플 없이 도금이 양호한 것으로 나타났다.
실시예 3:
산 구리 전해질을 하기 파라미터에 따라 구성하였다:
10분의 기간 동안 2 ASD의 전류 밀도에서 DC 도금에 의해 플래시 도금층이 침착되었다. 그 후, 40분의 기간 동안 2.4 ASD의 전류 밀도에서 펄스 역방향 도금이 수행되어서 관통 구멍에 구리 브릿지를 생성했다. 그 후, 40분의 기간 동안 2.7 ASD의 전류 밀도에서 동기식 펄스 도금이 수행되어서 브릿지를 성형하고, 이에 후속해서 수직 도금 공정에서 관통 구멍이 충전될 때까지 60분의 기간 동안 2.5 ASD의 전류 밀도로 DC 도금이 수행된다.
브릿징 단계에서 기판의 제1 면과 제2 면의 펄스 도금 파형은 다음과 같은 시퀀스를 따른다.
성형 단계의 동기 펄스 도금에는 다음과 같은 파라미터가 있다.
높은 종횡비 관통 구멍을 도금할 때 도금된 회로 기판의 단면을 관찰한 결과 딤플 없이 도금이 양호한 것으로 나타났다.
실시예 4:
산 구리 전해질이l 실시예 3과 같이 구성되었다.
10분의 기간 동안 2 ASD의 전류 밀도에서 DC 도금에 의해 플래시 도금층이 침착되었다. 그 후, 40분의 기간 동안 2.4 ASD의 전류 밀도에서 펄스 역방향 도금이 수행되어서 관통 구멍에 구리 브릿지를 생성했다. 그 후, 40분의 기간 동안 2.7 ASD의 전류 밀도에서 동기식 펄스 도금이 수행되어서 브릿지를 성형하고, 이에 후속해서 수직 도금 공정에서 관통 구멍이 충전될 때까지 60분의 기간 동안 2.5 ASD의 전류 밀도로 DC 도금이 수행된다.
기판의 제1 면과 제2 면의 펄스 도금 파형은 다음과 같은 시퀀스를 따른다.
성형 단계의 동기 펄스 도금에는 다음과 같은 파라미터가 있다.
높은 종횡비 관통 구멍을 도금할 때 도금된 회로 기판의 단면을 관찰한 결과 딤플 없이 도금이 양호한 것으로 나타났다.
따라서, 본원에 기재된 공정은 허용 불가능한 공극, 공동 또는 과도한 딤플과 같은 어떠한 결함도 보이지 않는 관통 구멍 및/또는 블라인드 마이크로-비아의 금속화를 가능하게 한다는 것을 알 수 있다.

Claims (29)

  1. 전자 기판에 금속을 도금하는 방법으로서, 상기 전자 기판은 하나 이상의 특징부를 포함하고, 상기 하나 이상의 특징부는 상기 전자 기판 내의 하나 이상의 관통 구멍 및/또는 하나 이상의 마이크로-비아 중 하나를 포함하며, 상기 방법은,
    a) 상기 전자 기판을 그 위에 금속 도금을 수용하도록 준비하는 단계;
    b) 상기 전자 기판 및 적어도 하나의 상대 전극을, 도금될 구리 이온의 소스를 포함하는 구리 전기도금 배스와 접촉시키는 단계;
    c) 상기 전자 기판의 제1 면 및 제2 면을 전기적으로 분극시켜서 그 위에 금속 도금을 시작하는 단계 - 상기 구리 전기도금 배스는 금속화가 완료될 때까지 도금 사이클을 사용하여 상기 하나 이상의 관통 구멍 및/또는 상기 하나 이상의 마이크로-비아를 도금함 - 를 포함하고,
    상기 도금 사이클은 순서대로,
    1) 제1 시간 기간 동안 상기 전자 기판의 제1 면 및 제2 면을 펄스 도금해서 상기 하나 이상의 관통 구멍의 중심에 구리가 우선적으로 도금되게 하는 단계 - 상기 구리는 상기 구멍의 중심에서 함께 병합되어서 2개의 대향하는 블라인드 비아를 형성함 -; 및
    2) 펄스 도금에 의해 형성된 상기 2개의 대향하는 블라인드 비아를 제2 시간 기간 동안 직접 도금해서 충전하는 단계를 포함하고,
    상기 펄스 도금하는 단계는 전류를 인가해서 상기 구리 전기도금 배스로부터 상기 전자 기판의 상기 제1 면 및 제2 면으로 금속을 전착시키는 단계를 포함하고, 상기 전류는 반복 가능 시퀀스를 포함하는 펄스 도금 사이클로서 인가되고, 상기 반복 가능 시퀀스는 펄스 도금 기간의 세트를 포함하고, 각각의 펄스 도금 기간의 세트는,
    (i) 적어도 제1 순방향 펄스 기간;
    (ii) 적어도 제1 역방향 펄스 기간;
    (iii) 적어도 제2 순방향 펄스 기간; 및
    (iv) 적어도 휴지 기간을 임의의 순서로 포함하는, 금속 도금 방법.
  2. 제1항에 있어서, 상기 인쇄 회로 기판을 그 위에 전기도금을 허용하도록 준비하는 단계는 상기 하나 이상의 관통 구멍 및/또는 하나 이상의 마이크로-비아를 금속화하기 전에 상기 인쇄 회로 기판을 세정하는 단계를 포함하는, 금속 도금 방법.
  3. 제2항에 있어서, 세정된 상기 인쇄 회로 기판을 마이크로에칭하는 단계를 더 포함하는, 금속 도금 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 하나 이상의 금속화된 관통 구멍 및/또는 하나 이상의 마이크로-비아는 어떠한 결함도 보이지 않는, 금속 도금 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 금속화된 전기도금된 구리 침착물은 상기 하나 이상의 관통 구멍 및/또는 상기 하나 이상의 블라인드 마이크로-비아를 완전히 충전하고 상기 전자 기판 상에 컨포멀(conformal) 구리 침착물을 침착시키는, 금속 도금 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 산 구리 전기도금 배스는 약 10°C 내지 약 50°C의 온도에서 유지되는, 금속 도금 방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 단계 1) 이전에 시간 기간 동안 순방향 전류를 사용하여 직류 도금하는 단계를 더 포함하는, 금속 도금 방법.
  8. 제7항에 있어서, 상기 제1 시간 기간 동안의 직류 도금은 상기 하나 이상의 관통 구멍 및/또는 하나 이상의 블라인드 마이크로-비아의 표면 상에 플래시 구리 층을 침착시키는, 금속 도금 방법.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 전자 기판은 분무, 와이핑(wiping), 디핑(dipping) 및 침지(immersing)로 이루어진 군으로부터 선택되는 방법에 의해 산 구리 전기도금 용액과 접촉되는, 금속 도금 방법.
  10. 제9항에 있어서, 상기 전자 기판은 상기 전자 기판을 산 구리 전해질에 침지함으로써 상기 산 구리 전기도금 배스와 접촉되는, 금속 도금 방법.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 전자 기판의 상기 제1 면에 적용되는 상기 반복 가능 시퀀스를 포함하는 상기 펄스 도금 사이클은 상기 전자 기판의 상기 제2 면에 적용되는 상기 반복 가능 시퀀스를 포함하는 상기 펄스 도금 사이클과 동일한, 금속 도금 방법.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 전자 기판의 상기 제1 면에 적용되는 상기 반복 가능 시퀀스를 포함하는 상기 펄스 도금 사이클은 상기 전자 기판의 상기 제2 면에 적용되는 상기 반복 가능 시퀀스를 포함하는 상기 펄스 도금 사이클과는 상이한, 금속 도금 방법.
  13. 제1항에 있어서, 상기 펄스 도금 기간의 세트는 8 단계를 포함하고, 상기 8 단계는 임의의 순서로,
    a) 제1 순방향 지속 시간 및 제1 순방향 강도의 제1 펄스;
    b) 제2 순방향 지속 시간 및 제2 순방향 강도의 제2 펄스;
    c) 상기 제1 순방향 지속 시간 및 제1 순방향 강도의 제3 펄스;
    d) 역방향 지속 시간 및 역방향 강도의 제4 펄스;
    e) 상기 제1 순방향 지속 시간 및 제1 순방향 강도의 제5 펄스;
    f) 제3 순방향 지속 시간 및 제3 순방향 강도의 제6 펄스;
    g) 상기 제1 순방향 지속 시간 및 제1 순방향 강도의 제7 펄스; 및
    h) 휴지 기간으로 이루어지는, 금속 도금 방법.
  14. 제1항 내지 제3항 또는 제11항 내지 제13항 중 어느 한 항에 있어서, 각각의 펄스 도금 기간의 세트는 약 0.5초 내지 약 5초의 지속 시간을 갖는, 금속 도금 방법.
  15. 제14항에 있어서, 각각의 펄스 도금 기간의 세트는 1초의 지속 시간을 갖는, 금속 도금 방법.
  16. 제1항 내지 제3항 또는 제11항 내지 제15항 중 어느 한 항에 있어서, 상기 시퀀스는 반복 시리즈로 배열된 복수의 2개 이상의 반복 가능 시퀀스를 포함하는, 금속 도금 방법.
  17. 제12항에 있어서, 상기 펄스 도금 사이클은 비동기 도금 사이클이고, 상기 기판의 상기 제1 면에 적용되는 상기 반복 가능 시퀀스는 역순으로 행해지는 것을 제외하고는 상기 기판의 상기 제2 면에 적용되는 상기 반복 가능 시퀀스와 동일한, 금속 도금 방법.
  18. 제17항에 있어서, 일정 시간의 기간 동안 상기 비동기 도금 사이클이 수행된 이후에, 상기 기판의 상기 제1 면 및 상기 제2 면에 동기 파형을 갖는 제2 펄스 도금 사이클이 적용되고,
    상기 비동기 도금 사이클은 우선적으로 상기 하나 이상의 관통 구멍의 중심에 상기 구리를 도금하여 상기 구리가 전체의 중심에서 함께 병합되어 2개의 대향하는 블라인드 비아를 형성하게 하고, 상기 제2 펄스 도금 사이클은 상기 형성된 2개의 대향하는 블라인드 비아를 성형하는, 금속 도금 방법.
  19. 제18항에 있어서, 상기 제2 펄스 도금 사이클은 약 1:1 내지 1:4의 순방향/역방향 전류비를 사용하고, 상기 순방향 펄스의 지속 시간은 약 10 ms 내지 200 ms의 범위이고, 상기 역방향 펄스의 지속 시간은 약 0.5 ms 내지 10 ms의 범위인, 금속 도금 방법.
  20. 제1항에 있어서, 제1 순방향 펄스 기간 및 제2 순방향 펄스 기간 각각의 지속 시간은 독립적으로 약 80 ms 내지 250 ms의 범위이고, 역방향 펄스 기간 각각의 지속 시간은 약 50 ms 내지 약 150 ms의 범위이며, 각각의 휴지 기간의 지속 시간은 약 50 ms 내지 약 150 ms의 범위인, 금속 도금 방법.
  21. 제11항 내지 제17항 중 어느 한 항에 있어서, 상기 제1 순방향 지속 시간 및 상기 제1 순방향 강도의 펄스 또는 상기 제2 순방향 지속 시간 및 제2 순방향 강도의 펄스 중 적어도 하나는 상기 제1 순방향 지속 시간 또는 상기 제2 순방향 지속 시간 이내의 더 짧은 지속 시간의 고강도 펄스를 포함하고, 상기 고강도 펄스는 상기 제1 순방향 강도 또는 상기 제2 순방향 강도의 약 100% 내지 약 500%인 강도를 갖는, 금속 도금 방법.
  22. 전자 기판에 금속을 전기도금하는 장치로서, 상기 전자 기판은 하나 이상의 특징부를 포함하고, 상기 하나 이상의 특징부는 상기 전자 기판 내의 하나 이상의 관통 구멍 및/또는 하나 이상의 블라인드 마이크로비아를 포함하고, 상기 장치는,
    (a) 상기 전자 기판을 고정하는 수단;
    (b) 적어도 하나의 상대 전극;
    (c) 구리 전기도금 배스를 유지하는 도금 탱크;
    (d) 상기 도금 탱크에 배열된 상기 전자 기판의 제1 면 및 제2 면에 동시에 충돌하도록 배열된 노즐의 어레이;
    (e) 상기 전자 기판의 제1 면 및 제2 면을 전기적으로 분극시켜서 그 위에 금속 도금을 시작하는 수단을 포함하고,
    상기 전자 기판의 상기 제1 면 및 제2 면을 전기적으로 분극시키는 수단은 하나 이상의 정류기를 포함하고, 상기 하나 이상의 정류기는 각각 직접 및 펄스 역방향 도금이 가능하며, 상기 하나 이상의 정류기는 각각 펄스 도금 사이클 및 제2 직류 사이클을 포함하는 도금 사이클로 프로그램될 수 있는 마이크로컨트롤러에 연결되고;
    상기 도금 사이클은 순서대로,
    1) 제1 시간 기간 동안 상기 전자 기판의 제1 면 및 제2 면을 펄스 도금해서 상기 하나 이상의 관통 구멍의 중심에 구리가 우선적으로 도금되게 하는 단계 - 상기 구리는 상기 구멍의 중심에서 함께 병합되어서 2개의 대향하는 블라인드 비아를 형성함 -; 및
    2) 펄스 도금에 의해 형성된 상기 2개의 대향하는 블라인드 비아를 제2 시간 기간 동안 직접 도금해서 충전하는 단계를 포함하고,
    상기 하나 이상의 정류기는 제1 반복 가능 시퀀스 및 제2 반복 가능 시퀀스로 프로그램되고, 상기 제1 반복 가능 시퀀스는 펄스 도금 기간의 세트를 포함하고, 각각의 펄스 도금 기간의 세트는 상기 전자 기판의 제1 면에 적용되는 (i) 적어도 제1 순방향 펄스 기간; (ii) 적어도 제1 역방향 펄스 기간; (iii) 적어도 제2 순방향 펄스 기간; 및 (iv) 적어도 휴지 기간을 임의의 순서로 포함하며, 상기 제2 반복 가능 시퀀스는 펄스 도금 기간의 세트를 포함하고, 각각의 펄스 도금 기간의 세트는 상기 전자 기판의 제2 면에 적용되는 (i) 적어도 제1 순방향 펄스 기간; (ii) 적어도 제1 역방향 펄스 기간; (iii) 적어도 제2 순방향 펄스 기간; 및 (iv) 적어도 휴지 기간을 임의의 순서로 포함하며,
    상기 펄스 도금이 완료되면, 상기 하나 이상의 정류기는 직류로 천이하도록 프로그램되는, 전자 기판에 금속을 전기도금하는 장치.
  23. 제22항에 있어서, 상기 하나 이상의 정류기는 일정 시간의 기간 동안 단계 1)과 단계 2) 사이에 순방향 도금 펄스 및 역방향 도금 펄스를 포함하는 규칙적인 펄스 도금 사이클로 천이해서 상기 관통 구멍의 중심에 형성된 상기 2개의 대향하는 블라인드 비아를 성형하도록 프로그램되는, 전자 기판에 금속을 전기도금하는 장치.
  24. 제1항의 공정에 의해 금속화된 하나 이상의 특징부를 포함하는 전자 기판.
  25. 제18항의 공정에 의해 금속화된 하나 이상의 특징부를 포함하는 전자 기판.
  26. 하나 이상의 높은 종횡비의 관통 구멍을 포함하는 전자 기판을 금속화하는 방법으로서,
    a) 상기 전자 기판을 그 위에 금속 도금을 수용하도록 준비하는 단계;
    b) 상기 전자 기판 및 적어도 하나의 상대 전극을, 도금될 구리 이온의 소스를 포함하는 산 구리 전기도금 배스와 접촉시키는 단계;
    c) 상기 전자 기판의 제1 면 및 제2 면을 전기적으로 분극시켜서 그 위에 금속 도금을 시작하는 단계 - 상기 산 구리 전기도금 배스는 금속화가 완료될 때까지 도금 사이클을 사용하여 상기 하나 이상의 관통 구멍을 도금함 - 를 포함하고,
    상기 도금 사이클은 순서대로,
    1) 제1 시간 기간 동안 상기 전자 기판의 제1 면 및 제2 면을 비동기 펄스 도금해서 상기 하나 이상의 관통 구멍의 중심에 구리가 우선적으로 도금되게 하는 단계 - 상기 구리는 상기 구멍의 중심에서 함께 병합되어서 2개의 대향하는 블라인드 비아를 형성함 -;
    2) 상기 관통 구멍의 중심에 형성된 상기 2개의 대향하는 블라인드 비아를 성형하도록 동기 펄스 도금하는 단계; 및
    3) 펄스 도금에 의해 형성된 상기 2개의 대향하는 블라인드 비아를 제2 시간 기간 동안 직접 도금해서 충전하는 단계를 포함하고,
    상기 비동기 펄스 도금하는 단계는 전류를 인가해서 상기 산 구리 전기도금 배스로부터 상기 전자 기판의 상기 제1 면 및 제2 면으로 금속을 전착시키는 단계를 포함하고, 상기 전류는 반복 가능 시퀀스를 포함하는 펄스 도금 사이클로서 인가되고,
    상기 반복 가능 시퀀스는 펄스 도금 기간의 세트를 포함하고, 각각의 펄스 도금 기간의 세트는,
    (i) 적어도 제1 순방향 펄스 기간;
    (ii) 적어도 제1 역방향 펄스 기간;
    (iii) 적어도 제2 순방향 펄스 기간; 및
    (iv) 적어도 휴지 기간을 임의의 순서로 포함하는, 하나 이상의 높은 종횡비의 관통 구멍을 포함하는 전자 기판을 금속화하는 방법.
  27. 인쇄 회로 기판으로서, 하나 이상의 관통 구멍이 형성되는 금속화된 패널을 포함하고,
    상기 인쇄 회로 기판은 구리의 전기도금을 시작하기 위해 그 위에 전도성 시드 층을 포함하며;
    상기 관통 구멍은,
    a) 상기 하나 이상의 관통 구멍의 중심에 있는 제1 구리 도금층 - 상기 구리는 상기 관통 구멍의 중심에서 함께 병합되어서 2개의 대향하는 블라인드 비아를 형성함 -;
    b) 선택적으로, 상기 제1 구리 도금층 위에 침착되는 제2 구리 도금층 - 선택적인 상기 제2 구리 도금층은 상기 제1 구리 도금층에 의해 형성된 상기 블라인드 비아를 성형함 -; 및
    c) 구리 충전층 - 상기 구리 충전층은 상기 제1 구리 도금층 및 선택적인 상기 제2 구리 도금층 위에 침착되어 상기 하나 이상의 관통 구멍을 충전함 - 을 포함하되,
    상기 하나 이상의 관통 구멍은 임의의 공극(void), 딤플(dimple) 또는 기타 결함 없이 구리로 완전히 충전되는, 인쇄 회로 기판.
  28. 제27항에 있어서, 상기 a) 내지 c)의 모든 층이 존재하는, 인쇄 회로 기판.
  29. 제27항 또는 제28항에 있어서, 상기 제1 구리 층, 선택적인 제2 구리 층 및 구리 충전층은 동일한 산 구리 도금 전해질을 사용하여 도포되는, 인쇄 회로 기판.
KR1020237042746A 2021-05-17 2022-05-10 인쇄 회로 기판 및 다른 기판에서 관통 구멍을 충전하는 단일 단계 전해 방법 KR20240008885A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163189640P 2021-05-17 2021-05-17
US63/189,640 2021-05-17
PCT/US2022/028462 WO2022245576A1 (en) 2021-05-17 2022-05-10 Single step electrolytic method of filling through holes in printed circuit boards and other substrates

Publications (1)

Publication Number Publication Date
KR20240008885A true KR20240008885A (ko) 2024-01-19

Family

ID=84141896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237042746A KR20240008885A (ko) 2021-05-17 2022-05-10 인쇄 회로 기판 및 다른 기판에서 관통 구멍을 충전하는 단일 단계 전해 방법

Country Status (6)

Country Link
EP (1) EP4342269A1 (ko)
JP (1) JP2024519743A (ko)
KR (1) KR20240008885A (ko)
CN (1) CN117480872A (ko)
TW (1) TWI816388B (ko)
WO (1) WO2022245576A1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8679317B2 (en) * 2007-05-21 2014-03-25 C. Uyemura & Co., Ltd. Copper electroplating bath
US7887693B2 (en) * 2007-06-22 2011-02-15 Maria Nikolova Acid copper electroplating bath composition
CN103179806B (zh) * 2011-12-21 2019-05-28 奥特斯有限公司 组合的通孔镀覆和孔填充的方法
CN112210801A (zh) * 2019-07-09 2021-01-12 江西博泉化学有限公司 一种用于高纵横比电路板通孔电镀的电镀液及其电镀方法
CN114303447A (zh) * 2019-08-19 2022-04-08 德国艾托特克有限两合公司 制备含以铜填充的微通孔的高密度互连印刷电路板的方法
US20220304164A1 (en) * 2019-08-19 2022-09-22 Atotech Deutschland GmbH & Co. KG Manufacturing sequences for high density interconnect printed circuit boards and a high density interconnect printed circuit board
US11746433B2 (en) * 2019-11-05 2023-09-05 Macdermid Enthone Inc. Single step electrolytic method of filling through holes in printed circuit boards and other substrates

Also Published As

Publication number Publication date
TWI816388B (zh) 2023-09-21
WO2022245576A9 (en) 2023-10-12
EP4342269A1 (en) 2024-03-27
WO2022245576A1 (en) 2022-11-24
JP2024519743A (ja) 2024-05-21
TW202308477A (zh) 2023-02-16
CN117480872A (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
JP7344383B2 (ja) プリント回路基板及び他の基板の孔を介して充填する単一工程電解方法
US6783654B2 (en) Electrolytic plating method and device for a wiring board
EP1598449B1 (en) Improved plating method
US6863793B2 (en) Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US6210555B1 (en) Electrodeposition of metals in small recesses for manufacture of high density interconnects using reverse pulse plating
MXPA00005871A (es) ELECTRODEPOSICION DE METALES EN RECESOS PEQUEnOS USANDO CAMPOS ELECTRICOS MODULADOS.
WO2013092131A1 (en) Method for combined through-hole plating and via filling
US6827833B2 (en) Electrodeposition of metals in high-aspect ratio cavities using modulated reverse electric fields
KR20240027012A (ko) 전해질 도금을 위한 복합 파형
TWI816388B (zh) 在印刷電路板或其它基板上填充穿孔的單步電解法
US20240224432A1 (en) Single Step Electrolytic Method of Filling Through-Holes in Printed Circuit Boards and Other Substrates
Wu et al. High performances PPR copper plating for high aspect ratio boards
Sun et al. Application of CM-ECD Process for HDI PWBs