KR20240015308A - 인쇄회로기판의 스루홀 충진도금방법 - Google Patents
인쇄회로기판의 스루홀 충진도금방법 Download PDFInfo
- Publication number
- KR20240015308A KR20240015308A KR1020220092985A KR20220092985A KR20240015308A KR 20240015308 A KR20240015308 A KR 20240015308A KR 1020220092985 A KR1020220092985 A KR 1020220092985A KR 20220092985 A KR20220092985 A KR 20220092985A KR 20240015308 A KR20240015308 A KR 20240015308A
- Authority
- KR
- South Korea
- Prior art keywords
- plating
- msec
- current time
- current density
- hole
- Prior art date
Links
- 238000007747 plating Methods 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims abstract description 42
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052802 copper Inorganic materials 0.000 claims abstract description 31
- 239000010949 copper Substances 0.000 claims abstract description 31
- 238000009713 electroplating Methods 0.000 claims abstract description 9
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 8
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 239000000460 chlorine Substances 0.000 claims description 3
- 229910000365 copper sulfate Inorganic materials 0.000 claims description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 claims description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
- H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명은 인쇄회로기판의 스루홀 내부에 균일한 도금커버리지가 확보되도록 충전도금할 수 있는 새로운 방식의 인쇄회로기판의 스루홀 충진도금방법에 관한 것으로서,
인쇄회로기판을 무전해 동도금하여 스루홀 내벽에 무전해 동도금층을 형성하는 무전해 동도금과정; 및 상기 펄스-역펄스 전해도금방식으로 상기 스루홀을 충진하는 전해 동도금과정;을 포함하며, 상기 전해 동도금과정은 정방향 전류밀도 2.5A/dm2, 역방향 전류밀도 6.25A/dm2, 정방향 전류시간 30msec, 역방향 전류시간 1.5msec로 도금하는 제1스텝; 정방향 전류밀도 2.5A/dm2, 역방향 전류밀도 6.25A/dm2, 정방향 전류시간 20msec, 역방향 전류시간 1msec로 도금하는 제2스텝; 정방향 전류밀도 2.5A/dm2, 역방향 전류밀도 6.875A/dm2, 정방향 전류시간 40msec, 역방향 전류시간 2msec로 도금하는 제3스텝; 정방향 전류밀도 2.5A/dm2, 역방향 전류밀도 5A/dm2, 정방향 전류시간 30msec, 역방향 전류시간 1.5msec로 도금하는 제4스텝; 및 정방향 전류밀도 2.5A/dm2, 역방향 전류밀도 5A/dm2, 정방향 전류시간 20msec, 역방향 전류시간 1msec로 도금하는 제5스텝;으로 이루어진다.
인쇄회로기판을 무전해 동도금하여 스루홀 내벽에 무전해 동도금층을 형성하는 무전해 동도금과정; 및 상기 펄스-역펄스 전해도금방식으로 상기 스루홀을 충진하는 전해 동도금과정;을 포함하며, 상기 전해 동도금과정은 정방향 전류밀도 2.5A/dm2, 역방향 전류밀도 6.25A/dm2, 정방향 전류시간 30msec, 역방향 전류시간 1.5msec로 도금하는 제1스텝; 정방향 전류밀도 2.5A/dm2, 역방향 전류밀도 6.25A/dm2, 정방향 전류시간 20msec, 역방향 전류시간 1msec로 도금하는 제2스텝; 정방향 전류밀도 2.5A/dm2, 역방향 전류밀도 6.875A/dm2, 정방향 전류시간 40msec, 역방향 전류시간 2msec로 도금하는 제3스텝; 정방향 전류밀도 2.5A/dm2, 역방향 전류밀도 5A/dm2, 정방향 전류시간 30msec, 역방향 전류시간 1.5msec로 도금하는 제4스텝; 및 정방향 전류밀도 2.5A/dm2, 역방향 전류밀도 5A/dm2, 정방향 전류시간 20msec, 역방향 전류시간 1msec로 도금하는 제5스텝;으로 이루어진다.
Description
본 발명은 인쇄회로기판의 스루홀 충진도금방법에 관한 것으로서, 보다 상세하게는 인쇄회로기판의 스루홀 내부를 충진하는 새로운 방식의 인쇄회로기판의 스루홀 충진도금방법에 관한 것이다.
다층 인쇄회로기판의 제조과정에서는 각 층의 회로패턴 간의 전기적 연결, 회로패턴과 전자소자와의 전기적 연결 등을 위해 스루홀(through hole), 비아홀(via hole)이 형성되는데, 다층 인쇄회로기판의 집적도를 높이기 위해 인쇄회로기판의 스루홀 및 비아홀에 부품을 실장하기도 한다.
한편, 인쇄회로기판의 스루홀 및 비아홀에 부품을 실장하기 위해서는 스루홀 및 비아홀의 내부가 도전가능하게 충진(filling)되어야 하며, 스루홀 및 비아홀을 충진하는 도금방법들이 제안되었다.
그러나 종래의 도금방법으로는 도 1에 개시된 바와 같이, 스루홀 내부에 균일한 도금커버리지의 확보가 어려운 문제점을 가지며, 이는 제품불량으로 이어진다. 따라서 스루홀 및 비아홀을 충진할 수 있는 균일한 도금커버리지가 확보되도록 충진도금할 수 있는 정밀한 도금기술이 요구된다.
본 발명은 상기와 같은 문제점에 착안하여 제안된 것으로서, 본 발명의 목적은 인쇄회로기판의 스루홀 내부에 균일한 도금커버리지가 확보되도록 충진도금할 수 있는 새로운 방식의 인쇄회로기판의 스루홀 충진도금방법을 제공하는 것이다.
본 발명의 특징에 따르면, 인쇄회로기판의 스루홀을 충진도금하는 방법으로서,
인쇄회로기판을 무전해 동도금하여 스루홀 내벽에 무전해 동도금층을 형성하는 무전해 동도금과정; 및 상기 펄스-역펄스 전해도금방식으로 상기 스루홀을 충진하는 전해 동도금과정;을 포함하며,
상기 전해 동도금과정은 정방향 전류밀도 2.5A/dm2, 역방향 전류밀도 6.25A/dm2, 정방향 전류시간 30msec, 역방향 전류시간 1.5msec로 도금하는 제1스텝; 정방향 전류밀도 2.5A/dm2, 역방향 전류밀도 6.25A/dm2, 정방향 전류시간 20msec, 역방향 전류시간 1msec로 도금하는 제2스텝; 정방향 전류밀도 2.5A/dm2, 역방향 전류밀도 6.875A/dm2, 정방향 전류시간 40msec, 역방향 전류시간 2msec로 도금하는 제3스텝; 정방향 전류밀도 2.5A/dm2, 역방향 전류밀도 5A/dm2, 정방향 전류시간 30msec, 역방향 전류시간 1.5msec로 도금하는 제4스텝; 및 정방향 전류밀도 2.5A/dm2, 역방향 전류밀도 5A/dm2, 정방향 전류시간 20msec, 역방향 전류시간 1msec로 도금하는 제5스텝;으로 이루어지며, 양극 대 음극의 면적비는 1 : 1.45이고, 도금욕은 90~110g/L, 황산200~240g/L, 염소 59~70ppm를 포함하는 것을 특징으로 하는 인쇄회로기판의 스루홀 충진도금방법이 제공된다.
이상과 같은 구성의 본 발명은 인쇄회로기판의 스루홀을 균일한 도금커버리지가 확보되도록 충진할 수 있다. 특히, 본 발명은 깊이 1mm, 직경 0.2mm 크기의 스루홀까지 처리가 가능하므로 고다층 회로기판에도 적용이 가능하다. 따라서 본 발명을 사용하면 도금품질이 우수한 고품질의 고다층 인쇄회로기판을 제조할 수 있다.
도 1은 종래 도금방법으로 충전된 스루홀의 단면 SEM사진
도 2는 본 발명에 따른 스루홀 충진도금 공정도
도 3은 본 발명의 실험예에 의해 충전된 스루홀의 단면 SEM 사진
도 2는 본 발명에 따른 스루홀 충진도금 공정도
도 3은 본 발명의 실험예에 의해 충전된 스루홀의 단면 SEM 사진
이하에서는 본 발명을 좀 더 구체적으로 설명한다.
본 발명은 다층 인쇄회로기판의 스루홀을 충진도금하는 방법으로서, 무전해 동도금과정과, 전해 동도금과정으로 이루어지며, 각 과정은 구체적으로 살펴보면 다음과 같다. 한편, 본 발명에서 '스루홀'은 회로 기판을 관통하는 것과 한쪽 면이 막혀있는 완전하게 관통되지 않은 비아홀 까지 포함하는 개념이다.
1) 무전해 동도금과정
본 과정은 크리닝(탈지), 마이크로 에칭(micro etching) 프리 딥(pre dip), 촉매 활성화, 환원으로 이루어지는 전처리 후에 행해진다. 본 과정은 통상의 무전해 동도금과 동일한 방법으로 이루어지므로, 이에 대한 상세한 설명은 생략한다.
이러한 본 과정에 의해 도 2의 (B)와 같이, 인쇄회로기판(2)의 표면과 스루홀(4) 내벽에 무전해 동도금층(12)이 형성되며, 무전해 동도금층은 후술하는 전해 동도금을 위한 씨드층(seed layer)으로서의 기능을 한다.
2) 전해 동도금과정
본 과정은 스루홀을 충진하기 위한 것으로서, 정방향(Forward) 직류전류와 역방향(Reverse) 직류전류를 주기적으로 교번하여 공급하는 펄스-역펄스 전해도금방식으로 이루어진다.
주지된 바와 같이, 펄스-역펄스 전해도금방식은 정방향(Forward) 직류전류와 역방향(Reverse) 직류전류를 주기적으로 교번하여 공급하여 증착과 식각이 주기적으로 반복되도록 하는 것이다. 통상적인 전해 동도금시에는 스루홀의 모서리부위에 전류가 집중되어 스루홀의 모서리부분이 다른 부위에 비해 두껍게 성장되어 스루홀 내부가 제대로 충진되지 못하게 되는데, 본 발명은 펄스-역펄스 전해도금방식을 사용함으로써 역펄스 과정에서 전류가 집중되는 스루홀의 모서리가 상대적으로 빠르게 식각되어 결과적으로 스루홀 내벽에서의 도금성장속도가 다른 부위에 비해 빨라진다.
특히, 본 발명에서는 황산동 90~110g/L, 황산200~240g/L, 염소 59~70ppm 및 가속제, 캐리어 등의 통상의 첨가제를 포함하는 도금욕을 사용하여, 전류밀도와 전류시간을 표 1과 같이 5단계의 스텝으로 미세조절하여 전해 동도금한다.
| 제1스텝 | 제2스텝 | 제3스텝 | 제4스텝 | 제5스텝 | |
| 정방향 전류밀도 (A/dm2) |
2. 5 | 2.5 | 2.5 | 2.5 | 2.5 |
| 역방향 전류밀도 (A/dm2) |
6.25 | 6.25 | 6.875 | 5 | 5 |
| 정방향 전류시간 (msec) |
30 | 20 | 40 | 30 | 20 |
| 역방향 전류시간 (msec) |
1.5 | 1 | 2 | 1.5 | 1 |
상기 제1~3스텝에서는 스루홀(4) 내벽 중앙부분에서의 도금성장속도가 향상되어 도 2의 (C)와 같이, 스루홀 내벽에 형성된 전해도금층(14)의 중앙부분이 볼록하게 돌출됨으로써 스루홀(4) 내벽의 전해도금층(14)이 중앙부분에서 접합되어 스루홀(4)이 폐색된다.
그리고 상기 제4~5스텝에서는 추가적으로 전해도금층이 형성되어 도 2의 (D)와 같이, 스루홀 내부가 완전히 충진된다.
바람직하게는 본 과정에서는 양극 대 음극의 면적비가 1 : 1.45로 조절된다. 통상적인 전해 동도금에서는 양극 대 음극의 면적비가 1 : 1.1~1.12 정도로 설정되는데, 본 발명에서는 양극 대 음극의 면적비를 상기 수준으로 조절함으로써 스루홀의 충진효과가 향상된다. 이와 같은 방법으로 각 스텝별로 20분간 도금하면, 깊이 1mm, 직경 0.2mm 크기의 스루홀까지 균일한 도금커버리지가 확보되도록 충진처리가 가능하다.
실험예
깊이 1mm, 직경 0.2mm인 스루홀을 가지는 다층 인쇄회로기판을 무전해 동도금하여 무전해 동도금층을 형성한 후 전해 동도금하여 스루홀을 충진하였다.
이때 전해 동도금의 조성은 표 1과 같고 전해 동도금은 표 1과 같이 5스텝으로 도금하되, 양극 대 음극의 면적비는 1: 1.45로 조절하고, 도금시간은 각 스텝별로 20분씩 도금하였다. 도 3의 (A)는 제3스텝으로 처리한 후의 스루홀 단면 SEM사진이고, (B)는 제5스텝 후의 스루홀 단면 SEM 사진이다.
| 성분 | 농도 |
| 황산동 | 100g/L |
| 황산 | 220g/L |
| 염소 | 60ppm |
| 가속제 | 3㎖/ℓ |
| 캐리어 | 30㎖/ℓ |
* 가속제 : PPR 150K XB(제조사 : (주)맥더미드)
* 캐리어 : PPR 150K XC(제조사 : (주)맥더미드)
도 3은 통해 확인할 수 있는 바와 같이, 본 실험예에 의해 스루홀의 내부에 균일한 도금층이 형성되었다.
Claims (1)
- 인쇄회로기판의 스루홀을 충진도금하는 방법으로서,
인쇄회로기판을 무전해 동도금하여 스루홀 내벽에 무전해 동도금층을 형성하는 무전해 동도금과정; 및
상기 펄스-역펄스 전해도금방식으로 상기 스루홀을 충진하는 전해 동도금과정;을 포함하며,
상기 전해 동도금과정은,
정방향 전류밀도 2.5A/dm2, 역방향 전류밀도 6.25A/dm2, 정방향 전류시간 30msec, 역방향 전류시간 1.5msec로 도금하는 제1스텝;
정방향 전류밀도 2.5A/dm2, 역방향 전류밀도 6.25A/dm2, 정방향 전류시간 20msec, 역방향 전류시간 1msec로 도금하는 제2스텝;
정방향 전류밀도 2.5A/dm2, 역방향 전류밀도 6.875A/dm2, 정방향 전류시간 40msec, 역방향 전류시간 2msec로 도금하는 제3스텝;
정방향 전류밀도 2.5A/dm2, 역방향 전류밀도 5A/dm2, 정방향 전류시간 30msec, 역방향 전류시간 1.5msec로 도금하는 제4스텝; 및
정방향 전류밀도 2.5A/dm2, 역방향 전류밀도 5A/dm2, 정방향 전류시간 20msec, 역방향 전류시간 1msec로 도금하는 제5스텝;으로 이루어지며,
양극 대 음극의 면적비는 1: 1.45이고,
도금욕은 황산동 90~110g/L, 황산 200~240g/L, 염소 59~70ppm를 포함하는 것을 특징으로 하는 인쇄회로기판의 스루홀 충진도금방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220092985A KR20240015308A (ko) | 2022-07-27 | 2022-07-27 | 인쇄회로기판의 스루홀 충진도금방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220092985A KR20240015308A (ko) | 2022-07-27 | 2022-07-27 | 인쇄회로기판의 스루홀 충진도금방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240015308A true KR20240015308A (ko) | 2024-02-05 |
Family
ID=89904033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220092985A KR20240015308A (ko) | 2022-07-27 | 2022-07-27 | 인쇄회로기판의 스루홀 충진도금방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20240015308A (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080030366A (ko) | 2006-09-30 | 2008-04-04 | 안복만 | 다층복합 열전도성 알루미늄 인쇄회로기판 및 이의제조방법 |
| KR101418036B1 (ko) | 2013-12-27 | 2014-07-09 | (주)오알켐 | 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법 |
-
2022
- 2022-07-27 KR KR1020220092985A patent/KR20240015308A/ko unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080030366A (ko) | 2006-09-30 | 2008-04-04 | 안복만 | 다층복합 열전도성 알루미늄 인쇄회로기판 및 이의제조방법 |
| KR101418036B1 (ko) | 2013-12-27 | 2014-07-09 | (주)오알켐 | 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101222627B1 (ko) | 금속으로 관통홀, 특히 구리로 인쇄회로기판의 관통홀을충진하기 위한 갈바닉 공정 | |
| US6835294B2 (en) | Electrolytic copper plating method | |
| US10306768B2 (en) | Method for manufacturing traces of PCB | |
| CN101416569B (zh) | 用金属填充孔和凹处的电解方法 | |
| US6924224B2 (en) | Method of forming filled blind vias | |
| EP2796019B1 (en) | Method for combined through-hole plating and via filling | |
| US8142905B2 (en) | Copper foil for printed circuit board and copper clad laminate for printed circuit board | |
| US10455704B2 (en) | Method for copper filling of a hole in a component carrier | |
| US6783654B2 (en) | Electrolytic plating method and device for a wiring board | |
| CN1230053C (zh) | 印刷电路板及其制造方法 | |
| US20080023218A1 (en) | Electrolytic plating method | |
| US20030221967A1 (en) | Via filling method | |
| KR20240015308A (ko) | 인쇄회로기판의 스루홀 충진도금방법 | |
| JP2006328476A (ja) | めっき方法 | |
| US20240271307A1 (en) | Complex waveform for electrolytic plating | |
| JP2004193520A (ja) | プリント配線板の製造方法 | |
| US20050157475A1 (en) | Method of making printed circuit board with electroplated conductive through holes and board resulting therefrom | |
| JP2006339483A (ja) | 配線基板の製造方法及び配線基板 | |
| KR100294394B1 (ko) | 인쇄회로기판용전해동박및그의제조방법 | |
| KR102686710B1 (ko) | 표면조도가 낮은 금속박을 이용한 기판의 회로패턴 형성방법 | |
| US20040118691A1 (en) | Electroplating method | |
| JP2004319994A (ja) | プリント配線板の製造方法 | |
| KR100417335B1 (ko) | 비아 홀 충전용 산성 동도금 첨가제 조성물 및 이를이용한 비아 홀 충전방법 | |
| EP1323850A1 (en) | Electroplating method of printed circuit with pulsed current density | |
| US20240224432A1 (en) | Single Step Electrolytic Method of Filling Through-Holes in Printed Circuit Boards and Other Substrates |