KR101418036B1 - 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법 - Google Patents

도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법 Download PDF

Info

Publication number
KR101418036B1
KR101418036B1 KR1020130165698A KR20130165698A KR101418036B1 KR 101418036 B1 KR101418036 B1 KR 101418036B1 KR 1020130165698 A KR1020130165698 A KR 1020130165698A KR 20130165698 A KR20130165698 A KR 20130165698A KR 101418036 B1 KR101418036 B1 KR 101418036B1
Authority
KR
South Korea
Prior art keywords
carbon
hole
solution
conductive
circuit board
Prior art date
Application number
KR1020130165698A
Other languages
English (en)
Inventor
곽주호
김건범
조소연
Original Assignee
(주)오알켐
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)오알켐 filed Critical (주)오알켐
Priority to KR1020130165698A priority Critical patent/KR101418036B1/ko
Application granted granted Critical
Publication of KR101418036B1 publication Critical patent/KR101418036B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법에 관한 것으로,
보다 상세하게는 다수의 부도체층과 도체층이 교차 적층되어 이루어지고 층간 도체를 전기적으로 연결하기 위하여 관통홀 내벽에 전기 도금이 이루어진 다층 인쇄 회로 기판(Multi Layer PCB; MLB)의 제조방법에 있어서, 관통홀에 전도성 음이온 탄소의 코팅 효율이 증대되도록 관통홀의 부도체 표면을 양이온화 시키는 공정 이전에, 부도체 표면을 음이온화시키는 공정이 이루어지도록 함으로써, 관통홀의 부도체 표면의 양이온화가 더욱 쉽고 빠르게 이루어져, 관통홀 내부의 전도성 확보가 용이해져 종국적으로 전기 도금이 더욱 쉽고 빠르게 이루어지도록 한 다층 인쇄 회로 기판의 제조방법에 관한 것이다.

Description

도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법{METHOD FOR MANUFACTURING MULTI LAYER PCB}
본 발명은 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법에 관한 것으로,
보다 상세하게는 다수의 부도체층과 도체층이 교차 적층되어 이루어지고 층간 도체를 전기적으로 연결하기 위하여 관통홀 내벽에 전기 도금이 이루어진 다층 인쇄 회로 기판(Multi Layer PCB; MLB)의 제조방법에 있어서, 관통홀에 전도성 음이온 탄소의 코팅 효율이 증대되도록 관통홀의 부도체 표면을 양이온화 시키는 공정 이전에, 부도체 표면을 음이온화시키는 공정이 이루어지도록 함으로써, 관통홀의 부도체 표면의 양이온화가 더욱 쉽고 빠르게 이루어져, 관통홀 내부의 전도성 확보가 용이해져 종국적으로 전기 도금이 더욱 쉽고 빠르게 이루어지도록 한 다층 인쇄 회로 기판의 제조방법에 관한 것이다.
다층 인쇄 회로 기판이란 다수의 도체와 부도체가 교차 적층하여 제작된 것으로 통상적으로 도체층이 네 개층 이상 구비되어 있는 인쇄 회로 기판을 의미하며, 고밀도, 고집적 인쇄 회로 기판을 제공할 수 있어 경박단소화 경향에 따라 많은 전자제품이 이용되는 인쇄 회로 기판이다.
다층 인쇄 회로 기판은 도 1에 도시된 바와 같이, 층간 도체간에 부도체로 인하여 단절되어 있어 인쇄 회로 기판에 관통홀(속칭 Through-hole, Via-hole 이라 함.)을 형성한 후 상기 관통홀의 내벽을 구리 등의 전도성 물질로 도금하여 층간 도체를 전기적으로 연결되는 공정이 필수적이다.
종래 관통홀의 내벽의 층간 전기 도금을 위한 기술로써, Pd(팔라듐) 촉매를 사용하는 무전해 도금 방법과 전도성 물질을 사용하여 관통홀에 노출된 부도체 내벽에 직접 전기 도금 하는 방법이 있다.
팔라듐 촉매를 이용한 무전해 도금 방법에 관한 기술(이하 종래 기술 1이라 함.)은 전처리 공정, 주석 팔라듐 촉매 코팅 공정, 액셀러레이터 공정, 무전해 화학동을 통한 구리 코팅 공정, 전기 도금 전의 수세 공정 등으로 이루어진다.
하지만 상기 종래 기술 1에 사용되는 무전해 화학동은 긴 처리시간, 복잡한 화합물, 민감한 무전해 화학동 약품의 특성 등으로 인하여 생산성이 낮을 뿐만 아니라, 팔라듐과 구리의 후처리 비용이 매우 고가인 문제점이 있다.
상기 종래 기술 1의 문제점을 해결하기 위한 전도성 물질을 이용한 기술은 전도성 고분자를 이용하는 방법과, 카본 블랙이나 그라파이트 분산액을 사용하는 방법이 있다.
전도성 고분자를 이용하여 관통홀 내벽에 전도성을 부여하는 방법은 일본공개특허 제1995-321461호(1995.12.08. 이하 종래 기술 2라 함)가 있는데,
상기 종래 기술 2는 전도성 고분자를 이용하여 관통홀 내벽에 전도성을 부여한 후 전기 도금을 하여 층간 도체간에 전기적으로 연결시키는 기술에 관한 것이다.
그러나 상기 종래 기술 2는 전도성 고분자를 통해 충분한 전기전도성을 확보하기 어렵고, 또한 관통홀 내벽에 균일한 도포가 이루어지지 않아 관통홀 내벽에 보이드가 발생되어 단락을 일으키는 문제점이 있다.
그리고 카본 블랙이나 그라파이트 등의 분산액을 사용하여 관통홀 내벽에 전도성을 부여하는 기술(이하 종래기술 3이라 함.)이 있는데,
상기 종래 기술 3은 도 1에 도시된 바와 같이, 분산된 탄소 입자에 음이온성을 주고, 관통홀로 노출되는 부도체층에 양이온성을 주어 음이온 탄소 입자를 코팅(도 1의 [b] 참고)하여 전도성을 보장함으로써, 전기 도금이 이루어지도록 한 기술에 관한 것이다.
그러나 종래 기술 3은 음이온 탄소 입자 코팅 시 양이온성을 띄는 도체 표면에도 음이온 탄소 입자가 동일하게 코팅되어 전기 도금 시 방해 요소로 작용하여 전기 도금이 완전하게 이루어지지 않는 문제점이 있다.
또한 상기 종래 기술 3은 부도체 표면을 양이온화 시킬 때 부도체 표면이 약한 음이온성을 띄므로 양이온화 공정에 따른 효과가 미비하여, 종국적으로 전도성 음이온 탄소가 부도체 표면에 코팅되는 양이 줄어들어 안정된 전도성 확보를 보장할 수 없어 최후 공정인 전기 도금 공정에서 도금 불량이 발생한 위험이 많은 문제점이 있다.
이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위해 안출된 것으로,
관통홀을 갖는 다층 인쇄 회로 기판의 제조 공정 중 전도성 음이온 탄소가 관통홀의 부도체 표면에 더욱 안정되고 빠르게 코팅됨으로써, 전기 도금 작업에서 발생하는 불량을 줄일 수 있도록 관통홀을 양이온화 시키는 공정 이전에 관통홀을 음이온화 시키는 공정이 이루어지도록 한 다층 인쇄 회로 기판의 제조방법을 제공하는 것을 목적으로 한다.
또 본 발명은 상기 관통홀을 음이온화 시키는 공정이 원활하게 이루어지도록 기판을 나노 발생기를 이용하여 용존 오존량을 증가시킨 나노 버블을 포함하는 용액에 투입하는 공정을 포함하여 이루어지는 다층 인쇄 회로 기판의 제조방법을 제공하는 것을 목적으로 한다.
이어서 본 발명은 부도체 표면의 음이온화의 효율이 높아지도록 상기 나노 버블을 포함하는 용액이 5 내지 10ppm의 오존 농도를 갖고, 오존의 양은 오존의 양은 20g/㎥~30g/㎥로 이루어지는 다층 인쇄 회로 기판의 제조방법을 제공하는 것을 목적으로 한다.
그리고 본 발명은 기판의 관통홀을 음이온화시키는 공정에서 용액의 침투가 원활하게 이루어져 음이온화 효율이 증대되도록 상기 기판을 용존 오존량이 증가된 용액에 수직 방식으로 침지시키며, 처리 시간은 10초~30초로 이루어지는 단계를 포함하고, 양이온화 공정에 있어서 양이온성 계면활성제가 사용되는 다층 인쇄 회로 기판의 제조방법을 제공하는 것을 목적으로 한다.
또 본 발명은 전도성 음이온 탄소 코팅 이후 코팅액의 용매인 물로 인하여 전기 도금 단계에서 불량이 발생하지 않도록 탄소 코팅 이후에 수분을 제거하기 위한 드라이 공정을 포함하여 이루어진 다층 인쇄 회로 기판의 제조방법을 제공하는 것을 목적으로 한다.
한편 본 발명은 관통홀을 갖는 다층 인쇄 회로 기판의 제조 공정 중 에칭 공정에 사용되는 과산화수소의 사용량을 줄이면서도 균일한 에칭량 확보 및 제조 안정성을 보장할 수 있도록 에칭 공정에 사용되는 용액으로써, 1 내지 3 중량%의 황산과, 1 내지 3 중량%의 과산화수소와, 1 내지 3 중량%의 안정제와, 0.1 내지 1 중량%의 계면활성제와, 0.005내지 0.05중량%의 착화제 및 잔량의 물이 혼합되어 이루어지는 다층 인쇄 회로 기판의 제조방법을 제공하는 것을 목적으로 한다.
또 본 발명은 액상 탄소 분산 방식을 통해 탄소 코팅이 안정적이고 균일하게 이루어지도록 하나 이상의 전도성 탄소와 하나 이상의 계면 활성제 및 액상 분산 중간체의 혼합물로 이루어진 용액을 이용하여 탄소 코팅 공정이 실시되는 다층 인쇄 회로 기판의 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 다층 인쇄 회로 기판의 제조방법은
A) 관통홀을 갖는 다층 인쇄 회로 기판을 준비하는 단계;
B) 상기 관통홀의 부도체 표면을 양이온화시키는 단계;
C) 상기 관통홀을 전도성 음이온 탄소로 코팅하는 단계;
D) 상기 관통홀의 도체 표면에 코팅된 전도성 음이온 탄소를 제거하기 위하여 마이크로 에칭 공정을 실시하는 단계; 및
E) 상기 관통홀을 전기 도금하여 층간 도체를 전기적으로 연결하는 단계;를 포함하여 이루어지되,
상기 B) 단계는 관통홀의 부도체 표면을 양이온화시키는 공정 이전에, 부도체 표면을 음이온화 시키는 공정을 포함하여 이루어지는 것을 특징으로 한다.
또 본 발명에 따른 다층 인쇄 회로 기판의 제조방법에서 상기 B) 단계의 음이온화 공정은 상기 기판을 나노 버블을 포함하는 용액에 투입하여 이루어지는 것을 특징으로 한다.
그리고 본 발명에 따른 다층 인쇄 회로 기판의 제조방법에서 상기 나노 버블을 포함하는 용액은 나노 발생기를 이용하여 용존 오존량을 증가시킨 용액인 것을 특징으로 한다.
이어서 본 발명에 따른 다층 인쇄 회로 기판의 제조방법에서 상기 B) 단계의 용존 오존량을 증가시킨 용액은 5~10ppm의 오존 농도를 갖고, 오존의 양은 20g/㎥~30g/㎥로 이루어지는 것을 특징으로 한다.
나아가 본 발명에 따른 다층 인쇄 회로 기판의 제조방법에서 상기 B) 단계는 상기 기판을 용존 오존량이 증가된 용액에 수직 방식으로 침지시키며, 처리 시간은 10초~30초로 이루어지는 것을 특징으로 한다.
한편 본 발명에 따른 다층 인쇄 회로 기판의 제조방법에서 상기 B) 단계의 양이온화 공정은 양이온성 계면활성제가 포함된 용액에 투입하여 이루어지는 것을 특징으로 한다.
또 본 발명에 따른 다층 인쇄 회로 기판의 제조방법에서 상기 C) 단계는 코팅된 음이온 탄소로부터 수분을 제거하기 위한 드라이 공정을 더 포함하여 이루어지는 것을 특징으로 한다.
다음 본 발명에 따른 다층 인쇄 회로 기판의 제조방법에서 상기 A) 단계는 프리 에칭 공정을 포함하고, 상기 프리 에칭 공정에 사용되는 용액은 0.5~10중량%의 과산화수소와, 0.5~10중량%의 황산과, 0.5~10중량%의 저해제 및 85~95중량%의 물이 혼합되어 구성되는 것을 특징으로 한다.
그리고 본 발명에 따른 다층 인쇄 회로 기판의 제조방법에서 기 C) 단계는 액상 탄소 분산 방식으로 이루어지며, 상기 액상 탄소 분산 방식의 탄소 분산 용액에 첨가되는 탄소 입자의 지름은0.05㎛~3.0㎛의 크기를 갖는 것을 특징으로 한다.
또한 본 발명에 따른 다층 인쇄 회로 기판의 제조방법에서 상기 C) 단계의 액상 탄소 분산 방식에 사용되는 용액은 물과, 전도성 탄소와 하나 이상의 계면활성제 및 액상 분산 중간체의 혼합물로 이루어지는 것을 특징으로 한다.
본 발명에 따른 다층 인쇄 회로 기판의 제조방법은 전도성 음이온 탄소 코팅을 위하여 관통홀을 양이온화 시키는 공정 이전에 음이온화시키는 공정을 포함하여 이루어짐으로써, 관통홀의 부도체 표면의 양이온화 효율이 증대되므로 전도성 음이온 탄소 코팅을 통한 전도성 확보에 유리하며, 따라서 전기 도금 효율을 증대시켜 보이드 또는 접힙 불량 등을 방지할 수 있다.
또 본 발명에 따른 다층 인쇄 회로 기판의 제조방법은 별도의 약품을 사용하지 않으면서도 관통홀의 음이온화가 가능하므로 약품 사용에 따른 환경오염을 방지하고, 제조 안정성을 확보하여 양질의 다층 인쇄 회로 기판을 제공할 수 있다.
또한 본 발명에 따른 다층 인쇄 회로 기판의 제조방법은 미세한 크기의 관통홀 도금에 적합하며, 특히 전기 도금을 위한 전도성 음이온 탄소 코팅 공정 효율을 높임과 동시에, 도체 표면에 남는 전도성 음이온 탄소 잔사를 완벽하게 제거할 수 있어, 탄소 잔사에 의한 보이드 불량 등을 방지할 수 있다.
나아가 본 발명에 따른 다층 인쇄 회로 기판의 제조방법은 음이온 탄소 코팅 횟수 감소에 따른 제조 공정을 단축할 수 있으며, 음이온 탄소 입자 코팅 횟수를 줄여 생산 시간의 감소로 인한 생산성 향상과 사용 약품의 절감으로 인한 생산 비용 절감 효과를 기대할 수 있다.
도 1은 종래 다층 인쇄 회로 기판의 전기 도금 공정을 개략적으로 설명한 개념도.
도 2는 본 발명에 따른 다층 인쇄 회로 기판의 제조방법의 전기 도금 공정을 개략적으로 설명한 개념도.
도 3 내지 도 5은 본 발명에 따른 다층 인쇄 회로 기판의 제조방법을 설명하기 위한 실험 결과도들.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 구현예(態樣, aspect)(또는 실시예)들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면에서 동일한 참조부호, 특히 십의 자리 및 일의 자리 수, 또는 십의 자리, 일의 자리 및 알파벳이 동일한 참조부호는 동일 또는 유사한 기능을 갖는 부재를 나타내고, 특별한 언급이 없을 경우 도면의 각 참조부호가 지칭하는 부재는 이러한 기준에 준하는 부재로 파악하면 된다.
또 각 도면에서 구성요소들은 이해의 편의 등을 고려하여 크기나 두께를 과장되게 크거나(또는 두껍게) 작게(또는 얇게) 표현하거나, 단순화하여 표현하고 있으나 이에 의하여 본 발명의 보호범위가 제한적으로 해석되어서는 안 된다.
본 명세서에서 사용한 용어는 단지 특정한 구현예(태양, 態樣, aspect)(또는 실시예)를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, ~포함하다~ 또는 ~이루어진다~ 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
본 명세서에서 기재한 ~제1~, ~제2~ 등은 서로 다른 구성 요소들임을 구분하기 위해서 지칭할 것일 뿐, 제조된 순서에 구애받지 않는 것이며, 발명의 상세한 설명과 청구범위에서 그 명칭이 일치하지 않을 수 있다.
본 발명에 따른 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법을 설명함에 있어 편의를 위하여 엄밀하지 않은 대략의 방향 기준을 도 2를 참고하여 특정하면, 중력이 작용하는 방향을 하측으로 하여, 보이는 방향 그대로 상하좌우를 정한다.
특히 도 2에서 최상, 최하측 도체가 노출되는 방향을 외측으로 하여 그 반대 방향을 내측으로 정하고 설명에 따라 내측과 외측, 상측과 하측을 혼용하여 사용하고, 다른 도면과 관련된 발명의 상세한 설명 및 청구범위에서도 다른 특별한 언급이 없는 한 이 기준에 따라 방향을 특정하여 기술한다.
우선 본 발명에 의하여 제조되는 다층 인쇄 회로 기판은 도 2에 도시된 바와 같이, 다수의 부도체(2)와 도체(1)가 교차 적층되어 이루어진 기판(10)으로써, 특히 도체(1)가 네 개층 이상으로 이루어진다.
통상적으로 도체(1)가 네 개층 이상으로 이루어진 다층 인쇄 회로 기판 특히, 얇은 두께를 갖는 다층 연성 인쇄 회로 기판(FPCB)의 제조에 본 발명이 적용되는 것이 효과적이나, 경우에 따라 도체(1)가 두개 층으로만 이루어진 양면 인쇄 회로 기판(10)의 개념도 다층 인쇄 회로 기판(10)에 포함되는 개념이다.
상기 도체(1)로는 전도성을 갖는 니켈, 금, 팔라듐, 은과 같은 금속 재질이 사용될 수 있고, 대표적으로 구리가 사용되며, 이하에서는 설명의 편의를 위하여 도체(1)로써 구리로 대표하여 설명하도록 한다.
그리고 상기 부도체(2)로는 유리, 합성수지 등 비전도성의 비금속 물질이 사용될 수 있고, 대표적으로 레진(Resin)이 사용되며, 이하에서는 설명의 편의를 위하여 부도체(2)로써 레진층으로 대표하여 설명한다.
상기 다층 인쇄 회로 기판(10)은 부도체(2)에 의하여 도체(1)간에 연결이 단절되어 있으므로 고밀도 집적 회로를 형성하기 위하여 본체를 관통하는 관통홀(3)이 구비되어 있다.
상기 관통홀(3)은 상, 하부가 모두 천공된 스루홀(through hole; 완전 관통홀(3)) 또는 일부만이 천공된 비아홀(via hole; 반 관통홀(3))을 포함하는 개념이다. 상기 관통홀(3)을 형성하는 방법으로서는 드릴링 가공 방식, 레이저 가공 방식 등이 고려될 수 있다.
우선 도 2에 도시된 바와 같이, 본 발명에 따른 다층 인쇄 회로 기판의 제조방법은 크게
A) 관통홀을 갖는 다층 인쇄 회로 기판을 준비하는 단계;
B) 상기 관통홀의 부도체 표면을 양이온화시키는 단계;
C) 상기 관통홀을 전도성 음이온 탄소로 코팅하는 단계;
D) 상기 관통홀의 도체 표면에 코팅된 전도성 음이온 탄소를 제거하기 위하여 마이크로 에칭 공정을 실시하는 단계; 및
E) 상기 관통홀을 전기 도금하여 층간 도체를 전기적으로 연결하는 단계;를 포함하여 이루어진다.
상기 A) 단계는 기판(10)을 전기 도금하기 위하여 전기 도금하기 전에 실시되는 모든 공정을 포함하는 개념으로써, 통상적으로 기판(10)의 1차 세정 공정, 프리 에칭 공정 등을 포함한다.
상기 1차 세정 공정은 준비된 기판(10)의 이물질을 제거하는 공정으로써, 물 또는 약품 등을 이용하여 세수시키는 작업과, 관통홀(3) 형성 시 부도체(2)층의 일부가 도체(1)층에 부착된 잔재를 제거하는 작업(de-smear; 디스미어 작업) 등을 포함한다.
상기 프리 에칭 공정은 후술하는 음이온성 탄소 코팅 단계에서 탄소의 밀착력을 향상시키고, 에칭을 통해 미세 이물질을 제거하기 위한 공정이다. 상기 프리 에칭 공정에 관한 상세한 설명은 마이크로 에칭 공정과 함께 후에 상세히 설명한다.
다음 본 발명은 상기 B) 단계에서 관통홀을 양이온화 시키는 공정 이전에 관통홀을 음이온화 시키는 공정을 포함하여 이루어진다.
본 발명은 상기 음이온화 공정을 위하여 상기 기판을 나노 버블을 포함하는 용액에 투입하는 공정을 포함하여 이루어지도록 함으로써, 관통홀의 부도체 표면을 강한 음이온성을 띄게 한 후 후술하는 양이온화 공정을 통해 부도체 표면이 강한 양이온성을 갖도록 하여 전도성 음이온 탄소 코팅 효율이 증대되도록 하였다.
따라서 본 발명은 후술하는 전도성 음이온 탄소 코팅 단계에서 부도체 표면에 전도성 음이온 탄소가 과량으로 코팅되도록 함으로써, 코팅 횟수를 줄이고, 전기 도금에 적합한 안정적인 전도도를 보장할 수 있다.
상기 B) 단계에서 관통홀의 부도체 표면을 음이온화 시키기 위하여 다양한 방식이 고려될 수 있는데, 본 발명은 오존을 이용하여 부도체 표면을 산화시켜 음이온화 되도록 하였다.
우선, 상기 나노 버블을 포함하는 용액은 나노버블 발생기를 사용하여 제작된다. 나노버블 발생기는 특정 용액 내에 입자 사이즈 10nm~50nm의 나노 버블을 만들어 내어 용존 기체량을 5~80배까지 증가시키고, 기체의 유지시간을 증가시키는 장치이다.
이때 상기 용액에 포함된 오존은 산화력이 강하여 부도체 층을 산화시키는데, 예를 들어 부도체가 레진층 즉, 폴리이미드와 에폭시가 사용되었을 경우, 오존은 부도체의 폴리이미드와 에폭시 표면 위를 산화시켜 산소 작용기인 알콜기나 케톤기를 생성하고, 이렇게 생성된 음이온 산소 작용기층은 음이온성을 띄기 때문에 후술하는 양이온화 공정을 거치게 되면 부도체 표면과 양이온화 공정에 사용되는 양이온성 계면활성제가 서로 상반되는 전하를 띄게 되어 양이온성 계면 활성제의 코팅량을 증가시킬 수 있다.
따라서 본 발명은 관통홀의 부도체 표면을 1차 음이온화 시킨 후에 양이온화 공정을 진행함으로써, 음이온성을 띄지 않던 부도체 표면보다 상대적으로 많은 양이온성 계면활성제가 부도체 표면에 코팅되므로 후술하는 C) 단계에서 상대적으로 더 많은 전도성 음이온 탄소 입자가 코팅되어 전기 전도도 확보에 유리하다.
상기 음이온화 공정에 이용되는 용액 중 사용되는 물은 탈이온수(Deionized water)가 사용되는 것이 바람직하다.
한편 오존은 산화력이 강하여 금속 물질을 산화시키는데, 예를 들어 도체(1)로써 구리가 사용되었을 경우 오존은 도체(1) 구리 표면 위를 산화시켜 얇은 산화구리를 생성하고, 상기 산화구리막은 음이온성을 띄기 때문에 상기 B) 단계에서 전도성 음이온 탄소 입자로 코팅하게 되면, 도체(1) 표면과 탄소 입자가 같은 음이온성을 띄게 되어 탄소 입자의 코팅량을 줄일 수 있다.
또 본 발명은 나노버블 발생기에 투입되는 기체를 오존으로 하여 용액의 용존 오존량을 증대시킨다. 상기 B) 단계의 용액에 포함된 오존 농도는 5~10ppm이 바람직하며, 이때 공급되는 오존의 양은 20g/㎥~30g/㎥가 바람직하다.
산화막층(4) 형성 공정의 처리 온도는 20도~30℃가 바람직하고, 용액에 기판(10)을 수직 방식으로 침지시켜 처리하며, 처리 시간은 10초~30초 동안 이루어진다.
다음 본 발명의 B) 단계는 상기 기판(10)을 2차 세정하면서 부도체(2) 표면을 양이온화 시키는 공정을 포함한다.
상기 B) 단계의 2차 세정 및 양이온화 공정은 상기 A) 단계의 1차 세정 공정과 마찬가지로 물 또는 약품 또는 이들 모두를 사용하여 이루어질 수 있는데, 보다 바람직하게는 물에 세정 효과를 갖는 약품을 5%의 농도로 혼합한 클리너 용액이 사용된다. 상기 클리너 용액은 상기 약품으로써 양이온성 계면활성제가 사용되는 것이 바람직하다.
상기 클리너 용액을 통한 세정 공정은 기판(10)의 도체(1) 및 부도체(2) 표면에 부착될 수 있는 불순물을 제거하여 후술하는 C) 단계의 전도성 음이온 탄소 코팅 공정이 원활하게 이루어지도록 함과 동시에, 음이온성을 띄는 부도체(2)층, 즉 관통홀(3) 내벽으로 노출된 레진층 표면이 플러스전하, 즉 양이온성을 띄도록 하여 상기 B) 단계에서 부도체(2) 표면에 전도성 음이온 탄소 입자가 더욱 완전하게 코팅되도록 하는 촉매제로써 기능하도록 한다.
상기 양이온성 계면활성제는 비금속 재질의 부도체(2)에만 반응하고, 상기 도체(1) 표면에 코팅된 음이온성 산화막층(4)에 반응하지 않는다.
상기 클리너 용액을 통한 양이온화 공정을 보다 구체적으로 설명하면 다음과 같다. 우선 상기 기판(10)을 물과 클리너 약품(계면 활성제)의 혼합 용액을 통해 2차 세정한다.
상기 클리너 약품(계면 활성제)의 일례로써, 미국 뉴저지의 웨스트 페이터슨에 위치한 Olin Hunt Specialty Products Inc.에서 시판되고 있는 BH@cleaner가 사용될 수 있으며, 이 용액이 양이온성을 띄어 부도체(2) 표면을 양이온화 시키는 것은 상술한 바와 같다.
다음으로 상기 기판(10)을 세정하고 남은 클리너 용액을 제거한 후(물로 세정) 관통홀(3) 내벽으로 노출된 부도체(2) 표면을 더욱 양이온화 시켜 전도성 음이온 탄소 입자가 부도체(2) 표면에 더욱 완전하게 코팅될 수 있도록 추가 양이온화 공정을 실시한다.
상기 추가 양이온화 공정은 다양한 약품과 물의 혼합 용액을 사용할 수 있는데, 대표적으로 상기 BH@cleaner의 동일 회사에서 시판되고 있는 BH@stater와 물의 혼합 용액과, BH@conditioner와 물의 혼합 용액이 사용될 수 있다.
상기 BH@stater와 물의 혼합 용액을 이용하여 상기 기판(10)을 1차 처리한 후, BH@conditioner와 물의 혼합 용액을 이용하여 상기 기판(10)을 2차 처리한 다음, 다시 BH@stater와 물의 혼합 용액을 이용하여 상기 기판(10)을 3차 처리하여, 부도체(2) 표면을 완전하게 양이온화시켜 전도성 음이온 탄소 입자가 부도체(2) 표면에 더욱 완전하게 코팅되어 고정되도록 함으로써, 전기 도금 시 보이드 불량 또는 도금 접힘 불량 등을 방지할 수 있다.
이어서 본 발명은 준비된 다층 인쇄 회로 기판(10)을 전도성 음이온 탄소로 코팅하여 관통홀(3) 내벽에 전도성을 부여하는 C) 단계를 포함한다.
상기 C) 단계의 탄소 코팅 공정은 액상 탄소 분산 방식이 이용되는 것이 바람직하다. 이 액상 탄소 분산 방식의 탄소 코팅액은 카본 블랙(carbon black; CB)과 탄소 나노튜브(carbon nanotube; CNT)의 혼합물을 포함한다. 이때 상기 탄소 나노 튜브의 혼합물은 용매로써 물이 이용된다.
상기 탄소 코팅액을 이용한 탄소 코팅 방식은 화학적 분산 방식 또는 스프레이 분산 방식이 고려될 수 있는데, 인쇄 회로 기판(10)의 특성 상 스프레이 분산 방식이 보다 바람직하다.
우선 기판(10)의 레진층에 전도성을 부여하기 위한 탄소 입자로 사용되는 카본 블랙은 무정형의 입자로 다공성이며, 표면적이 45~1100g/㎡이고, 0.01~0.05㎛의 크기를 갖는다. 상기 카본 블랙은 케천 블랙(ketjen black)과 하이블랙이 사용되며, 대표적으로 대한민국 OCI, 평화 약품, 에보닉 카본 블랙 코리아에서 제조하여 판매되는 카본 블랙을 사용할 수 있다.
상기 탄소 나노튜브는 원통형의 구조를 가지고 있기 때문에 방향성이 있어, 표면에서 전기 전도도가 좋으며, 일방향의 방향성을 가지기 때문에 두 물질 사이의 연결에 적합하다.
본 발명의 탄소 코팅액은 카본 블랙과 탄소 나노튜브의 혼합물로써 탄소 코팅층이 형성되므로 탄소 나노튜브가 카본 블랙과 그물처럼 연결되어질 때 전기 전도도의 향상 효과가 매우 뛰어나다.
상기 탄소 나노튜브는 길이가 15~25㎛, 지름이 0.2~0.5㎛가 바람직하며, 밀도는 0.01g/㎤이다. 상기 탄소 나노튜브는 다중벽 탄소 나노튜브(multi-walled carbon nanotube; MWCNT)가 사용되는 것이 바람직하며, 경우에 따라 단일벽 탄소 나노튜브(single-walled carbon nanotube; SWCNT)가 사용될 수 있다.
상기 탄소 나노튜브는 대한민국 한화 나노케미칼, 카본 나노텍 등에서 판매하고 있는 카본 나노 튜브를 사용할 수 있다.
상기 C) 단계에서 상기 전도성 음이온 탄소 코팅액의 온도는 약 15~35℃이고, 보다 바람직하게는 20~30℃로 이루어진다. 상기 B) 단계의 코팅 시간은 15초~10분이며, 보다 바람직하게는 30초~5분 동안 진행된다.
이어서 상기 C) 단계에 사용되는 본 발명의 탄소 코팅액은 탄소 입자의 수용성 혼합물로써, 상기 카본 블랙과 상기 탄소 나노튜브의 조성비는 카본 블랙 100중량부에 대하여 탄소 나토튜브 1~30중량부가 혼합되어 사용될 수 있으며, 코팅액 제조 시 탄소 응집물의 발생을 방지할 수 있도록 카본 블랙 100중량부에 대하여 탄소 나노튜브 5~20중량부가 혼합되어 사용되는 것이 바람직하다. 이때 용매인 물은 상기 카본 블랙 1중량부에 대하여 45~55중량부가 혼합되는 것이 바람직하다.
상기 탄소 나노튜브가 5중량부 이하로 사용할 경우 카본 블랙과의 결합이 원활하게 이루어지지 않아 탄소 침전물이 발행하기 쉽고, 20중량부 이상으로 사용할 경우 전기 전도도의 향상 효과가 없으며, 이에 관련해서는 후에 상세히 설명한다.
또한 본 발명의 탄소 코팅액은 상기 카본 블랙과 탄소 나노튜브의 혼합물에 결합제와, 음이온 부여제 및 완충제가 더 혼합되어 구성되며 관통홀의 직경에 따라 하나 이상의 계면활성제가 더 첨가되어 혼합될 수 있다.
이때 카본 블랙과 상기 탄소 나노튜브의 혼합물은 카본 블랙 100중량부에 대하여 5~20중량부의 탄소 나노 튜브와, 5~15 중량부의 음이온 부여제와, 5~10 중량부의 결합제와, 5~10 중량부의 완충제와, 10~20 중량부의 계면활성제 및 물이 혼합되어 이루어진다. 이때 용매인 물은 상기 카본 블랙 1 중량부에 대하여 45~55중량부가 혼합되는 것이 바람직하다.
상기 결합제는 카본 블랙과 탄소 나노튜브의 탄소 입자를 상호 결합시키기 위한 수용성 결합제로써, 전기 도금 시에 전도성을 이루는 비전도성 부도체 표면에 분산된 탄소입자의 부착을 보조한다.
본 발명의 결합제는 탄소 입자에 부착할 수 있고, 음이온성 분산제를 수용할 수 있는 천연 또는 합성 중합체, 중합성 단량체 또는 기타 점착성의 고체물질 또는 이들에 의한 전구물질(前驅物質)이 사용될 수 있다.
예를 들어 상기 결합제로 단당류 및 다당류와 음이온성 중합체에서 선택한 수용성 또는 수분산성 물질이 사용될 수 있으며, 다당류 탄수화물을 포함하여 이루어질 수 있다. 그리고 상기 결합제는 25~800cps 범위내의 점착도를 갖는 것이 바람직하다.
본 발명의 탄소 코팅액에 사용되는 결합제로써, 미합중국 펜실베니아주의 필라델피아에 위치한 롬 앤드 하스 컴퍼니에서 제조하여 판매되고 있는 ACRYSOL, 루이스빌리와, 보던 패키징 앤드 인더스트리얼 프로덕츠에서 제조하여 판매되고 있는 DURITE AL-5801a가 사용될 수 있으며 상기 결합제의 주성분으로 폴리에틸렌 글라이콜, 폴리염화비닐, 폴리비닐 에스테르, 폴리초산비닐이 사용된다.
이어서 본 발명의 탄소 코팅액에 첨가되는 음이온 부여제는 탄소 입자와 부도체(2)의 비전도성 표면을 연결시키기 위한 것으로, 음이온 부여제를 통해 약한 음이온성의 탄소 입자를 강한 음이온성을 갖도록 하고, 후술하는 부도체(2)의 표면을 양이온화 시키면, 탄소 코팅층의 생성이 더욱 쉽고 빠르게 진행될 수 있다.
상기 음이온 부여제는 대한민국 케이비켐에서 판매하고 있는 CELQUEST-727S, CELANON-A35G, CELTEX-F530, CECLE-MC75, CECLE-MC65KN-HA65C, KD-DF180, CELQUEST-206 등을 사용할 수 있다.
다음 본 발명의 탄소 코팅액에 더 첨가되는 완충제는 상기 C) 단계에서 일어날 수 있는 pH의 변화를 억제하거나 최소화하는 작용을 하는 것으로써, pH 범위를 일정하게 유지시켜 탄소 코팅액이 판에서 판으로의 재생을 증대시키며, 완충제 성분의 노르말 농도를 측정하고 조절함으로써 상기 B) 단계에서의 탄소 코팅 제어를 일정하게 유지할 수 있다.
상기 완충제는 pH 9~12, 바람직하게는pH 9.5~11.5, 보다 바람직하게는 pH 10.5~11.0의 범위를 갖는 완충제를 사용할 수 있다.
한편 본 발명의 탄소 코팅액은 선택적으로 계면활성제를 더 선택하여 조성될 수 있다.
상기 계면활성제는 탄소 코팅액이 관통홀로 자유롭게 침투하여 부도체(2)의 표면에 탄소 코팅층 형성을 용이하게 하여 탄소 코팅을 통한 전도성 부여가 쉽게 이루어지도록 표면 장력을 감소시키며, 탄소 입자가 용매에 분산이 이루어지도록 하고, 그리고 부도체 표면을 습윤(濕潤)시키는 기능을 한다.
다층 인쇄 회로 기판의 관통홀은 통상적으로 0.05~5mm의 직경을 갖는바, 4~5mm의 직경을 갖는 관통홀에서는 계면활성제가 필요 없으나, 4mm 이하의 직경을 갖는 관통홀에 탄소 코팅을 시행하기 위해서는 계면활성제가 첨가되는 것이 바람직하다.
또한 본 발명의 탄소 코팅액은 2개의 도체층을 갖는 양면 인쇄 회로 기판과, 다수의(예를 들어 24개) 도체층을 갖는 다층 인쇄 회로 기판 모두에 적용될 수 있는 것으로 탄소 코팅액이 모든 관통홀에 원활하게 침투하여 탄소 코팅이 이루어지도록 소정량의 계면활성제가 더 첨가되어 조성되는 것이 더욱 바람직하다.
상기 계면활성제는 비이온성 계면활성제가 사용될 수 있으며, 미합중국 펜실베니아주 필라델피아에 위치한 롬 앤드 하스에서 판매하고 있는 TritonX-100, 850, 960 또는 미합중국 미네소타주 세이트에 위치하는 미네소타 마이닝 앤드 매뉴팩쳐링 컴퍼니에서 판매하고 있는 FLUORADㄾFC-120,FC-129,FC-135,FC-430,FC-431 또는 일본 준세이 케미칼사에서 판매하고 있는 SDS 또는 미국 사이텍사에서 판매하고 있는 OT-75 등이 사용될 수 있다.
도 3은 본 발명의 제조방법에 따른 탄소 코팅 효과를 확인하기 위한 실험의 결과도로써, 도 3a는 본 발명에 따른 제조방법을 거친 다층 인쇄 회로 기판의 실험 결과도이고, 도 3b는 종래의 제조방법을 거친 다층 인쇄 회로 기판의 실험 결과도이다. 본 발명의 출원인은 실험을 통하여 상기 음이온화 공정을 거친 다음 양이온화 공정을 거친 기판에 전도성 음이온 탄소의 코팅량이 증가되는 것을 확인하였다.
실시예 1
나노버블발생기와 오존 발생기는 한국이엠비 기술 주식회사의 KET-2000와 KOT-30을 사용한다. 발생 조건은 순수에 오존량 5g/m3으로 맞추어 나노버블을 생성하고, 용존 오존량은 3ppm으로 5분 이상 지속한 뒤 처리한 다음, 이 용액에 양면 회로 기판과 4층 회로 기판을 투입하여 음이온화 시킨 다음 양이온화 공정을 거친 후 관통홀에 대하여 탄소 코팅 공정을 실시한다. 상기 실시예 1의 구체 공정은 하기 표와 같다.
Figure 112013119778887-pat00001
비교예 1.
상기 실시예 1과 달리 음이온화 공정을 거치지 않은 양면 인쇄 기판과 4층 회로 기판에 대하여 양이온화 공정을 거친 후 관통홀에 대하여 탄소 코팅 공정을 실시한다. 상기 비교예 1의 구체 공정은 하기 표와 같다.
Figure 112013119778887-pat00002
실험으로써, 상기 실시예 1과 상기 비교예 1의 시편들 각각에 대하여 탄소 고팅 이전에 전기 저항을 측정한다. 이후 탄소 코팅을 거친 후 후술하는 마이크로 에칭 공정을 동일 조건 하에서 거친 다음 후술하는 전기 도금 공정을 거쳐 전기도금의 유무를 확인한다. 결과의 정확성을 확인하기 위하여 상기 실시예 1과 비교예 1을 통해 준비되는 다층 인쇄 회로 기판으로써 양면 인쇄 회로 기판과 4층 인쇄 회로 기판 각각의 시편을 3개씩 준비하여 실험을 진행한다.
도 3a에 도시된 바와 같이, 본 발명에 따른 제조방법을 거친 시편들의 전기 저항도가 도 3b에 도시된 종래 제조방법을 거친 시편들의 전기 저항도보다 낮음을 확인할 수 있었다.
따라서 본 발명은 전도성 음이온 탄소 코팅 시 더욱 강한 양이온성을 띄는 부도체에 의하여 탄소 코팅량이 증가되면서 보다 높은 전기 전도성을 확보할 수 있으며, 따라서 전기 도금 시 불량 발생을 억제할 수 있다는 것을 확인할 수 있었다.
한편 본 발명의 탄소 코팅액은 상기한 조성 물질들이 용매인 물에 적당한 조성비로 혼합되어야만 탄소 응집물이 발생하지 않아 탄소 코팅이 원활하게 진행되며, 전기 전도도를 향상시킬 수 있다.
이에 본 발명의 탄소 코팅액은 2~3중량%의 카본 블랙과, 0.1~0.3중량%의 탄소 나노 튜브와, 0.2~0.3중량%의 계면활성제와, 0.1~0.2중량%의 음이온 부여제와, 0.1~0.2중량%의 결합제와, 0.1~0.2중량%의 완충제 및 잔량의 물이 혼합되어 이루어진다.
전기 전도도가 향상된 탄소 코팅액으로써, 조성물들의 함유량에 따른 전기 전도도를 확인하기 위하여 본 발명의 출원인은 하기와 같은 실험을 진행하였다.
도 4는 본 발명에 따른 탄소 코팅액의 효과를 확인하기 위한 실험의 결과도로써, 본 발명의 출원인은 상기 조성비를 갖는 탄소 코팅액을 사용하여 기판(10)을 탄소 코팅하였을 때 전기 전도도가 향상되는 것을 확인할 수 있었다.
실시예 2
입자 크기 0.04㎛의 카본 블랙에 탄소 나노튜브를 혼합한 수용액에 계면활성제와 물을 혼합하여 1차 교반한 다음, 1차 교반액에 탄산 칼륨과 중탄산 칼륨으로 구성되는 완충제를 첨가하여 교반하여 pH를 10~11 사이로 조절한 다음, 2차 교반액에 결합제와 음이온 부여제를 더 첨가하여 교반하여 탄소 코팅액을 조성한다.
상기 실시예 2에 따른 탄소 코팅액은 20g의 카본 블랙이 사용되며, 탄소 나노튜브, 완충제, 계면활성제, 음이온 부여제의 첨가량은 하기 표와 같이 달리하여 탄소 코팅액을 조성한다.
Figure 112013119778887-pat00003
이렇게 조성된 각각의 탄소 코팅액을 3일 동안 방치하여 용액에 탄소 침전물 유무를 판별하여 분산 정도를 측정하고, 탄소 코팅액을 강제로 증발시킨 다음 남은 탄소 응집물의 저항성을 측정하고, 입도 분석기를 사용하여 각 응집물의 입자 크기를 측정한다.
도 4의 ①, ②, ③에 도시된 바와 같이, 탄소 나노튜브가 0.1중량% 미만으로 혼합될 경우 전기 저항성이 증가하여 전기 전도도가 떨어지고, 0.3중량%를 초과하여 혼합될 경우 탄소 침전물이 발생하여 분산이 제대로 일루어지지 않아 탄소 코팅액으로써 사용되기 어려운 것을 확인할 수 있었다.
또 도 4의 ③, ④, ⑤에 도시된 바와 같이, 상기 결합제가 0.1중량% 미만으로 첨가될 경우 전기 저항성이 증가되어 전기 전도도가 저하되며, 0.2중량%를 초과하여 첨가될 경우 전기 저항성이 감소하지 않아 전기 전도도 향상에 효과가 없는 것을 확인할 수 있었다.
그리고 도 4의 ③, ⑥, ⑦에 도시된 바와 같이, 상기 음이온 부여제가 0.1중량% 미만으로 첨가될 경우 전기 저항성이 증가되어 전기 전도도가 저하되며, 0.2중량%를 초과하여 첨가될 경우 전기 저항성이 감소하지 않아 전기 전도도 향상에 효과가 없는 것을 확인할 수 있었다.
그밖에 본 발명의 출원인은 전기 전도도가 향상된 탄소 코팅액을 개발하기 위한 실험 중 탄소 코팅액 조성 시 카본 블랙이 2중량% 미만으로 혼합될 경우 전기 저항성이 높아져 전기 전도도가 떨어지며, 3중량%를 초과하여 혼합될 경우 탄소 침전물이 발생하여 탄소 입자의 분산이 제대로 이루어지지 않는 것을 확인하였다.
또한 다층 인쇄 회로 기판용 탄소 코팅액 조성 시 계면활성제가 0.2중량% 미만으로 첨가될 경우 탄소 침전물이 발생하여 탄소 입자의 분산이 제대로 이루어지지 않으며, 0.3중량%를 초과되어 첨가될 경우 탄소 입자의 분산 등에 영향을 미치지 않는 것을 확인하였다.
나아가 도 4의 ③에서 확인할 수 있는 바와 같이, 상술한 조성비로 탄소 코팅액이 조성될 경우 전기 저항이 낮을 뿐만 아니라, 전기 전도도가 향상된 탄소 응집물이 탄소 입자의 크기 역시 제일 작게 측정되어 보다 균일하고 얇은 탄소 코팅층 형성이 가능한 것을 확인하였다.
나아가 본 발명의 출원인은 실험을 통하여 종래 전기 전도로 확보를 위해 탄소 코팅 공정을 2회 이상 실시하는 경우에 비하여, 본 발명에 따른 제조방법을 거친 후 탄소 코팅을 진행할 경우 탄소 코팅 공정을 단 1회만 실시하여도 종래 탄소 코팅액보다 전기 전도도가 향상된 탄소 코팅층이 형성된 것을 확인하였다.
도 5는 본 발명에 따른 탄소 코팅액을 사용하여 1회 탄소 코팅 공정을 실시하여 전기 전도도가 향상됨을 확인하기 위한 실험의 결과도이다.
실시예 3
본 발명의 음이온화 공정 및 양이온화 공정을 거친 시편을 준비하고 실시예 2의 ③의 조건으로 조성된 탄소 코팅액을 사용하여 다층 인쇄 회로 기판을 코팅한다. 이때 실시예 3에서는 하기 표와 같이, 탄소 코팅 공정을 1회만 실시하며, 각 탄소 코팅 공정 전에 상술한 2차 세정 공정을 동일 조건하에서 각각 한 번만 실시하도록 한다.
그리고 상기 실시예 3을 거친 다층 인쇄 회로 기판의 관통홀에 대하여 전기 저항을 측정하여 전기 전도도를 확인한 다음, 후술하는 에칭 공정과, 전기 도금 공정을 동일 조건하에서 실시하여 관통홀에 전기 도금 상태를 확인한다. 결과의 정확성을 확인하기 위하여 상기 실시예 3을 통해 준비되는 다층 인쇄 회로 기판으로써 양면 인쇄 회로 기판과 4층 인쇄 회로 기판 각각의 시편을 3개씩 준비하여 실험을 진행한다.
Figure 112013119778887-pat00004
도 5에서 확인할 수 있는 바와 같이, 본 발명에 따른 제조방법을 따를 경우 탄소 코팅 공정을 1회만 실시하여도 종래의 제조방법에 따라 2회 탄소 코팅 공정을 실시하는 경우(도 3b 참고)보다 더욱 향상된 전기 전도도를 갖는 것을 확인할 수 있다.
따라서 본 발명은 탄소 코팅 공정을 1회만 실시하여도 180㏀ 이하의 낮은 전기 저항성을 확보할 수 있어 전기 전도도를 향상시킴과 동시에 다층 인쇄 회로 기판의 생산성 향상을 도모하고, 불필요한 약품 사용을 절감하여 제조 단가를 절감할 수 있다.
이어서 본 발명은 상기 C) 단계로써, 코팅된 전도성 음이온 탄소로부터 수분을 제거하기 위한 드라이 공정을 더 포함한다.
상기 드라이 공정은 상온에서 건조되는 방식 또는 진공을 이용한 건조 방식 또는 고온의 공기를 이용한 건조 방식이 고려될 수 있으며, 보다 바람직하게는 고온의 공기 건조 방식이 이용된다.
상기 고온의 공기 건조 방식은 5~45분 동안 실시되며, 공기의 온도는 75~120℃로 이루어지고, 보다 바람직하게는 80~98℃로 이루어진다.
상기 드라이 공정을 통해 관통홀(3) 내벽(3A) 표면, 보다 구체적으로는 관통홀(3) 내벽(3A)으로 노출된 부도체(2) 표면에 전도성 음이온 탄소가 완전하게 코팅된다.
이어서 본 발명은 상기 D) 단계로써 도 2의 [d]에 도시된 바와 같이, 상기 도체(1) 표면에 남은 전도성 음이온 탄소 입자(탄소층(5))를 제거하기 위한 마이크로 에칭 공정이 실시된다.
상기 마이크로 에칭 공정은 도체(1) 표면의 탄소층(5)에 대하여 가스 플라스마나 이온빔을 이용한 선택적 에칭 방식이 바람직하다.
이는 후술하는 E) 단계에서 전기 도금 시 전도성 음이온 탄소 입자로 인하여 관통홀(3) 내벽(3A)에 탄소층(5)이 형성됨으로써 도전성이 확보되어 부도체(2) 표면을 전기 도금이 가능하도록 하는 반면에, 상기 도체(1) 표면에 소량의 전도성 음이온 탄소 입자가 남았을 경우, 도체(1) 표면과 전기 도금층 사이의 밀착력을 약화시켜 다층 인쇄 회로 기판(10)의 보이드 불량 또는 도금층 접힘 불량 등을 유발하기 때문이다.
이에 상기 도체(1) 표면에서 탄소층(5)을 완전하게 제거하기 위하여 마이크로 에칭 용액이 이용된다. 상기 C) 단계의 마이크로 에칭 공정은 마이크로 에칭 용액을 기판(10)에 분사하는 스프레이 방식 또는 마이크로 에칭 용액에 기판(10)을 침지시키는 잠김 방식이 고려될 수 있다.
이때 상술한 A) 단계의 프리 에칭 공정과, 상기 D) 단계의 마이크로 에칭 공정에 사용되는 용액은 모두 황산과, 과산화수소와, 물 등의 혼합물이 사용된다.
황산은 구리 도체 층 에칭 반응 시 개시 역할을 하며, 과산화수소는 에칭 촉진 역할을 한다. 황산만을 사용한 구리 도체 에칭 공정은 Cu + H2SO4->CuSO4 + H2의 반응식을 갖는데, 수소기체가 만들어짐으로써 에칭 공정 시 위험하고 처리 시간이 느린 단점이 있다.
상기 공정에서 과산화수소를 혼합하여 사용하면 Cu + H2O2+H2SO4->CuSO4+2H2O의 반응식을 갖고, 이 과정에서 구리는 Cu + H2O2->CuO+H2O의 반응식을 갖는다. 그리고 생성된 과산화수소는 구리와 반응하여 산화구리가 생성되고, 산화구리가 황산과 반응하여 황산구리가 생성된다. 따라서 황산과 과산화수소를 혼합하여 에칭 공정을 실시할 때 위험성이 높은 수소 기체의 생성을 방지할 수 있으며, 처리 시간이 매우 빨라 전체적인 에칭 공정 시간을 단축하는 효과가 있다.
그런데 과산화수소의 사용량이 증가될 경우 처리 후 환경오염을 방지하기 위하여 후처리 공정이 필요하게 되고, 처리 반응 시 과산화수소의 불안정성으로 인하여 안정적이고 균일한 에칭을 보장되지 않는 문제점이 있다.
그러나 본 발명은 상기 나노 발생기를 이용한 오존이 함유된 용액에 기판을 투입하는 공정을 통해 과산화수소의 사용량을 줄여 과산화수소의 불안정성에 기인한 작업 안정성을 향상시킴과 동시에, 과산화수소의 사용량이 증가되는 경우와 동일하면도 균일한 에칭량을 확보할 수 있다.
상술한 바와 같이, 오존은 산화력이 강하여 금속 물질을 산화시키는데, 예를 들어 도체(1)로써 구리가 사용되었을 경우 오존은 도체(1) 구리 표면 위를 산화시켜 얇은 산화구리를 생성하고, 상기 산화구리막은 음이온성을 띄기 때문에 상기 B) 단계에서 전도성 음이온 탄소 입자로 코팅하게 되면, 도체(1) 표면과 탄소 입자가 같은 음이온성을 띄게 되어 탄소 입자의 코팅량을 줄일 수 있다.
도 6은 본 발명의 음이온화 공정에 의한 에칭 효과를 확인하기 위한 실험의 결과도로써, 도 6a는 실시예 4의 측정결과이고, 도 6b는 실시예 4의 측정결과이다. 본 발명의 출원인은 상기 음이온화 공정을 통해 과산화수소의 사용량을 줄이더라도 과산화수소의 사용량이 증가된 경우보다 에칭 효과가 높은 것을 확인할 수 있었다.
실시예 4
오존발생기와 연결된 나노 버블 발생기를 사용하여 오존 농도를 5ppm 이상의 용액을 제조한 다음, 구리시편을 상기 용액에 처리하여 음이온성 산화막층을 형성한 후 황산 1~5 중량%에 과산화수소 1 중량% 및 3 중량%를 각각 혼합한 후, 안정제 1 중량%를 첨가한 에칭용액에 침지시켜, 30초 동안 에칭 처리한 다음 에칭량을 측정한다.
비교예 4
상기 실시예 4의 음이온성 산화막층 형성 공정을 거치지 않은 구리시편을 상기 실시예 4와 동일한 에칭용액에 동일 시간동안 침지시켜 에칭량을 측정한다.
도 6b에 도시된 바와 같이, 상기 비교예 4에서 과산화수소 1 중량%를 사용하는 경우는 과산화수소 3중량%를 사용하는 경우에 비하여 에칭량이 적어 안정적인 에칭량을 확보하기 위해서 과산화수소의 사용량을 증가시킬 수밖에 없음을 확인할 수 있다.
이에 반하여 도 6a에 도시된 바와 같이, 실시예 4가 비교예 4에 비하여 동일한 과산화수소를 사용할 때 더 높은 에칭량을 갖는 것을 확인할 수 있으며, 나아가 실시예 4에서 과산화수소 1 중량%를 사용한 경우에 비교예 4에서 과산화수소 3 중량%를 사용한 경우와 에칭량에서 큰 차이를 보이지 않아 과산화수소의 사용량을 줄여도 안정적인 에칭량을 확보할 수 있음을 확인할 수 있다.
이어서 본 발명은 상기 A) 단계와 상기 C) 단계의 에칭 공정에 사용되는 용액으로써, 1 내지 3 중량%의 황산과, 1 내지 3 중량%의 과산화수소와, 1 내지 3 중량%의 안정제와, 0.1 내지 1 중량%의 계면활성제와, 0.005내지 0.05중량%의 착화제 및 잔량이 물이 혼합되어 이루어진다.
상기 안정제는 알킬아민(Alkyl Amine)이 사용되며, 알킬아민은 에칭 표면의 조도 향상에 기여하고, 자극성 유해가스의 발생을 억제하는 역할을 한다. 상기 알킬아민은 Monoethylamine(MEA), Monobuthylamine(MBA), Ethylene diamine(EDA), Triethylamine(TEA), Triethylenetetramine(TETA), Diethylenetriamine(TETA) 등이 사용될 수 있다.
그리고 상기 착화제는 구리 표면의 지속적인 에칭으로 인하여 용액 내 구리 이온의 농도가 높아지면서 약품의 안정성이 저하되어 구리 이온의 재석출이 일어나는 것을 방지하고, 고농도의 구리 이온에도 일정 수준의 약품 안정성을 확보할 수 있다. 상기 착화제로는 Ethylenediaminetetraacetic acid(EDTA), Diethylene triamine pentaacetic acid(DTPA), Nitrilotriacetic acid(NTA) 등이 사용될 수 있다.
그리고 상기 A) 단계와 상기 C) 단계의 에칭 공정에 사용되는 용액은 0.1 내지 2 중량%의 금속염과, 0.1 내지 1 중량%의 유기산이 더 첨가되어 이루어진다.
상기 금속염은 에칭 용액과 구리 표면과의 활성을 높이면서 에칭 개시 및 유지에 지속적인 역할을 한다. 상기 금속염으로는 3가의 철 화합물, Halogen Complexer 등이 사용되는 것이 바람직하다.
그리고 상기 유기산은 글리콜산, 피콜린산, 아세트산, 구연산, 젖산 등이 사용될 수 있으며, 에칭 처리 시 표면 안정제 역할을 하며, 동시에 표면 개량 역할을 한다.
다음으로 본 발명은 도 2의 [e]에 도시된 바와 같이, E) 상기 D) 단계를 거친 기판(10)을 전기 도금하여 층간 도체(1)를 전기적으로 연결하는 단계;를 포함한다.
본 발명은 상기 단계들을 통해 상기 전도성 음이온 탄소층이 부도체(2) 표면에 형성되면서 관통홀(3) 내벽(3A) 전체에 걸쳐 전도성이 확보되므로, 부도체(2) 사이의 층간 도체(1)가 전기적으로 연결되어 있어 상기 D) 단계에서 전류를 인가하여 관통홀(3)에 노출된 도체(1)와 부도체(2) 표면 모두에 전기 도금층(6)이 형성될 때 보이드 불량이나 도금 접힘 불량 등을 방지함과 동시에 도금의 두께 관리 면에서 매우 큰 장점이 있다.
상기 D) 단계로써의 전기 도금 단계의 구체적 과정 및 효과 등은 본 발명의 본질적인 특징과는 연관성이 적으므로 상세한 설명을 생략한다.
이상에서 본 발명을 설명함에 있어 첨부된 도면을 참조하여 특정 형상과 구조를 갖는 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법을 위주로 설명하였으나 본 발명은 당업자에 의하여 다양한 수정, 변경 및 치환이 가능하고, 이러한 수정, 변경 및 치환은 본 발명의 보호범위에 속하는 것으로 해석되어야 한다.
10 : 다층 인쇄 회로 기판 1 : 도체
2 : 부도체 3 : 관통홀
4 : 음이온성 산화막층 5 : 전도성 음이온 탄소층
6 : 전기 도금층

Claims (10)

  1. A) 다수의 도체와 부도체가 교차 적층되며, 관통홀을 갖는 다층 인쇄 회로 기판을 준비하는 단계;
    B) 상기 관통홀을 통해 노출된 상기 부도체 표면을 양이온화시키는 단계;
    C) 상기 관통홀을 전도성 음이온 탄소로 코팅하는 단계;
    D) 상기 관통홀을 통해 노출된 상기 도체 표면에 코팅된 전도성 음이온 탄소를 제거하기 위하여 마이크로 에칭 공정을 실시하는 단계; 및
    E) 상기 관통홀을 전기 도금하여 상기 도체를 전기적으로 연결하는 단계;를 포함하여 이루어지되,
    상기 B) 단계는 관통홀의 부도체 표면을 양이온화시키는 공정 이전에, 부도체 표면을 음이온화 시키는 공정을 포함하여 이루어지는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 B) 단계의 음이온화 공정은 상기 기판을 나노 버블을 포함하는 용액에 투입하여 이루어지는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조방법.
  3. 제 2 항에 있어서,
    상기 나노 버블을 포함하는 용액은 나노 발생기를 이용하여 용존 오존량을 증가시킨 용액인 것을 특징으로 하는 다층 인쇄 회로 기판의 제조방법.
  4. 제 3 항에 있어서,
    상기 B) 단계의 용존 오존량을 증가시킨 용액은 5~10ppm의 오존 농도를 갖고, 오존의 양은 20g/㎥~30g/㎥로 이루어지는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조방법.
  5. 제 4 항에 있어서,
    상기 B) 단계는 상기 기판을 용존 오존량이 증가된 용액에 수직 방식으로 침지시키며, 처리 시간은 10초~30초로 이루어지는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조방법.
  6. 제 1 항에 있어서,
    상기 B) 단계의 양이온화 공정은 양이온성 계면활성제가 포함된 용액에 투입하여 이루어지는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조방법.
  7. 제 1 항에 있어서,
    상기 C) 단계는 코팅된 음이온 탄소로부터 수분을 제거하기 위한 드라이 공정을 더 포함하여 이루어지는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조방법.
  8. 제 1 항에 있어서,
    상기 A) 단계는 프리 에칭 공정을 포함하고,
    상기 프리 에칭 공정에 사용되는 용액은 0.5~10중량%의 과산화수소와, 0.5~10중량%의 황산과, 0.5~10중량%의 저해제 및 85~95중량%의 물이 혼합되어 구성되는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조방법.
  9. 제 1 항에 있어서,
    상기 C) 단계는 액상 탄소 분산 방식으로 이루어지며,
    상기 액상 탄소 분산 방식의 탄소 분산 용액에 첨가되는 탄소 입자의 지름은0.05㎛~3.0㎛의 크기를 갖는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조방법.
  10. 제 9 항에 있어서,
    상기 C) 단계의 액상 탄소 분산 방식에 사용되는 용액은 물과, 전도성 탄소와 하나 이상의 계면활성제 및 액상 분산 중간체의 혼합물로 이루어지는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조방법.
KR1020130165698A 2013-12-27 2013-12-27 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법 KR101418036B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130165698A KR101418036B1 (ko) 2013-12-27 2013-12-27 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130165698A KR101418036B1 (ko) 2013-12-27 2013-12-27 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법

Publications (1)

Publication Number Publication Date
KR101418036B1 true KR101418036B1 (ko) 2014-07-09

Family

ID=51741826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130165698A KR101418036B1 (ko) 2013-12-27 2013-12-27 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101418036B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10172243B2 (en) 2016-11-14 2019-01-01 International Business Machines Corporation Printed circuit board and methods to enhance reliability
KR20240015308A (ko) 2022-07-27 2024-02-05 주식회사 피앤아이 인쇄회로기판의 스루홀 충진도금방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06272054A (ja) * 1992-05-14 1994-09-27 Sony Corp 有機薄膜形成用基板及びその製造方法
JPH07268682A (ja) * 1994-03-28 1995-10-17 Mec Kk 非導電体表面に電気メッキする方法
JPH09118996A (ja) * 1995-08-23 1997-05-06 Mec Kk 電気めっき法
JPH10209604A (ja) * 1997-01-17 1998-08-07 Hitachi Ltd プリント配線基板の製造方法並びにそれに用いる粗化液及び粗化液の調製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06272054A (ja) * 1992-05-14 1994-09-27 Sony Corp 有機薄膜形成用基板及びその製造方法
JPH07268682A (ja) * 1994-03-28 1995-10-17 Mec Kk 非導電体表面に電気メッキする方法
JPH09118996A (ja) * 1995-08-23 1997-05-06 Mec Kk 電気めっき法
JPH10209604A (ja) * 1997-01-17 1998-08-07 Hitachi Ltd プリント配線基板の製造方法並びにそれに用いる粗化液及び粗化液の調製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10172243B2 (en) 2016-11-14 2019-01-01 International Business Machines Corporation Printed circuit board and methods to enhance reliability
KR20240015308A (ko) 2022-07-27 2024-02-05 주식회사 피앤아이 인쇄회로기판의 스루홀 충진도금방법

Similar Documents

Publication Publication Date Title
JP4352097B2 (ja) 導電性微粒子、異方性導電材料、接続構造体及び導電性微粒子の製造方法
JP7161597B2 (ja) 炭素系ダイレクトめっきプロセス
CN101040065A (zh) 制备电镀用非导电基板的方法
TW200949016A (en) Etching solution, etching pre-treating solution and etching process for copper or copper alloy
JP2008098449A5 (ko)
TW201805486A (zh) 使基板表面及高深寬比孔洞之孔壁具有還原氧化石墨烯層之方法及該方法所使用的調節液
JP2016160504A (ja) 無電解Ｎｉ／Ａｕめっき皮膜の形成方法及びその形成方法で得られた無電解Ｎｉ／Ａｕめっき皮膜
TWI575110B (zh) The liquid composition for etching and the manufacturing method of the multilayer printed circuit board using the liquid composition
KR101418036B1 (ko) 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법
CN112048718A (zh) 用于微蚀刻铜和铜合金的组合物及方法
TWI606760B (zh) Circuit board processing method and printed circuit board manufactured by the method
US20100230146A1 (en) Circuit layer comprising cnts and method of manufacturing the same
KR101418034B1 (ko) 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법
KR101418035B1 (ko) 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법
JP6505087B2 (ja) 誘電体材料における陥凹構造のスミア除去のための処理方法
WO2013109404A2 (en) Low etch process for direct metalization
KR101418037B1 (ko) 다층 인쇄 회로 기판용 탄소 코팅액 및 이를 이용한 다층 인쇄 회로 기판의 제조방법
CN102120828B (zh) 环氧树脂线路板通孔残渣去除的溶胀液
KR20140135007A (ko) 인쇄회로기판용 동 도금액 조성물 및 이를 이용한 비아 홀 충전방법
CN103952687B (zh) 印制线路板化学镀镍的防止渗镀方法
JP3143707B2 (ja) 直接電気メッキ用温和塩基性促進液剤
KR20100082075A (ko) 팔라듐을 이용한 무전해 도금방법
TWI355219B (en) Micro-etching process of pcb without causing galva
KR101179118B1 (ko) 질화알루미늄-ｈ질화붕소 복합체를 기판으로 하는 열판 및 그 제조방법
Yu et al. Preparation and application method of CNTs dispersion solution for direct electroplating on circuit board holes

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180703

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190703

Year of fee payment: 6