KR101418034B1 - 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법 - Google Patents

도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법 Download PDF

Info

Publication number
KR101418034B1
KR101418034B1 KR1020130165695A KR20130165695A KR101418034B1 KR 101418034 B1 KR101418034 B1 KR 101418034B1 KR 1020130165695 A KR1020130165695 A KR 1020130165695A KR 20130165695 A KR20130165695 A KR 20130165695A KR 101418034 B1 KR101418034 B1 KR 101418034B1
Authority
KR
South Korea
Prior art keywords
carbon
conductor
solution
circuit board
substrate
Prior art date
Application number
KR1020130165695A
Other languages
English (en)
Inventor
곽주호
김건범
조소연
Original Assignee
(주)오알켐
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)오알켐 filed Critical (주)오알켐
Priority to KR1020130165695A priority Critical patent/KR101418034B1/ko
Application granted granted Critical
Publication of KR101418034B1 publication Critical patent/KR101418034B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법에 관한 것으로,
보다 상세하게는 다수의 부도체층과 도체층이 교차 적층되어 이루어지고 층간 도체를 전기적으로 연결하기 위하여 관통홀 내벽에 전기 도금이 이루어진 다층 인쇄 회로 기판의 제조방법에 있어서, 전기도금을 위한 전도성 음이온 탄소 코팅에 의하여 도체 표면위에 형성된 탄소층이 마이크로 에칭 시 완전하게 제거되지 않아 전기 도금 시 도금층과 도체층 사이에 발생하는 보이드 불량(Void; 공동), 도금층의 접힘 불량 등이 유발되는 것을 방지하기 위하여 전도성 음이온 탄소 코팅 전 단계로 도체 표면 위에 음이온 산화막층을 형성하는 단계를 포하는 다층 인쇄 회로 기판의 제조방법에 관한 것이다.

Description

도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법{METHOD FOR MANUFACTURING MULTI LAYER PCB}
본 발명은 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법에 관한 것으로,
보다 상세하게는 다수의 부도체층과 도체층이 교차 적층되어 이루어지고 층간 도체를 전기적으로 연결하기 위하여 관통홀 내벽에 전기 도금이 이루어진 다층 인쇄 회로 기판의 제조방법에 있어서, 전기도금을 위한 전도성 음이온 탄소 코팅에 의하여 도체 표면위에 형성된 탄소층이 마이크로 에칭 시 완전하게 제거되지 않아 전기 도금 시 도금층과 도체층 사이에 발생하는 보이드 불량(Void; 공동), 도금층의 접힘 불량 등이 유발되는 것을 방지하기 위하여 전도성 음이온 탄소 코팅 전 단계로 도체 표면 위에 음이온 산화막층을 형성하는 단계를 포하는 다층 인쇄 회로 기판의 제조방법에 관한 것이다.
다층 인쇄 회로 기판이란 다수의 도체와 부도체가 교차 적층하여 제작된 것으로 통상적으로 도체층이 네 개층 이상 구비되어 있는 인쇄 회로 기판을 의미하며, 고밀도, 고집적 인쇄 회로 기판을 제공할 수 있어 경박단소화 경향에 따라 많은 전자제품이 이용되는 인쇄 회로 기판이다.
다층 인쇄 회로 기판은 도 1에 도시된 바와 같이, 층간 도체간에 부도체로 인하여 단절되어 있어 인쇄 회로 기판에 관통홀(속칭 Through-hole, Via-hole 이라 함.)을 형성한 후 상기 관통홀의 내벽을 구리 등의 전도성 물질로 도금하여 층간 도체를 전기적으로 연결되는 공정이 필수적이다.
종래 관통홀의 내벽의 층간 전기 도금을 위한 기술로써, Pd(팔라듐) 촉매를 사용하는 무전해 도금 방법과 전도성 물질을 사용하여 관통홀에 노출된 부도체 내벽에 직접 전기 도금 하는 방법이 있다.
팔라듐 촉매를 이용한 무전해 도금 방법에 관한 기술(이하 종래 기술 1이라 함.)은 전처리 공정, 주석 팔라듐 촉매 코팅 공정, 액셀러레이터 공정, 무전해 화학동을 통한 구리 코팅 공정, 전기 도금 전의 수세 공정 등으로 이루어진다.
하지만 상기 종래 기술 1에 사용되는 무전해 화학동은 긴 처리시간, 복잡한 화합물, 민감한 무전해 화학동 약품의 특성 등으로 인하여 생산성이 낮을 뿐만 아니라, 팔라듐과 구리의 후처리 비용이 매우 고가인 문제점이 있다.
상기 종래 기술 1의 문제점을 해결하기 위한 전도성 물질을 이용한 기술은 전도성 고분자를 이용하는 방법과, 카본 블랙이나 그라파이트 분산액을 사용하는 방법이 있다.
전도성 고분자를 이용하여 관통홀 내벽에 전도성을 부여하는 방법은 일본공개특허 제1995-321461호(1995.12.08. 이하 종래 기술 2라 함)가 있는데,
상기 종래 기술 2는 전도성 고분자를 이용하여 관통홀 내벽에 전도성을 부여한 후 전기 도금을 하여 층간 도체간에 전기적으로 연결시키는 기술에 관한 것이다.
그러나 상기 종래 기술 2는 전도성 고분자를 통해 충분한 전기전도성을 확보하기 어렵고, 또한 관통홀 내벽에 균일한 도포가 이루어지지 않아 관통홀 내벽에 보이드가 발생되어 단락을 일으키는 문제점이 있다.
그리고 카본 블랙이나 그라파이트 등의 분산액을 사용하여 관통홀 내벽에 전도성을 부여하는 기술(이하 종래기술 3이라 함.)이 있는데,
상기 종래 기술 3은 도 1에 도시된 바와 같이, 분산된 탄소 입자에 음이온성을 주고, 관통홀로 노출되는 부도체층에 양이온성을 주어 음이온 탄소 입자를 코팅(도 1의 [b] 참고)하여 전도성을 보장함으로써, 전기 도금이 이루어지도록 한 기술에 관한 것이다.
그러나 상기 종래 기술 3은 음이온 탄소 입자 코팅 시 양이온성을 띄는 도체 표면에도 동일하게 음이온 탄소 입자가 코팅되어 전기 도금 시 방해 요소로 작용하여 전기 도금이 완전하게 이루어지지 않는 문제점이 있다.
이에 종래 기술 3의 문제점을 해결하기 위하여 도 1의 [c]에 도시된 바와 같이, 관통홀의 전기 도금 공정 전에 도체 표면에 코팅된 전도성 음이온 탄소 입자를 제거하기 위하여 마이크로 에칭 공정이 선행된다.
통상적으로 마이크로 에칭은 황산 농도 3%, 과산화수소 농도 3%에서 진행되는데, 상기한 농도보다 적은 농도로 마이크로 에칭 공정이 진행될 경우 탄소 입자의 잔사가 남아 전기 도금 시 보이드나 도금 접힘 불량의 요인이 된다.
또한 상기한 농도보다 높은 농도로 마이크로 에칭 공정이 진행될 경우 도체의 미세 패턴에 손상이 많이 발생하는 문제점이 있다.
이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위해 안출된 것으로,
도체 표면에 전도성 음이온 탄소 입자의 코팅량을 줄임과 동시에 마이크로 에칭 용액의 접근성을 높여 마이크로 에칭 시 탄소 입자의 잔사가 남지 않도록 전도성 음이온 탄소 코팅 단계 이전에 기판의 도체 표면을 산화시켜 음이온성 산화막층을 형성하는 단계를 포함하는 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법를 제공하는 것을 목적으로 한다.
또 본 발명은 도체 표면에 음이온성 산화막의 형성이 쉽고 빠르게 이루어지도록 나노 발생기를 이용하여 용존 오존량을 증가시킨 용액을 통해 기판의 도체 표면을 코팅하는 단계를 포함하는 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법를 제공하는 것을 목적으로 한다.
이어서 본 발명은 관통홀 내벽으로 노출된 부도체층에 전도성 음이온 탄소 입자가 더욱 쉽게 코팅되어 관통홀 내벽에 전도성이 증대될 수 있도록 노출된 부도체층을 양이온화 시키는 공정을 포함하는 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법은
A) 관통홀이 형성된 다층 인쇄 회로 기판을 준비하는 단계;
B) 상기 기판의 도체 표면을 산화시켜 음이온성 산화막층을 형성하는 단계;
C) 상기 기판을 전도성 음이온 탄소로 코팅하는 단계;
D) 마이크로 에칭 용액을 이용하여 상기 전도체 표면에 코팅된 전도성 음이온 탄소를 제거하는 단계; 및
E) 상기 기판을 전기 도금하여 층간 도체를 전기적으로 연결하는 단계;를 포함하여 이루어지는 것을 특징으로 한다.
또 본 발명에 따른 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법에서 상기 B) 단계는 나노 발생기를 이용하여 용존 오존량을 증가시킨 용액을 통해 상기 기판의 도체 표면을 코팅하여 음이온성 산화막층을 형성하는 것을 특징으로 한다.
그리고 본 발명에 따른 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법에서 상기 B) 단계는 음이온성 산화막층이 형성된 기판을 2차 세정하면서 부도체 표면을 양이온화 시키는 공정을 포함하여 이루어지는 것을 특징으로 한다.
또 본 발명에 따른 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법에서 상기 C) 단계는 탄소 코팅 전에 상기 기판의 관통홀 내벽으로 노출된 부도체층을 양이온화시키는 공정을 포함하여 이루어지는 것을 특징으로 한다.
또 본 발명에 따른 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법에서 상기 C) 단계는 코팅된 음이온 탄소로부터 수분을 제거하기 위한 드라이 공정을 더 포함하여 이루어지는 것을 특징으로 한다.
그리고 본 발명에 따른 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법에서 상기 B) 단계의 용존 오존량을 증가시킨 용액은 5~10ppm의 오존 농도를 갖고, 오존의 양은 20g/㎥~30g/㎥로 이루어지는 것을 특징으로 한다.
또 본 발명에 따른 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법에서 상기 B) 단계는 상기 기판을 용존 오존량이 증가된 용액에 수직 방식으로 침지시키며, 처리 시간은 10초~30초로 이루어지는 것을 특징으로 한다.
그리고 상기 B) 단계의 부도체를 양이온화 시키는 공정은 양이온성 계면활성제가 사용되는 것을 특징으로 한다.
나아가 본 발명에 따른 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법에서 상기 A) 단계는 프리 에칭 공정을 포함하고, 상기 프리 에칭 공정에 사용되는 용액은 0.5~10중량%의 과산화수소와, 0.5~10중량%의 황산과, 0.5~10중량%의 저해제 및 잔량의 물이 혼합되어 구성되는 것을 특징으로 한다.
그리고 본 발명에 따른 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법에서 상기 C) 단계는 액상 탄소 분산 방식으로 이루어지며, 상기 액상 탄소 분산 방식의 탄소 분산 용액에 첨가되는 탄소 입자의 지름은 0.05㎛~3.0㎛의 크기를 갖는 것을 특징으로 한다.
또 본 발명에 따른 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법에서 상기 C) 단계의 액상 탄소 분산 방식에 사용되는 용액은 물과, 전도성 탄소와 하나 이상의 계면활성제 및 액상 분산 중간체의 혼합물로 이루어지는 것을 특징으로 한다.
본 발명에 따른 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법은 다층 인쇄 회로 기판의 도체 표면을 산화시켜 음이온성 산화막층을 형성하는 단계를 도입하여, 기판을 전도성 음이온 탄소로 코팅하는 단계에서 상기 산화막층에 의하여 도체 표면에 코팅되는 탄소의 코팅량을 줄임으로써 마이크로 에칭 단계에서 도체 표면의 탄소층을 완전하게 제거하여 전기 도금 시 탄소 잔사에 의한 불량 발생율을 저하시키고, 소량의 마이크로 에칭 용액을 사용할 수 있어 약품 절감에 따른 생산 비용 절감 효과를 기대할 수 있으며,
나아가 도체 표면의 탄소층 제거가 쉽게 이루어지므로 마이크로 에칭 시 도체 표면의 에칭량을 줄일 수 있어 얇은 두께를 갖는 다층 인쇄 회로 기판, 특히 연성(flexible) 다층 인쇄 회로 기판의 제조가 매우 용이하다.
또 본 발명에 따른 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법은 상기 음이온성 산화막층을 형성하는 단계에서 나노 발생기를 도입하여 용존 오존량의 증대된 용액을 이용함으로써, 산화막층 형성을 위하여 소비재로써 별도의 약품 사용이 필요하지 않으며, 음이온성 산화막층의 형성 또한 매우 쉽게 이루어진다.
나아가 본 발명에 따른 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법은 관통홀 내벽으로 노출되는 부도체층을 양이온화 시키는 공정을 포함하여 이루어짐으로써, 전도성 음이온 탄소 코팅 시 관통홀 내벽에 전도성을 매우 쉽게 확보할 수 있다.
도 1은 종래 다층 인쇄 회로 기판의 전기 도금 공정을 개략적으로 설명한 개념도.
도 2는 본 발명에 따른 다층 인쇄 회로 기판의 제조방법의 전기 도금 공정을 개략적으로 설명한 개념도.
도 3 및 도 4는 본 발명에 따른 산화막층이 형성된 도체 표면을 설명하기 위한 실험 결과도.
도 5 및 도 6은 본 발명에 따른 산화막층이 형성되는 공정의 효과에 따른 탄소 코팅량을 설명하기 위한 실험 결과도.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 구현예(態樣, aspect)(또는 실시예)들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면에서 동일한 참조부호, 특히 십의 자리 및 일의 자리 수, 또는 십의 자리, 일의 자리 및 알파벳이 동일한 참조부호는 동일 또는 유사한 기능을 갖는 부재를 나타내고, 특별한 언급이 없을 경우 도면의 각 참조부호가 지칭하는 부재는 이러한 기준에 준하는 부재로 파악하면 된다.
또 각 도면에서 구성요소들은 이해의 편의 등을 고려하여 크기나 두께를 과장되게 크거나(또는 두껍게) 작게(또는 얇게) 표현하거나, 단순화하여 표현하고 있으나 이에 의하여 본 발명의 보호범위가 제한적으로 해석되어서는 안 된다.
본 명세서에서 사용한 용어는 단지 특정한 구현예(태양, 態樣, aspect)(또는 실시예)를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, ~포함하다~ 또는 ~이루어진다~ 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
본 명세서에서 기재한 ~제1~, ~제2~ 등은 서로 다른 구성 요소들임을 구분하기 위해서 지칭할 것일 뿐, 제조된 순서에 구애받지 않는 것이며, 발명의 상세한 설명과 청구범위에서 그 명칭이 일치하지 않을 수 있다.
본 발명에 따른 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판 및 이에 의한 다층 인쇄 회로 기판을 설명함에 있어 편의를 위하여 엄밀하지 않은 대략의 방향 기준을 도 2를 참고하여 특정하면, 중력이 작용하는 방향을 하측으로 하여, 보이는 방향 그대로 상하좌우를 정한다.
특히 도 2에서 최상, 최하측 도체가 노출되는 방향을 외측으로 하여 그 반대 방향을 내측으로 정하고 설명에 따라 내측과 외측, 상측과 하측을 혼용하여 사용하고, 다른 도면과 관련된 발명의 상세한 설명 및 청구범위에서도 다른 특별한 언급이 없는 한 이 기준에 따라 방향을 특정하여 기술한다.
이하에서는 본 발명에 따른 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법 및 이에 의한 다층 인쇄 회로 기판을 첨부된 도면을 참조하여 설명하기로 한다.
우선 도 2에 도시된 바와 같이, 본 발명에 따른 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법은 크게
A) 관통홀(3)이 형성된 다층 인쇄 회로 기판(10)의 준비 단계;
B) 도체(1) 표면을 산화시키는 단계;
C) 전도성 음이온 탄소로 코팅하는 단계;
D) 마이크로 에칭 단계; 및
E) 전기 도금 단계;를 포함하여 이루어진다.
상기 단계들을 포함하는 전기 도금 공정을 보다 상세히 설면하면,
우선 상기 A) 단계에서 인쇄 회로 기판(10)은 다수의 부도체(2)와 도체(1)가 교차 적층되어 이루어진 기판(10)으로써, 특히 도체(1)가 네개층 이상으로 이루어진 다층 인쇄 회로 기판을 준비한다.
통상적으로 도체(1)가 네개 층 이상으로 이루어진 다층 인쇄 회로 기판의 제조에 본 발명이 적용되는 것이 효과적이나, 경우에 따라 도체(1)가 두개 층으로만 이루어진 양면 인쇄 회로 기판(10)의 개념도 다층 인쇄 회로 기판(10)에 포함되는 개념이다.
상기 도체(1)로는 전도성을 갖는 니켈, 금, 팔라듐, 은과 같은 금속 재질이 사용될 수 있고, 대표적으로 구리가 사용되며, 이하에서는 설명의 편의를 위하여 도체(1)로써 구리로 대표하여 설명하도록 한다.
그리고 상기 부도체(2)로는 유리, 합성수지 등 비전도성의 비금속 물질이 사용될 수 있고, 대표적으로 레진(Resin)이 사용되며, 이하에서는 설명의 편의를 위하여 부도체(2)로써 레진층으로 대표하여 설명한다.
상기 다층 인쇄 회로 기판(10)은 부도체(2)에 의하여 도체(1)간에 연결이 단절되어 있으므로 고밀도 집적 회로를 형성하기 위하여 본체를 관통하는 관통홀(3)이 구비되어 있다.
상기 관통홀(3)은 상, 하부가 모두 천공된 스루홀(through hole; 완전 관통홀(3)) 또는 일부만이 천공된 비아홀(via hole; 반 관통홀(3))을 포함하는 개념이다.
상기 A) 단계에서 관통홀(3)을 형성하는 방법으로서는 드릴링 가공 방식, 레이저 가공 방식 등이 고려될 수 있다.
상기 A) 단계는 기판(10)을 전기 도금하기 위하여 전기 도금하기 전에 실시되는 모든 공정을 포함하는 개념으로써, 통상적으로 기판(10)의 1차 세정 공정, 프리 에칭 공정 등을 포함한다.
상기 1차 세정 공정은 준비된 기판(10)의 이물질을 제거하는 공정으로써, 물 또는 약품 등을 이용하여 세수시키는 작업과, 관통홀(3) 형성 시 부도체(2)층의 일부가 도체(1)층에 부착된 잔재를 제거하는 작업(de-smear; 디스미어 작업) 등을 포함한다.
그리고 상기 프리 에칭 공정에 사용되는 용액은 물에 과산화수소와 황산 및 저해제가 혼합되어 사용된다. 상기 과산화수소의 농도는 0.5중량% 내지 10중량%로 사용 가능하고, 보다 바람직하게는 0.5중량% 내지 5중량%로 이루어진다. 또 상기 황산의 농도는 0.5중량% 내지 10중량%로 사용 가능하고, 보다 바람직하게는 0.5중량% 내지 5중량%로 이루어진다.
또 상기 프리 에칭 공정에 사용되는 용액 중 저해제는 하이드록실 벤조트리아졸, 벤조트리아졸 혼합물, 알킬 트리아졸, 알킬 이미다졸, 아로마틱 트리아졸 등이 선택적으로 사용될 수 있으며, 저해제의 농도는 0.5중량% 내지 10중량%로 사용 가능하고, 보다 바람직하게는 0.5중량% 내지 5중량%로 이루어진다.
그리고 상기 프리 에칭 용액은 잔량의 물, 즉, 85~95중량%물이 혼합되어 이루어진다.
다음으로 본 발명은 상기 B) 단계를 통해 기판(10)의 도체(1) 표면을 산화시켜 도체(1) 표면 위에 음이온성 산화막층(4)을 형성한다. 이와 같이, 도체(1) 표면 위에 음이온성 산화막층(4)을 형성함으로써 후술할 상기 C) 단계에서 전도성 음이온 탄소 입자가 도체(1) 표면에 극소량만 코팅되도록 하여 후술하는 전도성 음이온 탄소 분산액 및 마이크로 에칭 용액의 사용량을 줄일 수 있다.
상기 기판(10)의 도체(1) 표면에 음이온성 산화막층(4)을 형성하기 위하여 다양한 방식이 고려될 수 있는데, 본 발명의 실시예에서는 오존을 이용하여 도체(1) 표면을 산화시켜 음이온성 산화막층(4)을 형성하도록 하였다.
보다 상세히 설명하면 산화막층(4) 형성을 위한 용액으로써 물의 용존 오존량을 증가시킨 용액을 사용하여 도체(1) 표면을 산화시킨다. 이때 사용되는 물은 탈이온수(Deionized water)가 사용되는 것이 바람직하다.
오존은 산화력이 강하여 금속 물질을 산화시키는데, 예를 들어 도체(1)로써 구리가 사용되었을 경우 오존은 도체(1) 구리 표면 위를 산화시켜 얇은 산화구리를 생성하고, 상기 산화구리막은 음이온성을 띄기 때문에 상기 C) 단계에서 전도성 음이온 탄소 입자로 코팅하게 되면, 도체(1) 표면과 탄소 입자가 같은 음이이온성을 띄게 되어 탄소 입자의 코팅량을 줄일 수 있다.
또 본 발명은 상기 B) 단계에서 사용되는 용액의 용존 오존량을 증대시키기 위하여 나노버블 발생기를 사용한다. 나노버블 발생기는 특정 용액 내에 입자 사이즈 10nm~50nm의 나노 버블을 만들어 내어 용존 기체량을 5~80배까지 증가시키고, 기체의 유지시간을 증가시키는 장치로써, 나노버블 발생기에 투입되는 기체를 오존으로 하여 용액의 용존 오존량을 증대시킨다. 상기 B) 단계의 용액에 포함된 오존 농도는 5~10ppm이 바람직하며, 이때 공급되는 오존의 양은 20g/㎥~30g/㎥가 바람직하다.
상기 B) 단계에서 산화막층(4) 형성 공정의 처리 온도는 20도~30℃가 바람직하고, 용액에 기판(10)을 수직 방식으로 침지시켜 처리하며, 처리 시간은 10초~30초 동안 이루어진다.
도 3은 본 발명에 따른 B) 단계를 통해 산화막층(4)이 형성되는 것을 확인하기 위한 실험의 결과도로써, 도 3a는 실시예 1의 측정결과, 도 3b는 비교예 1의 측정결과이다. 본 발명의 출원인은 상기 B) 단계를 통해 도체(1) 표면에 음이온성 산화막층(4)이 형성된 것을 확인하였다.
실시예 1
상기 A) 단계의 프리 에칭 공정을 거친 구리 시편을 30초 동안 수세한 후 상기 B) 단계에서의 나노 버블 발생기를 작동시켜 오존 농도 7ppm의 용액 600ml에 수직 침지 방식으로 처리한 후 물로 세정한다.
비교예 1
상기 A) 단계의 프리 에칭 공정을 진행한 구리시편을 상기 (B) 공정을 생략하고 단순히 물로만 세정한다.
상기 실시예 1과 상기 비교예 1에 따른 구리 시편 각각의 표면을 EDX 측정한다(일본의 HITACHI사의 S-4300 모델). 여기서 EDX(Energy Dispersive X-ray Spectroscopy; EDS 라고도 함.) 측정이란 전류의 인가에 의하여 생성된 전자를 가속시켜 시료와 충돌시키고, 이때 시료에서 내부 전자가 입사전자에 의해 외부로 배출되면서 전자가 전이되어 원자가 안정화되면서 발산되는 X-ray를 측정하여 정성, 정량 분석함으로써, 원자마다 고유의 값을 갖는 X-ray 에너지를 이용하여 시료를 분석하는 방식이다.
상기 EDX 측정의 분석 결과 도 3b에서 상기 비교예 1의 시편에는 오존(산소)를 포함하는 음이온성 산화막층이 형성되지 않은데 비하여, 도 3a에 도시된 바와 같이, 본 발명에 따른 구리시편(실시예 1)의 표면에 산화가 진행되어 구리 표면에 오존(산소)을 포함하는 음이온성 산화막층(4; 산화구리막)이 형성되었음을 확인할 수 있었다.
이때 본 발명은 상기 B) 단계는 음이온성 산화막층(4)이 형성된 기판(10)을 2차 세정하면서 부도체(2) 표면을 양이온화 시키는 공정을 포함한다.
상기 B) 단계의 2차 세정 및 양이온화 공정은 상기 A) 단계의 세정 공정과 마찬가지로 물 또는 약품 또는 이들 모두를 사용하여 이루어질 수 있는데, 보다 바람직하게는 물에 세정 효과를 갖는 약품을 5%의 농도로 혼합한 클리너 용액이 사용된다. 상기 클리너 용액에 사용되는 약품으로써 양이온성 계면활성제가 사용되는 것이 바람직하다.
상기 클리너 용액을 통한 세정 공정은 기판(10)의 도체(1) 및 부도체(2) 표면에 부착될 수 있는 불순물을 제거하여 후술할 D) 단계의 전도성 음이온 탄소 코팅 공정이 원활하게 이루어지도록 함과 동시에, 전하를 띄지 않는 부도체(2)층, 즉 관통홀(3) 내벽으로 노출된 레진층 표면이 플러스전하, 즉 양이온성을 띄도록 하여 후술할 D) 단계에서 부도체(2) 표면에 전도성 음이온 탄소 입자가 더욱 완전하게 코팅되도록 하는 촉매제로써 기능하도록 한다.
상기 양이온성 계면활성제는 비금속 재질의 부도체(2)에만 반응하고, 상기 도체(1) 표면에 코팅된 음이온성 산화막층(4)에 반응하지 않는다.
상기 클리너 용액을 통한 세정 단계를 보다 구체적으로 설명하면 다음과 같다.
우선 산화막층(4)이 형성된 기판(10)을 물과 클리너 약품(계면 활성제)의 혼합 용액을 통해 2차 세정한다.
상기 클리너 약품(계면 활성제)의 일례로써, 미국 뉴저지의 웨스트 페이터슨에 위치한 Olin Hunt Specialty Products Inc.에서 시판되고 있는 BH@cleaner가 사용될 수 있으며, 이 용액이 양이온성을 띄어 부도체(2) 표면을 양이온화 시키는 것은 상술한 바와 같다.
다음으로 상기 기판(10)을 세정하고 남은 클리너 용액을 제거한 후(물로 세정) 관통홀(3) 내벽으로 노출된 부도체(2) 표면을 더욱 양이온화 시켜 전도성 음이온 탄소 입자가 부도체(2) 표면에 더욱 완전하게 코팅될 수 있도록 추가 양이온화 공정을 실시한다.
상기 추가 양이온화 공정은 다양한 약품과 물의 혼합 용액을 사용할 수 있는데, 대표적으로 상기 BH@cleaner의 동일 회사에서 시판되고 있는 BH@stater와 물의 혼합 용액과, BH@conditioner와 물의 혼합 용액이 사용될 수 있다.
상기 BH@stater와 물의 혼합 용액을 이용하여 상기 기판(10)을 1차 처리한 후, BH@conditioner와 물의 혼합 용액을 이용하여 상기 기판(10)을 2차 처리한 다음, 다시 BH@stater와 물의 혼합 용액을 이용하여 상기 기판(10)을 3차 처리하여, 부도체(2) 표면을 완전하게 양이온화시켜 전도성 음이온 탄소 입자가 부도체(2) 표면에 더욱 완전하게 코팅되어 고정되도록 함으로써, 전기 도금 시 보이드 불량 또는 도금 접힘 불량 등을 방지할 수 있다.
이어서 본 발명은 도 2의 [c]에 도시된 바와 같이, 상기 B) 단계를 통해 도체(1) 표면에 음이온성 산화막층(4)이 형성된 기판(10)을 전도성 음이온 탄소로 코팅하여 관통홀(3) 내벽에 전도성을 부여하는 C) 단계를 포함한다.
상기 C) 단계는 액상 탄소 분산 방식이 이용되는 것이 바람직하다. 이 액상 탄소 분산 방식의 탄소 분산 용액은 용매로써 물이 이용되며 전도성 음이온 탄소 입자와, 하나 이상의 계면활성제 그리고 액상 분산 중간체가 혼합되어 이루어진다.
상기 탄소 분산 용액을 이용한 탄소 코팅 방식은 화학적 분산 방식 또는 스프레이 분산 방식이 고려될 수 있는데, 인쇄 회로 기판(10)의 특성 상 스프레이 분산 방식이 보다 바람직하다.
상기 탄소 분산 용액에 첨가되는 탄소 입자의 지름은 분산된 용액에서 약 3㎛ 이하의 평균 크기를 가지며, 후술하는 D) 단계의 마이크로 에칭 공정을 통해 도체(1) 표면의 탄소 입자의 잔사를 완전하게 제거하기 위해서는 0.05㎛~3.0㎛가 바람직하며, 0.08㎛~1.0㎛의 크기를 갖는 탄소 입자가 보다 바람직하다.
상기 C) 단계에 사용되는 전도성 음이온 탄소 입자는 탄소 검정인 카본블랙(furnace black) 또는 단일벽 탄소나노튜브(SWNT; Single-walled Carbon Nanotube)또는 다중벽 탄소나노튜브(MUNT; Multi-Walled Carbon Nanotube)가 사용될 수 있으며, pH 1~7.5 사이의 산성 또는 중성인 카본 블랙이 사용되는 것이 보다 바람직하다.
상기 카본 블랙의 입자는 다공성이며, 표면적이 45~1100g/㎡이고, 상기 탄소나노튜브의 입자는 직경이 0.4nm~20nm, 길이는 100nm~1nm가 바람직하며, 밀도는 0.01g/㎤이고, 표면 저항은 50kΩ~300kΩ 범위로 이루어지는 것이 바람직하다.
상기 C) 단계에서 상기 전도성 음이온 탄소 분산 용액의 온도는 약 15~35℃ 이고, 보다 바람직하게는 20~30℃로 이루어진다. 상기 C) 단계의 코팅 시간은 15초~10분이며, 보다 바람직하게는 30초~5분 동안 진행된다.
또한 본 발명은 상기 C) 단계로써, 코팅된 전도성 음이온 탄소로부터 수분을 제거하기 위한 드라이 공정을 더 포함한다.
상기 드라이 공정은 상온에서 건조되는 방식 또는 진공을 이용한 건조 방식 또는 고온의 공기를 이용한 건조 방식이 고려될 수 있으며, 보다 바람직하게는 고온의 공기 건조 방식이 이용된다.
상기 고온의 공기 건조 방식은 5~45분 동안 실시되며, 공기의 온도는 75~120℃로 이루어지고, 보다 바람직하게는 80~98℃로 이루어진다.
상기 드라이 공정을 통해 관통홀(3) 내벽(3A) 표면, 보다 구체적으로는 관통홀(3) 내벽(3A)으로 노출된 부도체(2) 표면에 전도성 음이온 탄소가 완전하게 코팅된다.
도 4는 본 발명에 따른 제조방법을 통해 상기 B) 단계의 효과로 상기 C) 단계에서 구리 표면 위의 탄소 코팅량을 확인하기 위한 실험의 결과도로써, 도 4a는 실시예 2의 결과도, 도 4b는 비교예 2의 결과도이다. 본 발명의 출원인은 상기 B) 단계를 통해 도체(1) 표면 위에 전도성 음이온 탄소 입자가 적게 코팅되는 것을 확인하였다.
실시예 2
상기 A) 내지 B) 단계를 거친 구리 시편을 준비한 후 준비된 구리 시편을 상기 C)단계에 따라 전도성 음이온 탄소로 코팅한다.
비교예 2
상기 A) 단계만을 거친 구리 시편을 준비한 후 준비된 구리 시편을 상기 C)단계에 따라 전도성 음이온 탄소로 코팅한다.
동일 조건하에서 상기 실시예 2와 상기 비교예 2에 따른 구리 시편 각각의 표면을 EDX 측정한다.
측정 결과, 도 4a에 도시된 바와 같이, 상기 실시예 2의 구리 표면의 탄소 코팅량이 상기 비교예 2의 구리 표면의 탄소 코팅량(도 4b 참고)보다 적은 것을 확인할 수 있다.
따라서 본 발명의 제조방법에 의한 다층 인쇄 회로 기판(10)은 전기 도금 작업 중에 상기 D) 단계의 마이크로 에칭 공정 시 보다 적은 양의 마이크로 에칭 용액만으로 도체(1) 표면의 탄소층을 제거할 수 있음을 예상할 수 있으며, 이는 후술하는 다른 실험 결과를 통해 확인할 수 있었다.
이어서 본 발명은 상기 D) 단계로써 도 2의 [d]에 도시된 바와 같이, 상기 도체(1) 표면에 남은 전도성 음이온 탄소 입자(탄소층(5))를 제거하기 위한 마이크로 에칭 공정이 실시된다.
본 발명은 상기 B) 단계를 통해 전도성 음이온 탄소 입자의 코팅량을 최소화하였으나, 분산 처리 코팅 방식의 특성 상 도체(1) 표면에 전도성 음이온 탄소 입자의 코팅을 완전하게 방지하는 것이 불가능하므로, 마이크로 에칭 공정을 통해 도체(1) 표면에서 탄소 입자를 제거하도록 한다.
상기 마이크로 에칭 공정은 도체(1) 표면의 탄소층(5)에 대하여 가스 플라스마나 이온빔을 이용한 선택적 에칭 방식이 바람직하다.
이는 상기 E) 단계에서 전기 도금 시 전도성 음이온 탄소 입자로 인하여 관통홀(3) 내벽(3A)에 탄소층(5)이 형성됨으로써 도전성이 확보되어 부도체(2) 표면을 전기 도금이 가능하도록 하는 반면에, 상기 도체(1) 표면에 소량의 전도성 음이온 탄소 입자가 남았을 경우, 도체(1) 표면과 전기 도금층 사이의 밀착력을 약화시켜 다층 인쇄 회로 기판(10)의 보이드 불량 또는 도금층 접힘 불량 등을 유발하기 때문이다.
이에 상기 도체(1) 표면에서 탄소층(5)을 완전하게 제거하기 위하여 마이크로 에칭 용액이 이용된다. 상기 D) 단계의 마이크로 에칭 공정은 마이크로 에칭 용액을 기판(10)에 분사하는 스프레이 방식 또는 마이크로 에칭 용액에 기판(10)을 침지시키는 잠김 방식이 고려될 수 있다.
이때 사용되는 마이크로 에칭 용액은 물에 과산화수소와 황산 및 저해제가 혼합되어 사용된다. 상기 과산화수소의 농도는 0.5중량% 내지 10중량%로 사용 가능하고, 보다 바람직하게는 0.5중량% 내지 5중량%로 이루어진다. 또 상기 황산의 농도는 0.5중량% 내지 10중량%로 사용 가능하고, 보다 바람직하게는 0.5중량% 내지 5중량%로 이루어진다.
또 상기 프리 에칭 공정에 사용되는 용액 중 저해제는 하이드록실 벤조트리아졸, 벤조트리아졸 혼합물, 알킬 트리아졸, 알킬 이미다졸, 아로마틱 트리아졸 등이 선택적으로 사용될 수 있으며, 저해제의 농도는 0.5중량% 내지 10중량%로 사용 가능하고, 보다 바람직하게는 0.5중량% 내지 5중량%로 이루어진다.
그리고 상기 프리 에칭 용액은 잔량의 물, 즉, 85~95중량%물이 혼합되어 이루어진다.
도 5는 본 발명에 따른 제조방법을 통해 마이크로 에칭 시 도체(1) 표면의 탄소층(5)이 제거되는 것을 확인하기 위한 실험의 결과도로써, 종래 제조방법을 통한 구리 시편보다 본 발명의 제조방법을 통한 구리 시편이 보다 적은양의 마이크로 에칭 용액을 사용하여도 구리 표면의 탄소층(5)이 완전하게 제거되는 것을 확인할 수 있다.
실시예 3
상기 A) 단계 내지 상기 C) 단계를 따라 처리된 구리시편을 준비한 후 상기 D) 단계의 마이크로 에칭 공정을 실시한다. 이때 마이크로 에칭용액은 황산 3중량%, 과산화수소 1.5중량%, 과산화수소 안정제 1중량%와 나머지 물로 이루어진 용액을 사용한다.
비교예 3
상기 A) 단계만을 따라 처리된 구리 시편을 준비한 후 상기 C) 단계를 따라 처리한 다음 상기 D) 단계의 마이크로 에칭 공정을 실시한다. 이때 마이크로 에칭용액은 황산 3중량%, 과산화수소 1.5중량%, 과산화수소 안정제 1중량%와 나머지 물로 이루어진 용액을 사용한다.
동일 조건하에서 상기 실시예 3과 상기 비교예 3에 따른 구리 시편 각각의 표면을 EDX 측정한다.
측정 결과, 도 5a에 도시된 바와 같이, 상기 실시예 3의 구리 표면의 탄소 입자가 거의 완전하게 제거된 반면에 도 5b에 도시된 상기 비교예 3에서는 구리 표면의 탄소 입자가 잔존하고 있는 것을 확인할 수 있다.
상기 비교예 3의 결과는 상기 실험 단계에서 종래 마이크로 에칭 용액에 비하여 황산, 과산화수소, 과산화수소 안정제의 사용량이 줄어든 마이크로 에칭 용액을 사용한 것에 따른 결과로 상기 비교예 3의 구리 표면에서 탄소를 보다 완전하게 제거하기 위해서는 마이크로 에칭 용액에 사용되는 성분의 함유량을 늘릴 수밖에 없는 것을 예상할 수 있다.
따라서 종래기술에 따라 마이크로 에칭을 실시하였을 때에 비하여,
본 발명의 제조방법에 따라 마이크로 에칭 단계를 실시하였을 때 적은양의 마이크로 에칭 용액만으로도 탄소 입자의 완전한 제거가 가능하며, 이에 따라 도체(1) 표면의 에칭량(두께) 또한 줄일 수 있으므로 두께가 얇은 연성 회로 기판을 다층 기판(10)으로 제조하여 회로의 고밀도화를 달성하는데 매우 유리하며, 종래 기술보다 황산 등의 사용량을 적게 사용할 수 있어 약품 사용에 따른 환경 보호 관점에서 본 발명의 효용성이 더욱 뛰어남을 확인할 수 있다.
다음으로 본 발명은 도 2e에 도시된 바와 같이, E) 상기 D) 단계를 거친 기판(10)을 전기 도금하여 층간 도체(1)를 전기적으로 연결하는 단계;를 포함한다.
본 발명은 상기 단계들을 통해 상기 전도성 음이온 탄소층이 부도체(2) 표면에 형성되면서 관통홀(3) 내벽(3A) 전체에 걸쳐 전도성이 확보되므로, 부도체(2) 사이의 층간 도체(1)가 전기적으로 연결되어 있어 상기 E) 단계에서 전류를 인가하여 관통홀(3)에 노출된 도체(1)와 부도체(2) 표면 모두에 전기 도금층(6)이 형성될 때 보이드 불량이나 도금 접힘 불량 등을 방지함과 동시에 도금의 두께 관리 면에서 매우 큰 장점이 있다.
상기 E) 단계로써의 전기 도금 단계의 구체적 과정 및 효과 등은 본 발명의 본질적인 특징과는 연관성이 적으므로 상세한 설명을 생략한다.
이상으로 본 발명을 설명함에 있어, 도체(1)와 부도체(2)를 접착시켜 기판을 형성하는 공정, 도체(1) 또는 전기 도금층(6) 등에 회로 패턴을 인쇄(에칭)하는 공정 또는 미세 패턴을 형성하는 세부 공정 등을 모두 포함하는 것으로써, 인쇄 회로 기판 제조 분야에서 전기 도금된 관통홀(3)을 갖는 기판의 제조방법에 모두 적용할 수 있는 것이고, 기판의 종류, 목적 등에 따라 구별되는 제조방법에 의하여 어느 제조 순서에서 상기한 단계들이 적용되어 층간 도체(1)간의 전기적 연결이 이루어짐은 자명한 것으로, 따라서 본 발명의 권리 해석이 제한되어 해석되어서는 안 된다.
또 이상에서 본 발명을 설명함에 있어 첨부된 도면을 참조하여 특정 형상과 구조를 갖는 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법을 위주로 설명하였으나 본 발명은 당업자에 의하여 다양한 수정, 변경 및 치환이 가능하고, 이러한 수정, 변경 및 치환은 본 발명의 보호범위에 속하는 것으로 해석되어야 한다.
10 : 다층 인쇄 회로 기판 1 : 도체
2 : 부도체 3 : 관통홀
4 : 음이온성 산화막층 5 : 전도성 음이온 탄소층
6 : 전기 도금층

Claims (10)

  1. A) 다수의 도체와 부도체가 교차 적층되며, 관통홀이 형성된 다층 인쇄 회로 기판을 준비하는 단계;
    B) 상기 기판에서 상기 관통홀을 통해 노출된 도체 표면을 산화시켜 음이온성 산화막층을 형성하는 단계;
    C) 상기 관통홀을 포함한 기판 전체를 전도성 음이온 탄소로 코팅하는 단계;
    D) 마이크로 에칭 용액을 이용하여 상기 관통홀을 포함한 기판 전체의 도체 표면에 코팅된 전도성 음이온 탄소를 제거하는 단계; 및
    E) 상기 기판을 전기 도금하여 상기 다수의 도체를 전기적으로 연결하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 B) 단계는 나노 발생기를 이용하여 용존 오존량을 증가시킨 용액을 통해 상기 기판의 도체 표면을 코팅하여 음이온성 산화막층을 형성하는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조방법.
  3. 제 1 항에 있어서,
    상기 B) 단계는 음이온성 산화막층이 형성된 기판을 2차 세정하면서 상기 부도체 표면을 양이온화 시키는 공정을 포함하여 이루어지는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조방법.
  4. 제 1 항에 있어서,
    상기 C) 단계는 코팅된 음이온 탄소로부터 수분을 제거하기 위한 드라이 공정을 더 포함하여 이루어지는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조방법.
  5. 제 2 항에 있어서,
    상기 B) 단계의 용존 오존량을 증가시킨 용액은 5~10ppm의 오존 농도를 갖고, 오존의 양은 20g/㎥~30g/㎥로 이루어지는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조방법.
  6. 제 2 항에 있어서,
    상기 B) 단계는 상기 기판을 용존 오존량이 증가된 용액에 수직 방식으로 침지시키며, 처리 시간은 10초~30초로 이루어지는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조방법.
  7. 제 3 항에 있어서,
    상기 B) 단계의 상기 부도체를 양이온화 시키는 공정은 양이온성 계면활성제가 사용되는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조방법.
  8. 제 1 항에 있어서,
    상기 A) 단계는 프리 에칭 공정을 포함하고,
    상기 프리 에칭 공정에 사용되는 용액은 0.5~10중량%의 과산화수소와, 0.5~10중량%의 황산과, 0.5~10중량%의 저해제 및 잔량의 물이 혼합되어 구성되는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조방법.
  9. 제 1 항에 있어서,
    상기 C) 단계는 액상 탄소 분산 방식으로 이루어지며,
    상기 액상 탄소 분산 방식의 탄소 분산 용액에 첨가되는 탄소 입자의 지름은0.05㎛~3.0㎛의 크기를 갖는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조방법.
  10. 제 9 항에 있어서,
    상기 C) 단계의 액상 탄소 분산 방식에 사용되는 용액은 물과, 전도성 탄소와 하나 이상의 계면활성제 및 액상 분산 중간체의 혼합물로 이루어지는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조방법.
KR1020130165695A 2013-12-27 2013-12-27 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법 KR101418034B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130165695A KR101418034B1 (ko) 2013-12-27 2013-12-27 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130165695A KR101418034B1 (ko) 2013-12-27 2013-12-27 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법

Publications (1)

Publication Number Publication Date
KR101418034B1 true KR101418034B1 (ko) 2014-08-06

Family

ID=51748707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130165695A KR101418034B1 (ko) 2013-12-27 2013-12-27 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101418034B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021118108A1 (ko) * 2019-12-13 2021-06-17 한국전자기술연구원 인쇄회로기판 관통홀 표면처리방법 및 그의 제조방법
KR20220053469A (ko) 2020-10-22 2022-04-29 와이엠티 주식회사 이종 금속을 이용한 회로기판의 관통홀 충진 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06272054A (ja) * 1992-05-14 1994-09-27 Sony Corp 有機薄膜形成用基板及びその製造方法
JPH07268682A (ja) * 1994-03-28 1995-10-17 Mec Kk 非導電体表面に電気メッキする方法
JPH10209604A (ja) * 1997-01-17 1998-08-07 Hitachi Ltd プリント配線基板の製造方法並びにそれに用いる粗化液及び粗化液の調製方法
KR20100135603A (ko) * 2009-06-17 2010-12-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06272054A (ja) * 1992-05-14 1994-09-27 Sony Corp 有機薄膜形成用基板及びその製造方法
JPH07268682A (ja) * 1994-03-28 1995-10-17 Mec Kk 非導電体表面に電気メッキする方法
JPH10209604A (ja) * 1997-01-17 1998-08-07 Hitachi Ltd プリント配線基板の製造方法並びにそれに用いる粗化液及び粗化液の調製方法
KR20100135603A (ko) * 2009-06-17 2010-12-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021118108A1 (ko) * 2019-12-13 2021-06-17 한국전자기술연구원 인쇄회로기판 관통홀 표면처리방법 및 그의 제조방법
KR20220053469A (ko) 2020-10-22 2022-04-29 와이엠티 주식회사 이종 금속을 이용한 회로기판의 관통홀 충진 방법

Similar Documents

Publication Publication Date Title
EP1799884B1 (en) Process for preparing a non-conductive substrate for electroplating
JPS59104197A (ja) 過マンガン酸塩および苛性処理溶液を使用してプリント回路板の孔を浄化する加工法
DK2745658T3 (en) Method of forming a CONDUCTIVE image on a non-conductive surface
KR101484938B1 (ko) 이온 팔라듐 촉매를 사용한 이물질 발생이 없는 다층 인쇄 회로 기판의 동도금 방법
KR101418034B1 (ko) 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법
JP5038834B2 (ja) めっき核入り絶縁樹脂組成物
JP7161597B2 (ja) 炭素系ダイレクトめっきプロセス
US20100230146A1 (en) Circuit layer comprising cnts and method of manufacturing the same
KR101418036B1 (ko) 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법
WO2009008273A1 (ja) プリント配線基板の製造方法および該製造方法により得られたプリント配線基板
JP7211571B2 (ja) 銀用エッチング液、及びそれを用いたプリント配線板の製造方法
JPH03170680A (ja) 非導電性支持体を直接金属被覆する方法
Singh et al. Plasma-generated etchback to improve the via-reliability in high-Tg substrates used in multilayer PWBs for space electronic packaging
KR101049236B1 (ko) 팔라듐을 이용한 무전해 도금방법
KR101418035B1 (ko) 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법
KR101418037B1 (ko) 다층 인쇄 회로 기판용 탄소 코팅액 및 이를 이용한 다층 인쇄 회로 기판의 제조방법
WO2020171051A1 (ja) 銀用エッチング液、及びそれを用いたプリント配線板の製造方法
JPH10245444A (ja) ポリイミド樹脂表面への導電性皮膜形成方法
KR101469214B1 (ko) 이온 팔라듐을 사용한 이물질 발생이 없는 다층 인쇄 회로 기판의 동도금 방법
JP2007077439A (ja) ポリイミド樹脂材の表面金属化方法
KR102301222B1 (ko) 대기압 플라즈마를 이용한 인쇄회로기판의 제조방법
JP2009272468A (ja) 樹脂回路基板の製造方法
JP2022149296A (ja) プリント配線板とその製造方法
CN116323183A (zh) 印刷电路用基材、印刷电路以及印刷电路用基材的制造方法
JP3258781B2 (ja) アディティブプロセスによる多層配線板の製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180703

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190703

Year of fee payment: 6