KR100855622B1 - 비아홀 플러깅 방법 - Google Patents

비아홀 플러깅 방법 Download PDF

Info

Publication number
KR100855622B1
KR100855622B1 KR1020070087287A KR20070087287A KR100855622B1 KR 100855622 B1 KR100855622 B1 KR 100855622B1 KR 1020070087287 A KR1020070087287 A KR 1020070087287A KR 20070087287 A KR20070087287 A KR 20070087287A KR 100855622 B1 KR100855622 B1 KR 100855622B1
Authority
KR
South Korea
Prior art keywords
via hole
substrate
plating layer
plugging
ink
Prior art date
Application number
KR1020070087287A
Other languages
English (en)
Inventor
박종원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070087287A priority Critical patent/KR100855622B1/ko
Application granted granted Critical
Publication of KR100855622B1 publication Critical patent/KR100855622B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

비아홀 플러깅 방법이 개시된다. 기판에 형성된 비아홀을 플러깅(plugging)하는 방법으로서, 비아홀의 내벽면에 도금층이 형성되도록 기판을 도금하는 단계, 기판을 플라즈마(plasma) 처리하여 도금층에 요철(凹凸)을 형성하는 단계 및 비아홀을 플러깅 잉크로 충전하는 단계를 포함하는 비아홀 플러깅 방법은, 플라즈마 처리를 통해 요철을 형성함으로써 화학적 전처리 공정을 생략할 수 있고, 비아홀에 대한 플러깅 잉크의 충전성을 개선할 수 있다. 또한, 비아홀의 내벽에 선택적인 플라즈마 처리를 통해 연마공정을 생략하여 도금층의 두께가 감소되지 않도록 할 수 있다.
비아홀, 플라즈마, 플러깅, 플러깅 잉크

Description

비아홀 플러깅 방법 {Plugging method of via hole}
본 발명은 비아홀 플러깅 방법에 관한 것이다.
다층인쇄회로기판에 있어 층간의 전기적 도통을 위한 비아(via) 형성 시 기판에 비아홀을 천공하고 비아홀의 내벽면에 전도성 물질로 도금하여 층간의 전기적 연결을 구현하게 된다. 전도성 물질이 비아홀의 내벽면에 형성되면 비아홀 내부에 공극 발생을 방지하고, 비아홀의 내벽면의 전도성 물질의 산화를 방지하기 위해 나머지 빈 공간을 절연성 재료로 이루어진 플러깅 잉크(plugging ink)로 충전하게 된다.
도 1 내지 도 5는 종래 기술에 따른 비아홀 플러깅 방법의 흐름도이다. 도 1에 도시된 바와 같이 기판(102)에 비아 형성을 위한 비아홀(104)을 천공한 후, 도 2에 도시된 바와 같이 기판(102)의 일면과 타면 간의 전기적 도통을 위해 기판에 도금을 수행하여 비아홀(104)의 내벽면 및 기판(102)의 표면에 도금층(106)을 형성한다. 그리고, 도금층(106)의 형성된 비아홀(104)의 나머지 빈 공간을 플러깅 잉 크(114)로 충전하기 전에, 도 3에 도시된 바와 같이 비아홀(104)의 도금층(106)과 플러깅 잉크(114)의 접합강도를 증진하기 위해 기판(102)에 화학적 전처리(108)를 수행하여 도금층(106)의 표면에 요철(110)(凹凸)을 형성한다. 이 경우 화학적 전처리(108)가 기판(102)의 전면적에 걸쳐 이루어지므로 기판(102) 표면의 도금층(106)에도 요철(110)이 형성되므로, 도 4에 도시된 바와 같이 기판(102)의 표면을 연마기(112)로 연마하여 기판(102)의 표면을 평탄화한다. 이후, 도 5에 도시된 바와 같이 비아홀(104) 내벽에 요철(110)이 형성되면 플러깅 잉크(114)를 충전하여 비아홀(104)을 플러깅한다.
그러나, 종래 기술에 따른 비아홀 플러깅 방법은 화학적 전처리(108)와 연마공정 과정에서 비아홀(104) 내벽에 이물질이 잔류하여 플러깅 잉크(114)의 충전성이 떨어진다는 문제점이 있다.
또한, 기판(102)의 평탄화를 위한 기판(102) 표면의 연마과정에서 도금층(106) 또는 기판의 금속층의 두께가 감소한다는 문제점이 있다.
플라즈마 처리를 통해 요철을 형성함으로써 유기물 등의 이물질을 제거하여 플러깅 잉크의 흐름성을 증가시켜 비아홀의 플러깅 잉크의 충전성을 개선할 수 있는 비아홀 플러깅 방법을 제공하는 것이다.
또한, 비아홀의 내벽에 선택적인 플라즈마 처리를 통해 요철을 형성함으로써 연마공정을 생략하여 도금층 또는 기판의 금속층의 두께가 감소되지 않는 비아홀 플러깅 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 기판에 형성된 비아홀을 플러깅(plugging)하는 방법으로서, 비아홀의 내벽면에 도금층이 형성되도록 기판을 도금하는 단계, 기판을 플라즈마(plasma) 처리하여 도금층에 요철(凹凸)을 형성하는 단계 및 비아홀을 플러깅 잉크로 충전하는 단계를 포함하는 비아홀 플러깅 방법이 제공된다.
요철을 형성하는 단계 이후에, 기판의 표면을 연마하는 단계를 더 포함할 수 있다.
요철을 형성하는 단계는, 비아홀의 도금층에 요철이 형성되도록 비아홀의 도금층에 선택적으로 플라즈마 처리하는 단계를 포함할 수 있다.
선택적으로 플라즈마 처리하는 단계는, 비아홀에 상응하는 윈도우가 오픈된 마스크를 기판에 적층하는 단계 및 기판을 플라즈마 처리하는 단계를 포함할 수 있다.
마스크를 기판에 적층하는 단계는, 기판의 양면에 마스크를 각각 적층할 수 있다.
플라즈마 처리를 통해 요철을 형성함으로써 화학적 전처리 공정을 생략할 수 있고, 비아홀에 대한 플러깅 잉크의 충전성을 개선할 수 있다. 또한, 비아홀의 내벽에 선택적인 플라즈마 처리를 통해 연마공정을 생략하여 도금층의 두께가 감소되지 않도록 할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 비아홀 플러깅 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 6은 본 발명의 일 실시예에 따른 비아홀 플러깅 방법의 순서도이고, 도 7 내지 도 11은 본 발명의 일 실시예에 따른 비아홀 플러깅 방법의 흐름도이다. 도 7 내지 도 11을 참조하면, 기판(12), 비아홀(14), 도금층(16), 마스크(18), 플라즈마 처리(20), 요철(22), 플러깅 잉크(24)가 도시되어 있다.
본 실시예는 기판(12)에 형성된 비아홀(14)을 플러깅(plugging)하는 방법으로서, 비아홀(14)의 내벽면에 도금층(16)이 형성되도록 기판(12)을 도금하는 단계, 기판(12)을 플라즈마(plasma) 처리(20)하여 도금층에 요철(22)을 형성하는 단계 및 비아홀(14)을 플러깅 잉크(24)로 충전하는 단계를 포함하여, 플라즈마 처리(20)를 통해 요철(22)을 형성함으로써 화학적 전처리 공정을 생략할 수 있고, 비아홀(14)에 대한 플러깅 잉크(24)의 충전성을 개선할 수 있다. 또한, 비아홀(14)의 내벽에 선택적인 플라즈마 처리(20)를 통해 연마공정을 생략하여 도금층의 두께가 감소되지 않도록 할 수 있다.
본 실시예에 따라 비아홀(14)을 플러깅하는 방법은 먼저, 도 7에 도시된 바와 같이, 기판(12)에 층간 전기적 도통을 위한 비아(via)를 형성하기 위한 비아홀(14)을 형성한다. 기판(12)에 비아홀(14)을 형성하는 방법은 CNC(Computer Numerical Control)드릴을 이용하여 천공할 수 있다. 또한, 미세 비아를 형성하기 위해 레이저 드릴을 이용하여 비아홀(14)을 형성하는 것도 가능하다.
기판(12)은 절연체로 이루어진 기판(12)이나, 절연체의 표면에 금속층이 형성된 기판(12)도 가능하다. 한편, 본 실시예에서는 한 층으로 이루어진 기판(12)을 관통하는 비아홀(14)을 형성하여 플러깅하는 방법이 제시하고 있으나, 다층으로 이루어진 기판(12)의 최외층에서 블라인드 비아(blind via)를 형성하기 위해 비아홀(14)을 천공한 경우에도 본 실시예가 이용될 수 있음은 물론이다.
본 실시예에서는 절연체의 양면에 구리(Cu)가 도금된 동박적층판을 기판(12)으로 사용하고, 비아홀(14)이 기판(12)의 양면을 관통하는 경우 비아홀(14)을 플러깅 잉크(24)로 플러깅하는 방법에 대해서 설명하기로 한다.
다음에, 도 8에 도시된 바와 같이, 기판(12)에 형성된 비아홀(14)의 내벽면에 도금층(16)이 형성되도록 기판(12)을 도금한다(S100). 기판(12)의 양면에 형성되는 회로패턴 간의 전기적 도통을 위해 비아홀(14)의 내벽면에 기판의 양면에 형성되는 회로패턴을 전기적으로 연결하는 도금층(16)이 형성되어야 한다. 이 경우 본 실시예와 같이 동박적층판인 경우에는 기판(12)에 형성된 동박에 기판(12)의 도금에 따라 도금층(16)이 더 형성될 수 있다. 한편, 기판(12)이 절연체로만 이루어진 경우에는 기판(12)에 비아홀(14)을 천공하고 기판(12)을 도금하면 비아홀(14)의 내벽면과 기판(12)의 양면에 도금층(16)이 형성된다. 이 경우 이후 공정에서 기판(12)의 양면에 형성된 도금층(16)을 이용하여 기판(12)의 양면에 회로패턴을 형성할 수 있다.
다음에, 비아홀(14)의 도금층(16)에 요철(22)(凹凸)이 형성되도록 비아홀(14)의 도금층(16)에 선택적으로 플라즈마 처리(20)한다(S200). 도금층(16)이 형 성된 비아홀(14)의 나머지 빈 공간을 플러깅 잉크(24)로 충전하기 전에 비아홀(14)의 도금층(16)과 플러깅 잉크(24) 간의 접합강도를 증진하기 위해 비아홀(14)의 도금층(16)에 요철(22)을 형성하게 된다.
본 실시예에서는 비아홀(14)의 도금층(16)에만 요철(22)이 형성되도록 비아홀(14)의 도금층(16)에 선택적으로 플라즈마 처리(20)하는 방법을 제시하고 있으나, 기판(12) 전체에 대해 플라즈마 처리(20)를 행하여 기판(12)의 양면에 형성된 도금층(16) 및 비아홀(14)의 내벽면에 형성된 도금층(16)에 요철(22)을 형성하고 기판(12)의 양면을 연마하여 기판(12)을 평탄화하여 비아홀(14)의 도금층(16)에 요철(22)을 남겨두는 것도 가능하다.
본 실시예에서는 도 9에 도시된 바와 같이, 비아홀(14)의 도금층(16)에 선택적으로 플라즈마 처리(20)를 하기 위해 비아홀(14)에 상응하는 윈도우가 오픈된 마스크(18)를 기판(12)에 적층한다(S201).
기판(12)에 마스크가 적층되면, 도 10에 도시된 바와 같이, 마스크(18)가 적층된 기판(12)을 플라즈마 처리(20)하여 마스크(18)에 의해 커버된 기판(12)의 양면에는 플라즈마 처리(20)가 이루어지지 않고 윈도우에 의해 오픈된 비아홀(14)의 내벽면에는 플라즈마 처리(20)가 이루어지도록 하여 비아홀(14)의 내벽면에 형성된 도금층(16)에 선택적으로 요철(22)이 형성되도록 하였다(S202).
마스크(18)에 형성된 윈도우는 마스크(18)를 기판(12)에 정렬한 경우 비아홀(14)의 입구가 노출되도록 형성되어 있다.
플라즈마 처리(20) 방법은, 진공 챔버 내부에 아르곤(Ar), 수소(H2), 산소(O2) 등의 가스를 단독 또는 혼합하여 투입하면서 전기적 에너지를 가하면 가속된 전자의 충돌에 의하여 투입된 가스가 플라즈마 상태로 활성화되고, 이러한 플라즈마 상태에서 발생된 가스의 이온 또는 라디칼 등을 기판(12)의 표면에 충돌시키면 비아홀(14)의 내벽면에 형성된 도금층(16)에 미세 요철(22)이 형성된다. 이러한 플라즈마 처리(20) 과정에서 비아홀(14) 내벽에 잔류하는 유기물 등의 이물질이 제거되고 이로 인해 이후의 플러깅 잉크(24)의 충전공정에서 플러깅 잉크(24)의 흐름성이 개선되어 비아홀(14)을 수밀하게 충전할 수 있고, 플러깅 잉크(24)와 도금층(16)의 접합강도가 증진된다.
이와 같이 화학적 전처리 공정을 수행하지 않고 도금층(16)에 요철(22)을 형성할 수 있어 화학적 물질의 사용에 따른 환경오염을 방지할 수 있고 제조원가를 절감할 수 있다.
한편, 기판(12)의 양면에서 플라즈마 처리(20)하여 비아홀(14)의 내벽면의 도금층(16)에 균일한 요철(22)을 형성하고 제조시간을 단축하기 위해 기판(12)의 양면에 각각 마스크(18)를 적층하여 기판(12)의 양면에서 플라즈마 처리(20)를 하는 것도 가능하다.
다음에, 도 11에 도시된 바와 같이, 도금층(16)이 형성된 비아홀(14)을 플러깅 잉크(24)로 충전한다(S300). 플러깅 잉크(24)는 절연성의 물질로 이루어지며 비아홀(14)에 충전되어 비아홀(14) 내벽에 형성된 도금층(16)의 산화를 방지한다.
본 실시예에 따라 비아홀(14) 내벽의 도금층(16)에 형성된 요철(22)에 의해 도금층(16)과 플러깅 잉크(24) 간의 접합강도가 증진되어 플러깅 잉크(24)의 수축현상으로 인한 플러깅 잉크(24)의 들뜸현상을 방지할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1 내지 도 5는 종래 기술에 따른 비아홀 플러깅 방법의 흐름도.
도 6은 본 발명의 일 실시예에 따른 비아홀 플러깅 방법의 순서도.
도 7 내지 도 11은 본 발명의 일 실시예에 따른 비아홀 플러깅 방법의 흐름도.
<도면의 주요부분에 대한 부호의 설명>
12 : 기판 14 : 비아홀
16 : 도금층 18 : 마스크
20 : 플라즈마 처리 22 : 요철
24 : 플러깅 잉크

Claims (5)

  1. 기판에 형성된 비아홀을 플러깅(plugging)하는 방법으로서,
    상기 비아홀의 내벽면에 도금층이 형성되도록 상기 기판을 도금하는 단계;
    상기 기판을 플라즈마(plasma) 처리하여 도금층에 요철(凹凸)을 형성하는 단계; 및
    상기 비아홀을 플러깅 잉크로 충전하는 단계를 포함하는 비아홀 플러깅 방법.
  2. 제1항에 있어서,
    상기 요철을 형성하는 단계 이후에,
    상기 기판의 표면을 연마하는 단계를 더 포함하는 비아홀 플러깅 방법.
  3. 제1항에 있어서,
    상기 요철을 형성하는 단계는,
    상기 비아홀의 도금층에 요철이 형성되도록 상기 비아홀의 도금층에 선택적으로 플라즈마 처리하는 단계를 포함하는 비아홀 플러깅 방법.
  4. 제3항에 있어서,
    상기 선택적으로 플라즈마 처리하는 단계는,
    상기 비아홀에 상응하는 윈도우가 오픈된 마스크를 상기 기판에 적층하는 단계; 및
    상기 기판을 플라즈마 처리하는 단계를 포함하는 비아홀 플러깅 방법.
  5. 제4항에 있어서,
    상기 마스크를 상기 기판에 적층하는 단계는,
    상기 기판의 양면에 상기 마스크를 각각 적층하는 것을 특징으로 하는 비아홀 플러깅 방법.
KR1020070087287A 2007-08-29 2007-08-29 비아홀 플러깅 방법 KR100855622B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070087287A KR100855622B1 (ko) 2007-08-29 2007-08-29 비아홀 플러깅 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070087287A KR100855622B1 (ko) 2007-08-29 2007-08-29 비아홀 플러깅 방법

Publications (1)

Publication Number Publication Date
KR100855622B1 true KR100855622B1 (ko) 2008-09-03

Family

ID=40022174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070087287A KR100855622B1 (ko) 2007-08-29 2007-08-29 비아홀 플러깅 방법

Country Status (1)

Country Link
KR (1) KR100855622B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010109621A (ko) 2000-05-31 2001-12-12 박종섭 반도체 소자의 금속배선 형성 방법
KR20040061410A (ko) 2002-12-30 2004-07-07 삼성전기주식회사 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법
KR20060078112A (ko) 2004-12-30 2006-07-05 삼성전기주식회사 내부 비아홀의 필 도금 구조 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010109621A (ko) 2000-05-31 2001-12-12 박종섭 반도체 소자의 금속배선 형성 방법
KR20040061410A (ko) 2002-12-30 2004-07-07 삼성전기주식회사 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법
KR20060078112A (ko) 2004-12-30 2006-07-05 삼성전기주식회사 내부 비아홀의 필 도금 구조 및 그 제조 방법

Similar Documents

Publication Publication Date Title
TW201909265A (zh) 用於印刷電路板的半加成方法
KR20120074113A (ko) 인쇄회로기판의 제조 방법
US20110198018A1 (en) Method for integrating an electronic component into a printed circuit board
TW201121372A (en) Printed wiring board, build-up multi-layer board, and production method therefor
US11246226B2 (en) Laminate structures with hole plugs and methods of forming laminate structures with hole plugs
US20140166355A1 (en) Method of manufacturing printed circuit board
KR20100049842A (ko) 인쇄회로기판의 제조방법
JP2008078343A (ja) プリント配線板及びその製造方法
KR100855622B1 (ko) 비아홀 플러깅 방법
US8074352B2 (en) Method of manufacturing printed circuit board
KR20100109698A (ko) 인쇄회로기판의 제조방법
JP2009170911A (ja) 印刷回路基板及びその製造方法
JP5214671B2 (ja) プリント配線基板の製造方法
CN105657989A (zh) 印刷线路板的加工方法
KR101153680B1 (ko) 인쇄회로기판의 제조 방법
KR101128559B1 (ko) 인쇄회로기판의 비아홀 형성방법
JP2020141036A (ja) 印刷配線板及び印刷配線板の製造方法
KR101022902B1 (ko) 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
KR101119420B1 (ko) 인쇄회로기판의 제조방법
KR20090106723A (ko) 씨오투 레이저 다이렉트 공법을 이용한 빌드업 다층인쇄회로기판의 제조방법
JP2005332928A (ja) プリント配線板の製造方法
KR100960954B1 (ko) 인쇄회로기판 제조방법
KR20090102234A (ko) 인쇄회로기판 및 그 제조방법
JP2022113243A (ja) プリント配線板の製造方法
JP4506432B2 (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110711

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120710

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee