JP3976564B2 - ビアフィリング方法 - Google Patents

ビアフィリング方法 Download PDF

Info

Publication number
JP3976564B2
JP3976564B2 JP2001388120A JP2001388120A JP3976564B2 JP 3976564 B2 JP3976564 B2 JP 3976564B2 JP 2001388120 A JP2001388120 A JP 2001388120A JP 2001388120 A JP2001388120 A JP 2001388120A JP 3976564 B2 JP3976564 B2 JP 3976564B2
Authority
JP
Japan
Prior art keywords
electrolysis
plating
filling
resin
msec
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001388120A
Other languages
English (en)
Other versions
JP2003183885A (ja
Inventor
大 日下
秀樹 土田
Original Assignee
日本リーロナール有限会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本リーロナール有限会社 filed Critical 日本リーロナール有限会社
Priority to JP2001388120A priority Critical patent/JP3976564B2/ja
Priority to KR1020020080994A priority patent/KR20030053008A/ko
Priority to EP02258723A priority patent/EP1324384A3/en
Priority to TW091136778A priority patent/TW569390B/zh
Priority to CN02159112A priority patent/CN1427668A/zh
Priority to US10/327,588 priority patent/US6761814B2/en
Publication of JP2003183885A publication Critical patent/JP2003183885A/ja
Application granted granted Critical
Publication of JP3976564B2 publication Critical patent/JP3976564B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611Smooth layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1492Periodical treatments, e.g. pulse plating of through-holes

Description

【0001】
【発明の属する技術分野】
本発明は、新規なビアフィリング方法に関する。より詳細には、優れた充填性、および優れた平滑性を与える、新規なビアフィリング方法に関する。
【0002】
【従来の技術】
近年、パーソナルコンピュータをはじめとする電子機器の高性能化、小型化に対応するため、プリント配線板の高密度化、薄型化が強く求められている。そのような要求に答える手法の一つとして、一層ごとにパターンを形成し、逐次積層を行なうビルドアップ工法を用いて製造される多層プリント配線板(ビルドアッププリント配線板)が使用されるようになっている。
このようなビルドアッププリント配線板においては、近年、プリント配線板の有効面積を増加させることができ、従来法によるMVH内壁面のみのめっきと比べて、より直径の小さいMVHであっても充分な電気的接続が得られ、プリント配線板の小型化、高密度化に有効であるビアフィリング(Via−filling)と呼ばれる、マイクロビアホール(以下、場合により「MVH」と記載する)全体を導電体で充填し、ビルドアッププリント配線板の隣接する層間の電気的接続を行なう方法が開発されている。
【0003】
ビアフィリング方法としては、導電性ペーストを印刷法によりMVHに充填する方法、MVHの底面の導体層のみを活性化して、無電解めっきを選択的に積み上げる方法、および電解めっきによる方法等が発表されている。
しかし、導電性ペーストは金属と有機物の混合体であるため純粋な金属と比較して導電率が低く、小径のMVHでは充分な電気的接続が困難となり、プリント配線板の小型化、高密度化に対して有効な方法とは言えない。また、印刷法による充填は、粘性のあるペーストを、直径が小さく貫通していない穴に充填することが必要となるが、ペーストの粘性のために、空間を残さず完全に充填するのは困難である。また、無電解めっきを用いる方法は、MVH充填物が導電性の高い金属析出物である点で導電性ペースト法より優れているが、めっき皮膜の析出速度が遅く生産性に問題がある。たとえば、一般的な高速型無電解銅めっき浴を用いた場合、めっき皮膜の析出速度は3μm/hr程度であるが、これを用いて直径100μm、深さ100μmの典型的なブラインドビアホール(以下、場合により「BVH」と記載する)の内部を銅めっきで充填する場合、30時間以上を要することとなり非常に生産性が悪い。
【0004】
電解めっきは無電解めっきに対し大幅な時間短縮が可能となるので、MVHへの電解めっきの応用が期待されていた。しかし、MVH内面の全てに金属を析出させる場合、空隙を残すことなくMVH内部を金属で充填するためには、MVH内の底面付近での析出速度が開口部での析出速度より速くなることが必要である。底面付近の析出速度が開口部の析出速度と同じかまたは遅い場合には、MVHが充填されないか、またはMVH内部の金属めっき充填が完了する以前に開口部がふさがって、内部に空隙を残すことになり、いずれの場合であっても実用に耐えないものとなる。よって、マイクロビアホールの充填を達成するためには、金属を適切に析出させることができるように、フィリング条件を厳密に管理する必要がある。
【0005】
従来は、MVH内の底面付近の析出速度を促進させるために電解めっき浴を使用する場合には、電解条件としては直流電解が一般的であった。また、陰極と陽極を交換させるPR電解を使用する方法も知られているが、周期が数秒ないし数十秒と非常に長く、金属の析出速度は満足のゆくものではなかった。
また、フィリングされた表面は平坦ではなく、ビアの中央部がへこんだ形状であった。そのため、十分な高さまでフィリングをすると、ビア以外の部分のめっき厚が厚くなり、その後の処理において多くの不都合を生じるとともに、経済的にも好ましくなかった。
【0006】
ビアのフィリング性を向上させる方法の1つとして、硫黄原子を含む特定の化合物を含むめっき液、およびPPR(Pulse Periodic Reverse)電流を用いて電解銅めっきする方法が、特開2000−68651号に開示されている。特開2000−68651号に開示されている発明は、PPR電流を使用することにより、硫黄原子を含む特定の化合物の基体への吸着および脱離を制御するものであるが、ハイアスペクト比のマイクロビアホールに対して充填を達成するためには、めっき条件をより厳密に管理する必要が生ずる。
【0007】
【発明の解決しようとする課題】
本発明は、このような事情に鑑みてなされたものであって、短時間で、充填性、平滑性に優れた表面を与える新規なビアフィリング方法を提供することを目的とする。
【0008】
【発明を解決する手段】
本発明は、正電解時間1−50msec、逆電解時間0.2−5msecの周期で、正電解と逆電解との電流密度比であるF/R比が1/1−1/10となるようPPR電流を加えるビアフィリング方法を提供する。
【0009】
正電解時間とは、被めっき体がカソードである状態で電解が行われる時間をいい、逆電解時間とは、被めっき体がアノードである状態で電解が行われる時間をいう。
正電解時間、および逆電解時間はめっき条件、フィリングするMVHの口径、アスペクト比、フィリングされる金属の種類などにより変化するが、典型的には以下の通りである。
正電解時間は1−50msec、好ましくは5から30msec、より好ましくは10から20msecである。また逆電解時間は0.2−5msec、好ましくは0.2から2msec、より好ましくは0.2から1msecである。
【0010】
正電解時間が1msecよりも短い場合には、正常な金属の析出が開始する前に電解を中止してしまうことになるので好ましくない。正電解時間が50msecよりも長い場合には、後述のグレインリファイナーを含む場合に、ブラインドビアホールの開口部付近にグレインリファイナーの吸着が増え、ブラインドビアホール底面付近での金属めっき被膜の析出速度を、開口部での析出速度よりも速くすることができなくなり、良好なフィリングが得られなくなってしまう。
【0011】
逆電解時間が0.2msecよりも短い場合には、後述のグレインリファイナーを含む場合に、ブラインドビアホールの開口部付近にグレインリファイナーの吸着が増え、ブラインドビアホール底面付近での金属めっき被膜の析出速度を、開口部での析出速度よりも速くすることができなくなり、良好なフィリングが得られなくなってしまう。逆電解時間が5msecよりも長い場合には、一度析出した金属めっき被膜を溶解させてしまうため、ブラインドビアホールのフィリングに要する時間が長くなるので好ましくない。
正電解は、好ましくは0.1−20A/dm、より好ましくは0.1−10A/dmの電流密度で行われ、逆電解は、好ましくは0.1−200A/dm、より好ましくは0.1−100A/dmの電流密度で行われる。
【0012】
正電解の電流密度に対する逆電解の電流密度比を本明細書においてはF/R比と呼ぶ。すなわち、正電解の電流密度Fの値を1とした時の逆電解の電流密度Rの値をF/R比と呼び、F/R=1/1はF/R=1/2よりも小さいとされる。F/R比は、好ましくは1/1から1/10の範囲であり、より好ましくは1/1から1/5の範囲であり、最も好ましくは1/1から1/3の範囲である。F/Rが1より小さい場合には、ブラインドビアホールの開口部付近に吸着したグレインリファイナーを十分に離脱させることができなくなるため、ブラインドビアホール底面付近での金属めっき被膜の析出速度を、開口部での析出速度よりも速くすることができなくなり、良好なフィリングが得られなくなってしまう。電解時の電流密度比率F/Rが10よりも大きい場合には、一度析出した金属めっき被膜を溶解させてしまうため、ブラインドビアホールのフィリングに要する時間が長くなるので好ましくない。
【0013】
本発明はさらに、PPR電流を正電解時間1−50msec、逆電解時間0.2−5msecの周期で加えるビアフィリング方法であって、F/R比が1/1−1/10でビアフィリングをする第1の工程、およびF/R比が1/1−1/0.1でビアフィリングをする第2の工程を含み、第2の工程のF/R比が第1の工程のF/R比よりも小さな、ビアフィリング方法を提供する。
上記の第2工程を行うことにより、ビア部分と周辺部との表面が平坦であるフィリング結果を得ることができる。
第2工程においてはF/R比は1/1−1/0.1であり、第2の工程のF/R比が第1の工程のF/R比よりも小さいことが必要である。第1工程ではブラインドビアホール内部のフィリングが著しく促進されるが、フィリング終了時の表面平坦性が不十分となり、ビアの中央部がへこんだ表面が得られる場合がある。このような場合には、フィリングがほぼ終了した後、F/R比を小さくして第2工程のめっきを行うことが好ましい。F/R比を小さくすることにより、添加剤の作用効果が変化し、高電流部において析出を抑制する効果が低下するため、平坦な表面が得られるものと考えられる。
第2工程においては、F/R比は、好ましくは1/1から1/0.2の範囲であり、より好ましくは1/1から1/0.5の範囲である。
【0014】
本発明においては、PPR電解によりフィリングを行う前処理として、あらかじめビアホールの内壁に金属層をフラッシュめっきにより析出させ、導通を確保した後、上記のビアフィリング方法を実施することが好ましい。
かかるフラッシュめっきは、直流電解、パルス電解、およびPPR電解のいずれの方法によっても行うことができる。すなわち、本発明は、以下の3つの態様をさらに提供する。
i)直流電解によりフラッシュめっきを行った後、本発明のビアフィリング方法を行う方法。
ii)パルス電解によりフラッシュめっきを行った後、本発明のビアフィリングを行う方法。
iii)PPR電解によりフラッシュめっきを行った後、本発明のビアフィリングを行う方法。
上記の本発明のビアフィリング方法として、前記の第1工程のみを行う場合、および第1工程と第2工程の両工程を行う場合が含まれる。したがって、本発明の第1工程をフィリング工程、第2工程を平坦化工程と便宜上呼ぶとすれば、本発明には以下の8種類の態様が含まれることとなる。
1)フィリング工程のみを行う方法。
2)フィリング工程と平坦化工程を行う方法。
3)直流電解でのフラッシュめっきとフィリング工程を行う方法。
4)パルス電解でのフラッシュめっきとフィリング工程を行う方法。
5)PPR電解でのフラッシュめっきとフィリング工程を行う方法。
6)直流電解でのフラッシュめっき、フィリング工程、および平坦化工程を行う方法。
7)パルス電解でのフラッシュめっき、フィリング工程、および平坦化工程を行う方法。
8)PPR電解でのフラッシュめっき、フィリング工程、および平坦化工程を行う方法。
【0015】
直流電解とは、直流の電源を使用した電解めっきをいう。電流、時間などの電解条件、およびめっき液の組成は公知であり、当業者の適宜決定できる事項である。
パルス電解とは、パルス電源、すなわち正電解期間と休止期間がパルス状に交代する電解条件で行う電解めっきをいう。電流、時間などの電解条件、およびめっき液の組成は公知であり、当業者の適宜決定できる事項である。
フラッシュめっきのためのPPR電解は、正電解時間1−50msec、逆電解時間0.2−5msecの周期で加え、1/1−1/0.1であって、フィリング工程のF/R比よりも小さいF/R比で行われる。
【0016】
いずれの方法によっても、フラッシュめっきは、ビアホールの内壁全体にわたり金属が析出し、十分に導通が得られるまで行われる。フラッシュめっき終了時の金属膜厚は、好ましくは0.5−5ミクロンである。
なお、ビアホールのアスペクト比が大きい場合には、PPR電解による方法の方がつき回り性が優れているので好ましい。また、直流電解用のめっき液組成とPPR電解用のめっき組成は一般に異なるため、直流電解での方法では2つのめっき槽が必要とされるのに対し、PPR電解での方法では1つのめっき槽を使用し、電解条件を変えるだけですべての工程を行うことができるので、操作上便利であるとともに、経済的にも有利である。ただし、浴組成によっては直流電解とPPR電解とを同一のめっき槽で行うこともできる。
【0017】
本発明におけるPPR電解では、休止時間を設けることが好ましい。
すなわち、本発明においては、PPR電流を正電解時間1−50msec、逆電解時間0.2−5msec、および0.1−20msecの休止時間の周期で加えることができる。
休止時間は0.1−20msec、好ましくは0.5から5msecであり、より好ましくは0.5から1msecである。
すべてのPPR電解、すなわち、本発明のビアフィリング方法の第1工程、第2工程、およびフラッシュめっきのいずれにおいて使用されるPPR電解においても、休止時間を設けることができる。
【0018】
本発明において、休止時間とは、電解が行われない時間をいう。
休止時間は、正電解から逆電解に変化する間、または逆電解から正電解に変化する間のどちらに設けられてもよいし、またその両方において設けられてもよいが、好ましくは逆電解から正電解に変化する間に設けられる。このような休止時間を設けることにより、ビア内にめっきされる金属イオンが供給されるため、良好なフィリング結果が得られるものと考えられる。
【0019】
本発明方法は、ビアホールのようにアスペクト比が大きな凹部の内部を金属でフィリングするために有用に使用される。本発明方法によれば、口径が100ミクロン以下であって、アスペクト比が1以上、典型的には3以上、特には5以上のものをフィリングすることができる。
本発明は、銅、ニッケル、金、銀、パラジウム、すず、鉛、白金、クロム、亜鉛、カドミウム、鉄、アルミニウム、およびはんだなどのそれらの合金等、電解めっきを行うことのできるすべて金属について適用することができる。
便宜上、銅めっきの場合について、以下に説明を行う。しかし、これは例示にすぎず、本発明の範囲を何ら制限するものではない。
また、後述されるグレインリファイナーおよび界面活性剤の具体例としては、特に硫酸銅めっきにおいて好適に使用されるものが例示され、かかる物質についての作用効果が説明される。しかし、他の金属の電解めっきにおいても同様の作用効果を奏する化合物が使用されることは公知であり、そのような化合物を含む系についても同様に本発明の効果が得られる。
【0020】
本発明方法を用いて銅めっきによりブラインドビアホールをフィリングする場合、銅めっき液としては典型的には硫酸銅めっき液が使用され、好ましくはグレインリファイナーが含有される。
グレインリファイナーはめっき浴中でプラスに帯電する物質であり、電解中に被めっき物表面に吸着し、逆電解を行うと被めっき物表面から離脱する。被めっき物表面に吸着した場合、金属被膜の成長を助ける作用を有する物質である。
【0021】
典型的には、グレインリファイナーは、分子内に−S−CHO−R−SOM 構造を有する化合物、または分子内に、−S−R−SOM 構造を有する化合物(式中、Mは水素又はアルカリ金属原子、Rは炭素原子3〜8個を含むアルキル基である)である。さらにより典型的なグレインリファイナーとしては、以下(1)〜(6)の構造を有する化合物が挙げられる。
(1) M−SO−(CH−S−(CH−SO−M;
(2) M−SO−(CH−O−CH−S−CH−O−(CH−SO−M;
(3) M−SO−(CH−S−S−(CH−SO−M;
(4) M−SO−(CH−O−CH−S−S−CH−O−(CH−SO−M;
(5) M−SO−(CH−S−C(=S)−S−(CH−SO−M;
(6) M−SO−(CH−O−CH−S−C(=S)−S−CH−O−(CH−SO−M;
上記、式(1)〜(6)においては、式中、a,b=3〜8の整数であり;Mは水素又はアルカリ金属元素である。
【0022】
グレインリファイナーは一般に光沢剤とも呼ばれ、めっき被膜の外観向上のために使用されるが、他の目的のために使用される場合にも、同様の作用効果を奏する限り本発明でいうグレインリファイナーに包含される。グレインリファイナーは、1種類のみを使用しても2種類以上を混合して使用してもよい。
グレインリファイナーは、例えば、0.1〜100mg/L、好ましくは0.5〜10mg/Lの範囲で使用することができる。グレインリファイナーを、めっき被膜の外観向上以外の目的で使用する場合に、その使用量の好適な範囲は当業者が適宜決定することのできる事項である。
本発明において使用されるような、非常に短い周期で電流の方向を逆転させながらめっきするPPR電解法を用いると、グレインリファイナーが電解によって被めっき物のブラインドビアホール内面に吸着し、短い逆電解の間に、電流の集中しやすいブラインドビアホール開口部付近に限って、グレインリファイナーが離脱する。従って、電流の方向の逆転を繰り返すことにより、ブラインドビアホール底面付近ではグレインリファイナーの吸着量が多く、開口部付近ではグレインリファイナーの吸着量が少なくなる。その結果、グレインリファイナーの金属被膜の成長を助ける作用は、ブラインドビアホール底面付近に強く働くことになり、ブラインドビアホール底面付近での金属被膜の析出速度が開口部での析出速度より速くなり、ブラインドビアホール内部に空隙を残さずに金属析出物でフィリングすることが可能となる。
【0023】
本発明で使用される電解銅めっき液には、典型的には、めっき液中で湿潤剤として作用する界面活性剤が含まれる。界面活性剤としては、通常、電解銅めっき溶液の添加剤として使用される、公知の任意の界面活性剤を使用することができる。好ましくは、界面活性剤としては、1分子内につき、少なくとも5個、好ましくは20個のエーテル酸素原子を含むポリエーテルである。このような界面活性剤の例としては、以下(7)〜(9)の構造を有する化合物が挙げられるが、これらに限定されるものではない。
(7) HO−(CH−CH−O)−H(式中、a=5〜500の整数である);
(8)HO−(CH−CH(CH)−O)−H(式中、a=5〜200の整数である);
(9)HO−(CH−CH−O)−(CH−CH(CH)−O)−(CH−CH−O)−H(式中、aおよびcは整数であって、a+c=5〜250の整数であり,b=1〜100の整数である);
【0024】
本発明で使用される界面活性剤は、1種類のみを使用しても2種類以上を混合して使用してもよい。本発明で使用される界面活性剤は、例えば0.05〜10g/L、好ましくは0.1〜5g/Lの範囲で使用することができる。めっき液中の濃度が0.05g/L以下の場合には、湿潤効果が不充分となるために、めっき皮膜に多数のピンホールを生じ、正常なめっき皮膜を析出させることが困難になる。10g/Lを越えても、それに見合う効果の向上はほとんど得られないので、経済的観点から好ましくない。
硫酸銅めっきを使用する場合には、硫酸銅めっき液は、硫酸、硫酸銅、水溶性塩素化合物を基本組成として含む水性溶液であり、該めっき液の基本組成は、公知の硫酸銅めっきに用いられているものであれば特に制限なく使用することができる。
【0025】
硫酸銅めっき液中の硫酸濃度は、通常、30〜400g/Lであり、好ましくは170〜210g/Lである。例えば、硫酸濃度が30g/L未満の場合には、めっき浴の導電性が低下するため、めっき浴に通電することが困難になる。また、400g/Lを越える場合には、めっき浴中の硫酸銅の溶解を妨げることとなり、硫酸銅の沈澱を招くこととなる。
硫酸銅めっき液中の硫酸銅濃度は、通常、20〜250g/Lであり、好ましくは60〜180g/Lである。例えば、硫酸銅濃度が20g/L未満となる場合には、被めっき物である基体への銅イオンの供給が不充分となり、正常なめっき皮膜を析出させることが不可能になる。また、硫酸銅を250g/Lを越えて溶解させることは困難である。
【0026】
硫酸銅めっき液中に含まれる水溶性塩素化合物としては、公知の硫酸銅めっきに用いられているものであれば特に制限なく使用することが出来る。該水溶性塩素化合物としては、例えば、塩酸、塩化ナトリウム、塩化カリウム、塩化アンモニウム等を挙げることが出来るが、これらに限定されるものではない。水溶性塩素化合物は1種類のみを使用しても良いし、2種類以上を混合して使用してもよい。
硫酸銅めっき液に含まれる、該水溶性塩素化合物の濃度は、塩素イオン濃度として、通常は10〜200mg/Lであり、好ましくは30〜80mg/Lである。例えば、塩素イオン濃度が10mg/L未満となる場合には、グレインリファイナー、界面活性剤等が正常に作用しにくくなる。また、200mg/Lを越える場合には、陽極からの塩素ガスの発生が多くなるため好ましくない。
【0027】
本発明のビアフィリング方法に供される基体は、ビアフィリング方法における条件に耐え得るものであって、めっきにより金属層が形成されるものであれば、任意の材質および形状の基体を使用することができる。材質としては、樹脂、セラミック、金属等が挙げられるがこれらに限定されるものではない。例えば、プリント配線板の基体や、シリコンウエハーなどの半導体用ウエハーが好適に使用される。本発明に供される基体としては、スルーホール、ビアホール等を有する基体が好ましく、より好ましくは、スルーホールおよび/またはビアホールを有するプリント配線板またはウエハーである。
【0028】
基体に使用される樹脂としては、例えば、高密度ポリエチレン、中密度ポリエチレン、分岐低密度ポリエチレン、直鎖状低密度ポリエチレン、超高分子量ポリエチレン等のポリエチレン樹脂、ポリプロピレン樹脂、ポリブタジエン、ポリブチレン樹脂、ポリスチレン樹脂等のポリオレフィン樹脂;ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリ塩化ビニリデン−塩化ビニル共重合体樹脂、塩素化ポリエチレン、塩素化ポリプロピレン、テトラフルオロエチレンなどのハロゲン含有樹脂;AS樹脂;ABS樹脂;MBS樹脂;ポリビニルアルコール樹脂;ポリアクリル酸メチルなどのポリアクリル酸エステル樹脂;ポリメタアクリル酸メチルなどのポリメタアクリル酸エステル樹脂;メタアクリル酸メチル−スチレン共重合体樹脂;無水マレイン酸−スチレン共重合体樹脂;ポリ酢酸ビニル樹脂;プロピオン酸セルロース樹脂、酢酸セルロース樹脂等のセルロース樹脂;エポキシ樹脂;ポリイミド樹脂;ナイロンなどのポリアミド樹脂;ポリアミドイミド樹脂;ポリアリレート樹脂;ポリエーテルイミド樹脂;ポリエーテルエーテルケトン樹脂;ポリエチレンオキサイド樹脂;PET樹脂などの各種ポリエステル樹脂;ポリカーボネート樹脂;ポリサルホン樹脂;ポリビニルエーテル樹脂;ポリビニルブチラール樹脂;ポリフェニレンオキサイドなどのポリフェニレンエーテル樹脂;ポリフェニレンサルファイド樹脂;ポリブチレンテレフタレート樹脂;ポリメチルペンテン樹脂;ポリアセタール樹脂;塩ビ−酢ビコポリマー;エチレン−酢ビコポリマー;エチレン−塩ビコポリマー;等およびこれらのコポリマーならびにブレンドのような熱可塑性樹脂、エポキシ樹脂;キシレン樹脂;グアナミン樹脂;ジアリルフタレート樹脂;ビニルエステル樹脂;フェノール樹脂;不飽和ポリエステル樹脂;フラン樹脂;ポリイミド樹脂;ポリウレタン樹脂;マレイン酸樹脂;メラミン樹脂;尿素樹脂;等の熱硬化性樹脂、並びにこれらの混合物が挙げられるが、これらに限定されない。好ましい樹脂としては、エポキシ樹脂、ポリイミド樹脂、ビニル樹脂、フェノール樹脂、ナイロン樹脂、ポリフェニレンエーテル樹脂、ポリプロピレン樹脂、フッ素系樹脂、ABS樹脂が挙げられ、より好ましくは、エポキシ樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂、フッ素系樹脂、ABS樹脂であり、さらにより好ましくは、エポキシ樹脂、およびポリイミド樹脂である。また、樹脂基体は、単独の樹脂からなるものであってもよく、また複数の樹脂からなるものでもよい。また、他の基体上に樹脂が塗布、または積層されたような複合物であっても良い。また、本発明で使用可能な樹脂基体は、樹脂成型物に限定されず、樹脂間にガラス繊維強化材等の補強材を介在させた複合物であってもよく、或いはセラミックス、ガラス、シリコン等の金属等の各種の素材からなる基材に樹脂による皮膜を形成したものであってもよい。
【0029】
基体材料として使用可能なセラミックとしては、アルミナ(Al)ステアタイト(MgO・SiO)、フォルステライト(2MgO・SiO)、ムライト(3Al・2SiO)、マグネシア(MgO)、スピネル(MgO・Al)、ベリリア(BeO)をはじめとする酸化物系セラミックスや、窒化アルミニウム、炭化ケイ素などの非酸化物系セラミックス、さらにはガラスセラミックスをはじめとする低温焼成セラミックスなどが挙げられるがこれらに限定されるものではない。
【0030】
本発明のビアフィリング方法においては、めっき温度(液温)はめっき浴の種類に応じて適宜設定されることとなるが、通常、10〜40℃であり、好ましくは20〜30℃である。めっき温度が10℃より低い場合には、めっき液の導電性が低下するため、電解時の電流密度を高くすることが出来ず、めっき皮膜の成長速度が遅くなり、生産性が低下する。また、めっき温度が40℃より高い場合には、グレインリファイナーが分解する恐れがあり好ましくない。
本発明のビアフィリング方法においては、めっきされる金属に応じて、適当な任意の陽極を使用することができる。また可溶性陽極、不溶性陽極のどちらも使用できる。例えば、銅めっきの場合には、可溶性陽極として含リン銅陽極、不溶性陽極として、酸化イリジウム、白金張りチタン、白金、グラファイト、フェライト、二酸化鉛および白金族元素酸化物をコーティングしたチタン、ステンレススチール等の材質の陽極が使用できる。
【0031】
本発明のビアフィリング方法では、めっき液に空気または酸素を通過させ、めっき液中の溶存酸素濃度を高めることが好ましい。理論に拘束されるのは望まないが、めっき液中の溶存酸素は酸化剤として機能して、該めっき液中の−X−S構造を有する化合物を低減させるものと考えられる。めっき液中の溶存酸素濃度を高める方法としては、空気または酸素でのめっき液のバブリングが好ましく、該バブリングはめっき液を撹拌する態様のものであっても良いし、撹拌とは関係なく行われるものであっても良い。また、めっき液中の溶存酸素濃度を高めるバブリングは、電解めっき処理中に行われても良いし、めっき処理の休止中に行われても良い。
本発明のビアフィリング方法では、撹拌を行なうことは差し支えなく、被めっき物表面への金属イオンおよび添加剤の供給を均一化するために撹拌を行なうことが好ましい。撹拌方法としては、エアー撹拌や噴流が使用できる。めっき液中の溶存酸素を増加させるという観点から、空気による撹拌が好ましい。また、噴流で撹拌を行う場合にも、空気による撹拌を併用しても良い。更に、あけ替え濾過、循環濾過を行なうこともでき、特に濾過器でめっき液を循環濾過することが好ましく、これによりめっき液の温度を均一化し、且つめっき液中のゴミ、沈澱物等を除去することができる。
【0032】
本発明のビアフィリング方法により、空隙のないビアの充填が達成される。
上記において銅めっきの場合を例として述べたが、他の金属の場合にも同様であることは前記の通りであり、その場合には、任意の公知のめっき液を使用して本発明の方法を実施することができる。その際、電解めっき液の基本組成としては、公知の、通常の電解めっきに使用されるものであれば特に制限なく使用することができ、本発明の目的が達成される限りにおいては、適宜、基本組成の組成物の変更、濃度の変更、添加剤の添加等をすることが可能である。
【0033】
以下、実施例により本発明を詳細に説明するが、かかる実施例は例示にすぎず、本発明の範囲を何ら制限するものではない。
【0034】
【実施例】
実施例1
めっき浴組成
CuSO・5HO 127.7g/L
SO 213.2g/L
Cl 70mg/L
SPS 4mg/L
ノニオン系界面活性剤 250mg/L
注)SPS:ビス(3−スルホプロピル)ジスルフィドジソーダ
ノニオン系界面活性剤としては、オキシランメチルポリマー−オキシランモノブチルエーテルであるTEXACOケミカルカンパニー製のJEFFOX WL−5000を使用した。これは以下の実施例においても同じである。
PPR電解条件
第1工程
電流密度 2A/dm
F/R比 1/3
正電解時間 10msec
逆電解時間 0.5msec
温度:20℃
時間:11分
第2工程
電流密度 2A/dm
F/R比 1/0.5
正電解時間 10msec
逆電解時間 0.5msec
温度:20℃
時間:45分
【0035】
比較例1
実施例1と同じ組成のめっき液を用いて実験を行った。
フラッシュめっき
直流電解
電流密度 2A/dm
温度:20℃
時間:11分
第1工程
電流密度 2A/dm
F/R比 1/3
正電解時間 10msec
逆電解時間 0.5msec
温度:20℃
時間:45分
【0036】
比較例
実施例1と同じ組成のめっき液を用いて実験を行った。
電流密度 2A/dm
F/R比 1/0.5
正電解時間 10msec
逆電解時間 0.5msec
温度:20℃
時間:56分
ビアの断面の状態を示す模式図を図1に示す。
なお、ビアのビア直径は120ミクロン、深さは60ミクロンであった。
【0037】
比較例
CuSO・5HO 250g/L
SO 150g/L
Cl 60mg/L
SPS 2mg/L
ノニオン系界面活性剤 200mg/L
PPR電解条件
第1工程
電流密度 0.5A/dm
F/R比 1/2
正電解時間 10msec
逆電解時間 0.5msec
温度:20℃
時間:90分
ビアの断面の状態を示す模式図を図2に示す。
なお、ビアのビア直径は30ミクロン、絶縁層厚さ40ミクロンであった。
【0038】
実施例
逆電解の後に、1msecの休止時間を設けたことを除き、比較例3と同じ条件で実験を行った。
結果を同じく図2に示す。
両者とも、良好にフィリングされていることがわかる。
【図面の簡単な説明】
【図1】図1は実施例1および比較例1、2におけるビアの断面の状態を示す模式図である。
【図2】図2は比較例3および実施例2におけるビアの断面の状態を示す模式図である。

Claims (7)

  1. PPR電流を正電解時間1−50msec、逆電解時間0.2−5msecの周期で加え、且つ休止時間を有するビアフィリング方法であって、正電解と逆電解との電流密度比であるF/R比が1/1−1/10でビアフィリングをする第1の工程、およびF/R比が1/1−1/0.1でビアフィリングをする第2の工程を含み、第2の工程のF/R比が第1の工程のF/R比よりも小さな、ビアフィリング方法。
  2. PPR電流を正電解時間1−50msec、逆電解時間0.2−5msec、および0.1−20msecの休止時間の周期で加える、請求項記載の方法。
  3. フィリングされる金属が銅である、請求項1または請求項2に記載の方法。
  4. グレインリファイナーの存在下にビアフィリングが行われる、請求項1からのいずれか1項記載の方法。
  5. 界面活性剤の存在下にビアフィリングが行われる、請求項1からのいずれか1項記載の方法。
  6. 請求項1からのいずれか1項記載の方法によりビアフィリングされた複合材料。
  7. 請求項1からのいずれか1項記載の方法によりビアフィリングされたプリント配線板。
JP2001388120A 2001-12-20 2001-12-20 ビアフィリング方法 Expired - Lifetime JP3976564B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001388120A JP3976564B2 (ja) 2001-12-20 2001-12-20 ビアフィリング方法
KR1020020080994A KR20030053008A (ko) 2001-12-20 2002-12-18 비어 충전법
EP02258723A EP1324384A3 (en) 2001-12-20 2002-12-18 Via filling method
TW091136778A TW569390B (en) 2001-12-20 2002-12-20 Via filling method
CN02159112A CN1427668A (zh) 2001-12-20 2002-12-20 导孔填充方法
US10/327,588 US6761814B2 (en) 2001-12-20 2002-12-20 Via filling method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001388120A JP3976564B2 (ja) 2001-12-20 2001-12-20 ビアフィリング方法

Publications (2)

Publication Number Publication Date
JP2003183885A JP2003183885A (ja) 2003-07-03
JP3976564B2 true JP3976564B2 (ja) 2007-09-19

Family

ID=19188116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001388120A Expired - Lifetime JP3976564B2 (ja) 2001-12-20 2001-12-20 ビアフィリング方法

Country Status (6)

Country Link
US (1) US6761814B2 (ja)
EP (1) EP1324384A3 (ja)
JP (1) JP3976564B2 (ja)
KR (1) KR20030053008A (ja)
CN (1) CN1427668A (ja)
TW (1) TW569390B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI255871B (en) * 2000-12-20 2006-06-01 Learonal Japan Inc Electrolytic copper plating solution and process for electrolytic plating using the same
TWI268966B (en) * 2001-06-07 2006-12-21 Shipley Co Llc Electrolytic copper plating method
JP2003213489A (ja) * 2002-01-15 2003-07-30 Learonal Japan Inc ビアフィリング方法
US20040118691A1 (en) * 2002-12-23 2004-06-24 Shipley Company, L.L.C. Electroplating method
GB0302222D0 (en) * 2003-01-31 2003-03-05 Univ Heriot Watt Stencil manufacture
JP2006131926A (ja) * 2004-11-02 2006-05-25 Sharp Corp 微細孔に対するメッキ方法、及びこれを用いた金バンプ形成方法と半導体装置の製造方法、並びに半導体装置
KR100632552B1 (ko) * 2004-12-30 2006-10-11 삼성전기주식회사 내부 비아홀의 필 도금 구조 및 그 제조 방법
US7425255B2 (en) * 2005-06-07 2008-09-16 Massachusetts Institute Of Technology Method for producing alloy deposits and controlling the nanostructure thereof using negative current pulsing electro-deposition
JP4932370B2 (ja) * 2006-07-28 2012-05-16 日本マクダーミッド株式会社 電解めっき方法、プリント配線板及び半導体ウェハー
JP5568250B2 (ja) * 2009-05-18 2014-08-06 公立大学法人大阪府立大学 銅を充填する方法
KR20120024288A (ko) * 2010-09-06 2012-03-14 삼성전기주식회사 인쇄회로기판의 도금층 형성 방법
TWI454320B (zh) * 2011-08-19 2014-10-01 Jieng Tai Internat Electric Corp 填補穿孔的方法
CN102443828B (zh) * 2011-09-23 2014-11-19 上海华力微电子有限公司 一种在半导体硅片的通孔中进行电镀铜的方法
JP5541386B2 (ja) * 2012-03-16 2014-07-09 大日本印刷株式会社 インターポーザ基板の製造方法
CN109327975A (zh) * 2017-07-31 2019-02-12 奥特斯奥地利科技与系统技术有限公司 用于部件承载件中的孔的无缺陷铜填充的方法和镀覆装置
US11746433B2 (en) 2019-11-05 2023-09-05 Macdermid Enthone Inc. Single step electrolytic method of filling through holes in printed circuit boards and other substrates

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396467A (en) * 1980-10-27 1983-08-02 General Electric Company Periodic reverse current pulsing to form uniformly sized feed through conductors
JPH0724334B2 (ja) 1987-01-19 1995-03-15 株式会社日立製作所 回路板
US5972192A (en) * 1997-07-23 1999-10-26 Advanced Micro Devices, Inc. Pulse electroplating copper or copper alloys
US6071398A (en) * 1997-10-06 2000-06-06 Learonal, Inc. Programmed pulse electroplating process
JP4132273B2 (ja) * 1998-08-25 2008-08-13 日本リーロナール有限会社 充填されたブラインドビアホールを有するビルドアッププリント配線板の製造方法
JP3594894B2 (ja) * 2000-02-01 2004-12-02 新光電気工業株式会社 ビアフィリングめっき方法

Also Published As

Publication number Publication date
TW569390B (en) 2004-01-01
EP1324384A2 (en) 2003-07-02
EP1324384A3 (en) 2007-12-26
TW200305972A (en) 2003-11-01
JP2003183885A (ja) 2003-07-03
KR20030053008A (ko) 2003-06-27
CN1427668A (zh) 2003-07-02
US20030183526A1 (en) 2003-10-02
US6761814B2 (en) 2004-07-13

Similar Documents

Publication Publication Date Title
US6835294B2 (en) Electrolytic copper plating method
JP3976564B2 (ja) ビアフィリング方法
US6881319B2 (en) Electrolytic copper plating solution and method for controlling the same
JP2003213489A (ja) ビアフィリング方法
JP4510369B2 (ja) 電解銅めっき方法
JP4481541B2 (ja) 電解銅めっき液および電解銅めっき液の管理方法
EP1310582A1 (en) Process for electrolytic copper plating
JPWO2002031228A1 (ja) 不溶性陽極を使用する電解銅めっき方法
US9150976B2 (en) Electrolytic copper plating liquid and the electrolytic copper plating method
JP3853671B2 (ja) 電解銅めっき方法
JP2003183879A (ja) 電解めっき方法
US20040118691A1 (en) Electroplating method
JP2003213478A (ja) 電解銅めっき方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060731

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070619

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150