KR20030053008A - 비어 충전법 - Google Patents

비어 충전법 Download PDF

Info

Publication number
KR20030053008A
KR20030053008A KR1020020080994A KR20020080994A KR20030053008A KR 20030053008 A KR20030053008 A KR 20030053008A KR 1020020080994 A KR1020020080994 A KR 1020020080994A KR 20020080994 A KR20020080994 A KR 20020080994A KR 20030053008 A KR20030053008 A KR 20030053008A
Authority
KR
South Korea
Prior art keywords
current density
electrolysis
msec
plating
resins
Prior art date
Application number
KR1020020080994A
Other languages
English (en)
Inventor
구사카마사루
츠치다히데키
Original Assignee
쉬플리 캄파니, 엘.엘.씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쉬플리 캄파니, 엘.엘.씨. filed Critical 쉬플리 캄파니, 엘.엘.씨.
Publication of KR20030053008A publication Critical patent/KR20030053008A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1492—Periodical treatments, e.g. pulse plating of through-holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

침착 금속층의 평탄화(planarization)가 우수하고 충전성이 뛰어난 비어 (via) 충전이 제공된다. 이는 순방향(forward) 전기분해 간격이 1 내지 50 msec이고 역방향(reverse) 전기분해 간격이 0.2 내지 5 msec인 사이클로 적용된 PPR 전류법에서 순방향 전기분해와 역방향 전기분해 간의 전류 밀도비, 즉 F/R비가 1/1 내지 1/10 범위일 때 달성된다.

Description

비어 충전법{Via filling method}
본 발명은 비어 충전법에 관한 것이다. 보다 구체적으로, 본 발명은 종래의 방법에 비해 평탄화(planarization) 및 충전성이 우수한 비어 충전법에 관한 것이다.
최근, 퍼스널 컴퓨터와 같은 전자 장비(electronic equipment)의 크기를 소형화하고 성능을 향상시키기 위해 인쇄배선판을 박형화하고 접속 밀도를 높이는 것이 강하게 요구되고 있다. 이와 같은 요구에 부응하기 위한 일환으로 각각의 개별층을 패턴화하여 인쇄배선판상에 적층시키는 빌드-업(build-up) 공정 기법을 이용하여 제조되는 다층 인쇄배선판("빌드-업" 인쇄배선판)을 사용하게 되었다.
최근, 빌드-업 인쇄배선판의 인접한 층간에 전기 전도성을 제공하기 위해 마이크로 비어 홀(micro via hole: 이하에서는 종종 "MVH"로 지칭된다)을 전도성 물질로 완전히 충전시키는, "비어 충전"으로 공지된 방법이 개발되었다. 이와 같은 비어 충전은 MVH의 내벽 표면만을 도금하는 선행 방법에 비해 직경이 작은 MVH를 사용하여 적절한 전기 전도성을 제공함으로써 인쇄배선판의 유효 표면적을 증가시킬 수 있다. 이 방법은 인쇄배선판의 크기를 감소시키고 그의 밀도를 증가시키는데 효과적이다.
인쇄법을 사용하여 MVH를 전기 전도성 페이스트로 충전하는 방법, MVH 저부의 전도층만을 활성화시키고 그 위에 비전해 도금이 선택적으로 적층되는 방법 및 전해도금이 수행되는 방법을 포함하여 다양한 비어 충전법이 개발되었다.
그러나, 전도성 페이스트는 금속과 유기 물질의 혼합물로, 그의 전도성이 순수한 금속에 비해 낮으며, 소직경 MVH에서 충분한 전기 전도성을 제공하는 것이 어렵다. 따라서, 전기 전도성 페이스트는 인쇄배선판의 밀도를 증가시키고 소형하는데 효과적인 방법이라고 말할 수 없다. 또한, 인쇄법을 이용하여 실시되는 충전은, 한 쪽 끝이 막힌 소직경 홀내로 점성 페이스트를 채우는 것을 필요로 하나, 페이스트는 점성이 있기 때문에 보이드(void)를 남기지 않고 홀을 완전히 충전하기는 어렵다. 비전해 도금을 사용하는 방법은 MVH 충전 물질이 고전도성 금속 침착물이라는 점에서 전기적 전도성 페이스트 방법보다 우수하지만, 도금층이 침착되는속도가 느리기 때문에 생산성 면에서 문제가 있다. 예를 들어, 전형적인 고속 비전해 구리 도금액이 사용되는 경우, 도금 필름의 침착 속도는 시간당 약 3 미크론이다. 이 방법이 직경 100 ㎛ 및 깊이 100 ㎛인 전형적인 블라인드 비어 홀(blind via hole)(이후, 때때로 "BVH"로 지칭된다)을 구리로 충전하는데 사용되는 경우 처리시간은 30 시간 이상이 소요되기 때문에, 생산성이 극히 불량하다.
전해 도금은 비전해 도금에 비해 도금 시간을 상당히 단축될 수 있기 때문에, 전기 도금이 MVH에 적용될 수 있을 것으로 강력히 기대된다. 그러나, MVH내 전체 표면상에 금속을 침착시키는 경우에는, 보이드를 남기지 않고 금속으로 MVH 내부를 충전하기 위해 MVH 내측 저부 표면 부근의 도금 속도가 개구부 부근에서의 도금 속도보다 빨라야 한다. 저부 표면 부근의 침착 속도가 개구부에서의 침착 속도와 같거나 이 보다 느린 경우, MVH가 충전되지 않거나, MVH의 내부가 금속으로 완전히 충전되기 전에 그의 개구부가 막혀 MVH 내측에 보이드가 남게 되므로 어느 경우나 실용성이 불충분하다. 따라서, 마이크로 비어 홀을 성공적으로 충전하는 것은 금속이 적절히 침착될 수 있도록 충전 파라미터를 엄격히 조절하는 것을 필요로 한다.
통상적으로, MVH 저부 표면 부근의 침착 속도를 촉진하기 위해 전해 도금액을 사용하는 경우, 직류가 전형적으로 전기분해에 사용되어 왔다. 양극 및 음극을 번갈아 사용하는 주기적 리버스(periodic reverse ("PR")) 전기분해 방법이 이미 공지되었지만, 그 사이클 수가 수 초 내지 수십 초로 매우 길기 때문에 금속 침착 속도를 만족스러우리 만큼 느리게 할 수 없다.
또한, 충전된 표면이 편평하지 않고 비어 중심이 들쭉날쭉한 형태를 이룬다. 이 때문에, 충분한 높이로 충전되는 경우 비어 외측부상의 도금이 두꺼워지기 때문에 후 처리동안 심각한 문제를 야기할 뿐만 아니라 경제적인 관점에서도 바람직하지 않다.
심사되지 않은 일본 특허출원 제 2000-68651호에 황 원자를 갖는 특정 화합물을 함유하는 용액 및 PPR(pulse periodic reverse) 전류를 사용하여 전해 도금을 수행하는 방법이 개시되었다. 그러나, 이 특허출원에 개시된 발명은 PPR 전류를 사용하여 기판에 대해 황 이온을 함유하는 특정 화합물의 침착 및 제거를 조절하는 것으로, 고종회비를 갖는 마이크로 비어 홀을 성공적으로 충전하기 위해 도금 조건을 엄격히 조절할 필요가 있다.
본 발명은 상술한 상황을 반영한 결과로, 그의 목적은 평탄화가 우수한 표면을 제공함과 동시에 단시간내에 뛰어난 충전성을 제공하는 신규 충전법을 제공하는데 있다.
본 발명은 PPR 전류가 순방향(forward) 전기분해 간격 1 내지 50 msec 및 역방향(reverse) 전기분해 간격 0.2 내지 5 msec의 사이클로 적용되고 F/R비가 1/1 내지 1/10 범위인 비어 충전법을 제공한다. F/R 비는 순방향 전기분해 전류밀도 대 역방향 전기분해 전류밀도 비이다. 따라서, 본 발명은 기판을 금속 전기도금조와 접촉시키고, 목적하는 금속층을 침착시키기에 충분한 전류밀도를 적용하여 기판상의 비어를 충전하는 방법으로서, 전류밀도가 순방향 전류밀도(F) 1 내지 50 msec 및 역방향 전류밀도(R) 0.2 내지 5 msec의 사이클로 적용되며, 이때 F/R비는 1/1 내지 1/10이다.
본 발명에 따라, 또한 기판을 금속 전기도금조와 접촉시키고, 목적하는 금속층을 침착시키기에 충분한 전류밀도를 적용하여 기판상의 비어를 충전하는 방법으로서, 전류밀도가 제 1 순방향 전류밀도(F1) 1 내지 50 msec 및 제 1 역방향 전류밀도(R1) 0.2 내지 5 msec의 제 1 사이클(이때 F1/R1비는 1/1 내지 1/10이다), 및 제 2 순방향 전류밀도(F2) 1 내지 50 msec 및 제 2 역방향 전류밀도(R2) 0.2 내지 5 msec의 제 2 사이클(이때 F2/R2비는 1/1 내지 1/0.1이다)로 적용되며 제 2 역방향 전류밀도가 제 1 역방향 전류밀도보다 작은 방법이 제공된다.
도 1a 내지 1e 및 도 2a 내지 2e는 본 발명에 따라 충전된 비어(via)의 단면적을 나타내는 개략도이다.
도 3a 및 3e는 비교 방법을 이용하여 충전된 비어의 단면적을 나타내는 개략도이다.
도 4 및 5는 본 발명에 따라 충전된 비어의 단면적을 나타내는 개략도이다.
순방향 전기분해 간격은 도금 대상이 음극으로 작용하는 상태로 전기분해가 수행되는 간격을 의미하며, 역방향 전기분해 간격은 도금 대상이 양극으로 작용하는 상태로 전기분해가 수행되는 간격을 의미한다. 순방향 전기분해 간격 및 역방향 전기분해 간격은 도금 조건에 따라 달라질 것이지만, 충전될 MVH의 직경 및 종횡비, 충전제로 사용되는 금속 타입 등의 조건은 전형적으로 하기하는 바와 같다. 순방향 전기분해 간격은 1 내지 50 msec, 바람직하게는 5 내지 30 msec 및 보다 바람직하게는 10 내지 20 msec이다. 역방향 전기분해 간격은 0.2 내지 5 msec, 바람직하게는 0.2 내지 2 msec 및 보다 바람직하게는 0.2 내지 1 msec이다.
1 msec 미만의 순방향 전기분해가 사용될 수도 있지만, 정상적인 금속 침착의 개시전에 전기분해가 종료될 것이기 때문에 바람직하지 않다. 50 msec 보다 긴 순방향 전기분해가 사용될 수 있지만, 블라인드 비어 홀의 개구부 부근에 그레인 리파이너(grain refiner)의 흡착이 증가할 수 있어서 블라인드 비어 홀 저부 부근에서의 금속 도금의 침착 속도가 저부에서의 침착 속도보다 빨라질 수 없고 따라서 우수한 충전을 얻는 것이 곤란할 수 있다. 0.2 msec 보다 짧은 역방향 전기분해가 사용될 수 있지만, 블라인드 비어 홀 개구부 부근에서 그레인 리파이너의 부착이 증가할 것이다. 이와 같이 그레인 리파이너의 부착이 증가하게 되면 블라인드 비어 홀 저부 부근에서의 금속 도금층의 침착 속도가 개구부에서의 침착 속도보다 빨라질 수 없고 따라서 우수한 충전을 얻는 것이 곤란할 수 있다. 한편, 역방향 전기분해 간격이 5 msec 보다 길어지면, 침착되는 금속 도금층이 용해될 것이고, 블랭크 비어 홀을 충전하는데 필요한 시간이 증가할 것이기 때문에 바람직하지 않다.
순방향 전기분해는 바람직하게는 0.1 내지 20 A/dm2, 보다 바람직하게는 바람직하게는 0.1 내지 10 A/dm2의 전류밀도로 수행된다. 역방향 전기분해는 바람직하게는 0.1 내지 200 A/dm2, 보다 바람직하게는 바람직하게는 0.1 내지 100 A/dm2의 전류밀도로 수행된다.
본 원에 사용된 순방향 전기분해 전류밀도 대 역방향 전기분해 전류밀도의 비는 "F/R 비"로 언급된다. 달리 표현하면, 순방향 전기분해 전류밀도의 값(F)이1일때의 역방향 전기분해 전류밀도의 값을 F/R 비라 하고, 이 값은 F/R=1/2일 때보다 F/R=1/1일 때가 더 낮다. F/R비는 바람직하게는 1/1 내지 1/10, 보다 바람직하게는 1/1 내지 1/5 및 가장 바람직하게는 1/1 내지 1/3이다.
F/R 비가 1 보다 작으면, 블라인드 비어 홀의 개구부 부근에 부착된 그레인 리파이너를 충분히 제거하는 것이 어려울 수 있으며, 그 결과, 블라인드 비어 홀의 저부 부근에서의 금속 도금층의 침착 속도가 개구부에서의 침착 속도보다도 빠를 수 없어 만족스러운 충전 효과를 기대할 수 없다.
본 발명은 또한 순방향 전기분해 간격이 1 내지 50 msec이고 역방향 전기분해 간격이 0.2 내지 5 msec인 PPR 전류가 또한 적용되는 비어 충전법을 제공하는데, 이때 F/R비가 1/1 내지 1/10으로 비어 충전이 수행되는 제 1 공정 및 F/R비가 1/1 내지 1/0.1로 비어 충전이 수행되는 제 2 공정이 수반되며, 제 2 공정에서의 F/R 비는 제 1 공정에서의 F/R 비보다 작다; 즉, 제 2 공정에 사용된 역방향 전류밀도는 제 1 공정에 사용된 역방향 전류밀도보다 작다. 상기 언급된 제 2 공정을 수행함으로써, 비어 부근의 표면이 편평한 비어 충전 효과가 가능해질 수 있다.
제 2 공정에서, F/R 비는 1/1 내지 1/0.1이고, 제 2 공정에서의 F/R 비는 제 1 공정에서의 F/R 비보다 작아야 한다. 제 1 공정에서 블라인드 비어 홀의 내측 충전이 실질적으로 촉진되더라도, 충전이 완료되었을 때 표면 평탄화가 불충분할 수 있으며, 일부의 경우에는, 비어 중앙부보다 움푹 들어간 표면을 제공할 수 있다. 이 경우, 충전이 거의 완료되어 갈 때 F/R 비를 작게 하여 제 2 공정의 도금을 수행하는 것이 바람직하다. F/R 비의 감소는 첨가 물질의 효과를 변화시키며,고전류부에서 침착을 억제하는 효과를 감소시키기 때문에 편평한 표면을 얻는 것이 가능해질 것으로 판단된다. 제 2 공정에서, F/R 비는 바람직하게는 1/1 내지 1/0.2, 및 보다 바람직하게는 1/1 내지 1/0.5이어야 한다.
본 발명에서는, PPR 전기분해를 이용하여 비어 충전법을 수행하기 전에 플래쉬(flash) 도금공정을 이용하여 비어 홀의 내벽상에 금속층을 침착시킴으로써 전기 전도성을 보장한다.
이러한 플래쉬 도금은 직류 전기분해법, 펄스 전기분해법 또는 PPR 전기분해법을 이용하여 실시될 수 있다. 즉, 본 발명은 또한 다음 세가지 형태로 제공된다:
i) 본 발명의 비어 충전법이 직류 전기분해를 사용하여 플래쉬 도금된 후 수행되는 방법;
ii) 본 발명의 비어 충전법이 펄스 전기분해를 사용하여 플래쉬 도금된 후 수행되는 방법; 및
iii) 본 발명의 비어 충전법이 PPR 전기분해를 사용하여 플래쉬 도금된 후 수행되는 방법.
상술한 바와 같은 본 발명의 비어 충전법은 제 1 공정만이 단독으로 수행되는 케이스, 및 제 1 공정 및 제 2 공정이 둘 다 수행되는 케이스를 포함한다. 그 결과, 편의상, 본 발명에서 제 1 공정은 "충전 공정"으로 지칭되고, 제 2 공정은 "평탄화 공정"으로 지칭되며, 본 발명은 다음과 같은 8 가지 타입의 방법을 포함한다:
1) 충전 공정이 단독으로 수행되는 방법.
2) 충전 공정 및 평찬화 공정이 수행되는 방법.
3) 직류 전기분해 플래쉬 도금 및 충전 공정이 수행되는 방법.
4) 펄스 전류 전기분해 플래쉬 도금 및 충전 공정이 수행되는 방법.
5) PPR 전기분해 플래쉬 도금 및 충전 공정이 수행되는 방법.
6) 직류 전기분해 플래쉬 도금, 충전 공정 및 평탄화 공정이 수행되는 방법.
7) 펄스 전류 전기분해 플래쉬 도금, 충전 공정 및 평탄화 공정이 수행되는 방법.
8) PPR 전기분해 플래쉬 도금, 충전 공정 및 평탄화 공정이 수행되는 방법.
직류 전기분해는 직류 전원을 사용하는 전기분해를 의미한다. 전류, 시간 간격 및 다른 전기분해 조건은 도금액의 조성과 함께 이미 알려졌으며, 당업자들에 의해 적절히 선택될 수 있다.
펄스 전기분해는 펄스 전원, 즉 전원이 순방향 전기분해 간격과 정지 간격 사이에서 펄스 상태인 전기분해 조건을 이용하여 수행되는 전기분해 도금을 의미한다. 전류, 시간 간격 및 다른 전기분해 조건은 도금액의 조성과 함께 이미 알려졌으며, 당업자들에 의해 적절히 선택될 수 있다.
플래쉬 도금용 PPR 전기분해는 전형적으로 1 내지 50 msec의 순방향 전기분해 간격 및 전기분해 및 0.2 내지 5 msec의 역방향 전기분해 간격을 적용함으로써 수행되며, 다른 간격이 유리하게 사용될 수도 있다. 이러한 플래쉬 도금용 PPR 전기분해는 전형적으로 충전 공정의 F/R 비보다 작은 1/1 내지 1/0.1의 F/R 비에서수행된다.
어느 방법이 선택되던지 간에, 플래쉬 도금은 충분한 전도성이 이루어져 비어 홀의 전체 측벽상에 금속이 침착될 때까지 실시된다. 플래쉬 도금이 완료되었을 때 금속 층 두께는 전형적으로 5 ㎛ 이하, 및 바람직하게는 0.5 내지 5 ㎛이다.
비어 홀의 종횡비가 큰 경우 PPR 전기분해를 이용한 방법이 바람직하다는 것을 주목할 필요가 있으며; 이는 PPR 전기분해가 더 좋은 표면 적합성을 제공하기 때문이다. 직류 전기분해용 도금액의 조성은 일반적으로 PPR 전기분해용 도금액의 조성과 상이하기 때문에 직류 전기분해법은 두개의 도금 탱크를 필요로 하지만, PPR 전기분해법은 하나의 도금 탱크를 이용하여 실시될 수 있다. 이와 같이 단일 도금 탱크를 이용하게 되면 단순히 전기분해 조건을 변화시킴으로써 전 공정을 실시하는 것이 가능해져, 작업면에서 편리할 뿐만 아니라 경제적인 측면으로도 유리하다. 그러나, 용액의 조성에 따라, 동일한 도금 탱크에서 직류 전기분해와 PPR 전기분해를 둘 다 수행하는 것이 또한 가능하다.
본 발명에서 PPR 전기분해에 정지 시간 간격이 제공되어야 한다. 즉, 본 발명에서, PPR 전류는 1 내지 50 msec의 순방향 전기분해 간격, 0.2 내지 5 msec의 역방향 전기분해 간격 및 0.1 내지 20 msec의 정지 간격의 사이클로 적용될 수 있다. 정지 간격은 바람직하게는 0.5 내지 5 msec 및 보다 바람직하게는 0.5 내지 1 msec이다. 정지 간격은 전 PPR 전기분해 공정에서 이용될 수 있다. 달리 표현하자면, PPR 전기분해는 본 발명의 비어 충전법에서 제 1 공정, 제 2 공정 및/또는 플래쉬 도금 공정에 사용된다.
본 발명에서, 정지 간격은 전기분해가 실시되지 않는 시간 간격을 의미한다. 정지 간격은 순방향 전기분해로부터 역방향 전기분해로 변환되는 시점에, 또는 역방향 전기분해로부터 순방향 전기분해로 변환되는 시점에 제공될 수 있거나, 이 둘 다에서 제공될 수 있다. 바람직하게, 정지 간격은 역방향 전기분해로부터 순방향 전기분해로 변환되는 시점에 제공된다. 이러한 타입의 정지 간격을 제공하게 되면 도금에 필요한 금속 이온을 비어 홀속으로 공급할 시간을 제공하기 때문에 양호한 충전 결과를 제공할 거라 생각된다.
본 발명의 방법은 비어 홀과 같은 고 종횡비를 갖는 오목부의 금속 내부를 충전하는데 유용할 수 있다. 본 발명의 방법을 이용함으로써 종횡비가 1, 전형적으로 3, 및 특히 5 보다 큰 직경 100 ㎛ 미만의 오목부를 충전하는 것이 가능하다.
전해적으로 도금될 수 있는 금속이 본 발명에 사용될 수 있다. 적합한 금속으로는 구리, 니켈, 금, 은, 팔라듐, 주석, 납, 백금, 크롬, 카드뮴, 철, 알루미늄 및 이들의 합금, 예를 들어 땜납(solder)이 포함되나, 이들로 제한되지 않는다.
예로, 본 발명의 방법이 금속으로서 구리를 사용하여 기술될 것이다. 그러나, 이는 단지 예시적으로 사용되었으며, 본 발명의 영역을 어떤 식으로든 제한하지 않는다. 또한, 이후 기술되는 그레인 리파이너 및 계면활성제는 특히 황산구리 도금조에 매우 적합한 것들이다. 그러나, 다른 타입의 금속을 사용한 도금에 유사한 효과를 제공하는 그밖의 다른 화합물을 사용하는 것이 널리 알려졌으며, 본 발명의 효과는 이러한 타입의 화합물을 포함하는 시스템에서도 유사하게 얻어질 수 있다.
본 발명이 구리로 블라인드 비어 홀을 충전하기 위해 사용되는 경우, 황산구리 도금액이 전형적으로 사용된다. 이러한 구리 도금액은 바람직하게는 그레인 리파이너를 함유한다. 그레인 리파이너는 도금액에서 양전하를 띠는 물질이며, 이때 그레인 리파이너는 전기분해동안 도금 제품의 표면에 부착되고, 역방향 전기분해동안 도금 제품의 표면으로부터 분리된다. 도금 제품의 표면에 부착되었을 때, 이들 물질은 금속층의 성장을 촉진하는 효과를 갖는다.
전형적으로, 그레인 리파이너는 -S-CH2O-R-SO3M 구조를 그룹으로 갖는 화합물 또는 -S-R-SO3M 구조를 그룹으로 갖는 화합물이며, 여기서 M은 수소 또는 알칼리 금속 원자이고, R은 3 내지 8 개의 탄소원자를 갖는 알킬 그룹이다. 다른 적합한 그레인 리파이너가 사용될 수 있으나, 하기 화학식 (1) 내지 (6)의 구조를 포함하는 화합물이 대표적인 그레인 리파이너이다:
(1) M-SO3-(CH2)a-S-(CH2)b-SO3-M;
(2) M-SO3-(CH2)a-O-CH2-S-CH2-O-(CH2)b-SO3-M;
(3) M-SO3-(CH2)a-S-S-(CH2)b-SO3-M;
(4) M-SO3-(CH2)a-O-CH2-S-S-CH2-O-(CH2)b-SO3-M;
(5) M-SO3-(CH2)a-S-C(=S)-S-(CH2)b-SO3-M; 및
(6) M-SO3-(CH2)a-O-CH2-S-C(=S)-S-CH2-O-(CH2)b-SO3-M.
상기 화학식 (1) 내지 (6)에서,
a 및 b는 3 내지 8의 정수이며,
M은 수소 또는 알칼리 금속이다.
그레인 리파이너는 일반적으로 "광택제(brightener)"로서 일컬어지며, 도금층의 외관을 개선시키기 위해 사용된다. 이러한 화합물은 다른 목적을 위해서도 사용될 수 있으나, 동일한 효과를 제공하는 한, 여전히 본 원에 사용된 용어 "그레인 리파이너"에 포함된다. 그레인 리파이너가 사용되는 경우, 이들은 단독으로 또는 그레인 리파이너의 혼합물로 사용될 수 있다. 그레인 리파이너는 전형적으로 0.1 내지 100 ㎎/ℓ, 또는 바람직하게는 5 내지 10 ㎎/ℓ의 양으로 사용된다. 그레인 리파이너가 도금층의 외관을 개선시키는 것 이외의 목적으로 사용되는 경우, 적합한 사용 범위는 당업자에 의해 적절히 결정될 수 있다.
본 발명의 PPR 전기분해법이 이용되는 경우, 그레인 리파이너는 전기분해에 의해 코팅되는 블라인드 비어 홀의 내측벽에 부착된 후, 짧은 역방향 전기분해 간격동안 전류가 축적되려는 블라인드 비어 홀 개구부 부근의 그레인 리파이너만이 분리된다. 결과적으로, 전류의 방향 역전이 반복되어 블라인드 비어 홀 저부 부근에 부착된 그레인 리파이너의 양은 증가되는 반면, 홀 개구부 부근에 부착된 그레인 리파이너의 양은 감소된다. 그 결과, 금속층의 성장을 촉진하는 그레인 리파이너의 효과가 블라인드 비어 홀 저부 근처에서 보다 강하게 나타나, 블라인드 비어 홀 저부 부근의 금속층 침착 속도가 개구부에서의 침착 속도보다 빨라진다. 이는 금속 침착물에 갭(gap) 또는 보이드를 남기지 않고 블라인드 비어 홀이 금속 침착물로 충전될 수 있도록 한다.
전형적으로, 전해 금속 도금액, 특히 전해 구리 도금액은 도금액중에서 습윤제로 작용하는 계면활성제를 포함한다. 통상의 계면활성제가 전해 금속 도금액에 첨가제로 사용될 수 있다. 구리 도금액의 경우, 계면활성제는 바람직하게는 적어도 5개 및 바람직하게는 20개의 에테르 옥사이드 결합을 포함하는 폴리에테르이다. 이러한 타입의 계면활성제의 예로 하기 (7) 내지 (9)의 구조를 갖는 화합물이 있으나 이들에 한정되지 않는다:
(7) HO-(CH2-CH2-O)a-H (여기서, a는 5 내지 500의 정수이다);
(8) HO-(CH2-CH(CH3)-O)a-H (여기서, a는 5 내지 200의 정수이다); 및
(9) HO-(CH2-CH2-O)a-(CH2-CH(CH3)-O)b-(CH2-CH2-O)c-H (여기서, a 및 c는 a+c가 5 내지 250이 되도록 하는 정수이고, b는 1 내지 100의 정수이다).
본 발명에 사용된 계면활성제는 단독의 계면활성제, 또는 둘 이상의 계면활성제의 혼합물일 수 있다. 금속 도금조에 사용된 계면활성제는 전형적으로 0.05 내지 10 g/ℓ, 바람직하게는 0.1 내지 5 g/ℓ의 양으로 사용된다. 계면활성제의 양이 충분하지 않으면, 불충분한 습윤 효과로 인해 침착물에 상당한 수의 핀홀(pinhole)을 야기할 수 있다.
황산구리 도금액이 사용되는 경우, 용액은 황산, 황산구리 및 클로라이드 이온의 수용성 공급원을 기본 조성물로 함유하는 수용성 용액이다. 통상의 황산구리 도금액이 사용될 수 있다.
황산구리 도금액중 황산의 농도는 전형적으로 30 내지 400 g/ℓ, 바람직하게는 170 내지 210 g/ℓ이다. 다른 적합한 양의 황산이 사용될 수 있다.
황산구리 도금액중 황산구리의 농도는 전형적으로 20 내지 250 g/ℓ, 바람직하게는 60 내지 180 g/ℓ이다. 황산구리 농도가 너무 낮으면, 도금될 기판에 충분한 구리 이온이 공급되지 않아 목적하는 구리층을 침착시키는 것이 곤란할 것이다. 또한, 황산구리 농도가 너무 높으면, 황산구리를 전부 용해시키는 것이 어려울 것이다.
클로라이드 이온의 수용성 공급원이 사용될 수 있다. 클로라이드 이온의 수용성 공급원의 예로는 염산, 염화나트륨, 염화칼륨, 염화암모늄 등이 포함된다. 이러한 클로라이드 이온 공급원은 단독으로 또는 혼합물로서 사용될 수 있다. 수용성 클로라이드 이온 공급원의 농도는 클로라이드 이온 농도로서 전형적으로 10 내지 200 ㎎/ℓ, 바람직하게는 30 내지 80 ㎎/ℓ이다.
비어 충전법의 조건에 견딜 수 있고 도금 금속 층의 제조물을 지지할 수 있는 각종 기판이 본 발명의 비어 충전법을 이용하여 도금될 수 있다. 이러한 기판은 적합한 어떤 물질로 구성될 수 있으며 적합한 어떤 형태를 가질 수 있다. 수지, 세라믹, 금속 등이 가능한 물질로 나열될 수 있으나, 본 발명은 이들에만 한정되지 않는다. 예를 들어, 인쇄배선판용 기판 및 실리콘 웨이퍼와 같은 반도체 웨이퍼를 사용하여 우수한 결과를 얻을 수 있다. 관통홀(through hole), 비어 홀 등을 갖는 기판이 본 발명에 제공되는 바람직한 기판이며, 보다 바람직하게는 관통홀 및/또는 비어홀을 갖는 기판 및 인쇄배선판이 사용될 수 있다.
기판에 사용되는 수지의 예로는, 고밀도 폴리에틸렌, 중밀도 폴리에틸렌, 측쇄 저밀도 폴리에틸렌, 직쇄 저밀도 폴리에틸렌, 초고분자량 폴리에틸렌 및 다른 폴리에틸렌 수지, 폴리프로필렌 수지, 폴리부타디엔, 폴리부틸렌 수지, 폴리스티렌 수지 및 다른 폴리올레핀 수지, 폴리비닐 클로라이드 수지, 폴리비닐리덴 클로라이드 수지, 폴리비닐리덴 클로라이드-비닐 클로라이드 코폴리머 수지, 염소화 폴리에틸렌, 염소화 폴리프로필렌, 테트라플루오로에틸렌 및 다른 할로겐 함유 수지, AS 수지, ABS 수지, MBS 수지, 폴리비닐 알콜 수지, 폴리메틸 아크릴레이트 및 다른 폴리에스테르 아크릴레이트 수지, 메타-폴리 아크릴레이트 메틸-스티렌 코폴리머 수지, 무수 말레산-스티렌 코폴리머 수지, 폴리비닐 아세테이트 수지, 폴리셀룰로즈 프로피오네이트 및 수지, 셀룰로즈 아세테이트 및 다른 셀룰로즈 수지, 에폭시 수지, 폴리이미드 수지, 나일론 및 다른 폴리아미드 수지, 폴리아미드이미드 수지, 폴리알릴레이트 수지, 폴리에틸 이미드 수지, 폴리에틸 에틸 케톤 수지, 폴리에틸렌 옥사이드 수지, PET 및 다른 타입의 폴리에스테르 수지, 폴리카보네이트 수지, 폴리설폰 수지, 폴리비닐 에테르 수지, 폴리비닐 부티랄 수지, 폴리페닐렌 옥사이드 및 다른 폴리페닐렌 에테르 수지, 폴리페닐렌 설파이드 수지, 폴리부틸렌 테레프탈레이트 수지, 폴리메틸 펜탄 수지, 비닐 클로라이드-비닐 아세테이트 코폴리머, 에틸렌 비닐 아세테이트 코폴리머, 에틸렌 비닐 클로라이드 코폴리머 등, 및 상기 다른 열가소성 수지의 코폴리머 및 혼합물, 에폭시 수지, 자일렌 수지, 구아나민 수지, 디알릴프탈레이트 수지, 비닐 에스테르 수지, 페놀 수지, 불포화 폴리에스테르 수지, 퓨란 수지, 폴리이미드 수지, 폴리우레탄 수지, 말레산 수지, 멜라민 수지, 우레아 수지, 및 다른 열경화성 수지 및 이들의 혼합물이 포함되나, 이들물질로만 한정되지 않는다. 바람직한 수지로는 에폭시 수지, 폴리이미드 수지, 비닐 수지, 페닐 수지, 나일론 수지, 폴리페닐렌 에스테르 수지, 폴리프로필렌 수지, 불소 수지 및 ABS 수지가 포함되며, 더욱 바람직한 수지는 에폭시 수지, 폴리이미드 수지, 폴리페닐렌 에테르 수지, 불소 수지 및 ABS 수지이고, 더욱 더 바람직한 수지는 에폭시 수지 및 폴리이미드 수지이다. 또한, 수지 기판은 단일 수지 또는 수개의 수지로 제조될 수 있다. 추가로, 수지는 다른 기판 물질상에 코팅되거나, 복수개의 층을 갖는 조합 물질이 사용될 수도 있다. 본 발명에 사용될 수 있는 수지 기판은 수지로 제조된 물질로만 제한되지 않으며, 수지에 유리섬유 강화재와 같은 보강재를 포함하는 조합 물질이 사용될 수 있거나, 세라믹, 유리, 실리콘, 금속 등과 같은 다양한 원소로 제조된 기본 물질상에 코팅이 형성된 기판을 포함할 수 있다.
기판 물질로 사용될 수 있는 세라믹의 예로 알루미나(Al2O3), 스테아타이트 포셀레인(MgO·SiO2), 포르스텔라이트(2MgO·SiO2), 뮬라이트(3Al2O3·2SiO2), 마그네시아(MgO), 스피넬((MgO·Al2O3), 베릴리아(BeO) 및 다른 옥사이드계 세라믹 및 질화알루미늄, 실리콘 카바이드 및 다른 비옥사이드 세라믹이 포함되나, 이들로만 한정되지 않는다. 또한, 유리 세라믹 및 기타 저온 소결 세라믹이 사용될 수 있다.
본 발명의 비어 충전법에서, 도금 온도(용액 온도)는 도금액의 타입에 따라 편리하게 설정될 수 있으나, 전형적으로 10 내지 40 ℃, 바람직하게는 20 내지 30℃이다. 너무 높은 도금 온도는 그레인 리파이너를 파괴시킬 수 있다.
본 발명의 방법에서는 적합한 어떤 양극이 사용될 수 있으며, 이러한 선택은 도금되는 금속위 타입에 따라 달라진다. 또한, 양극은 가용성 양극 또는 불용성 양극일 수 있다. 예를 들어, 구리 도금의 경우, 인-함유 구리 양극이 가용성 양극으로 사용될 수 있다. 구리 도금의 경우, 산화인듐, 백금-도금된 티탄, 백금, 흑연, 페라이트, 이산화주석으로 코팅된 티탄 및 백금족 원소 산화물, 스테인레스강 및 다른 물질이 불용성 양극으로 사용될 수 있다.
본 발명의 도금법에서, 용해 산소의 밀도를 증가시키기 위하여 도금액을 통해 공기 또는 산소를 버블링시키는 것이 바람직하다. 이론적인 결부없이, 도금액중의 용해된 산소는 산화제로 작용하여 도금액중에 -X-S 구조를 갖는 화합물의 양을 감소시키는 것으로 여겨진다. 도금액중에 용해된 산소의 농도를 증가시키는 바람직한 방법은 도금액을 통해 공기 또는 산소를 버블링시키는 것이며, 버블링으로 도금액이 휘저어지는 것은 문제가 되지 않는다. 이러한 버블링은 전해 도금 공정중에 수행될 수 있거나, 도금 공정의 중단동안 수행될 수 있다.
본 발명의 비어 충전 방법에서, 금속 도금액은 전형적으로 교반된다. 이러한 교반은 도금되는 표면에 금속 이온 및 첨가제를 균일하게 제공하기 위하여 바람직하다. 금속 도금액을 교반하기 위해 공기 교반 또는 제트 플로우(jet flow) 교반이 사용될 수 있다. 도금액중에 용해된 산소의 양을 증가시킨다는 면에서, 공기 교반이 바람직하다. 또한, 제트 플로우를 이용하여 교반을 수행하는 경우에도 공기 교반이 함께 이용될 수 있다. 치환 여과 및 순환 여과가 또한 수행될 수 있는데, 도금액의 온도가 균일하면서 도금액으로부터 오염물질 및 침전을 제거할 수 있기 때문에 여과 장치를 사용하여 도금액을 순환 여과하는 것이 특히 바람직하다.
본 발명의 비어 충전법을 이용하여 보이드없이 비어를 충전시킬 수 있다.
앞서 언급한 바와 같이, 구리가 상기 설명에서 예로 사용되었으나, 본 발명은 통상의 도금액이 사용될 수 있는 다른 금속에도 적용된다. 이와 같은 다른 금속 전해 도금액의 기본 조성은 통상적인 금속 전해 도금액이다. 본 발명의 목적이 달성되는 한, 기본 조성의 구성 원소의 적절한 변경, 농도의 변화, 첨가제의 첨가 등이 당업자들에 의해 행해질 수 있다.
본 발명이 이후 실시예로 좀더 상세히 설명되나, 이들 실시예는 예시가 목적이며 어떤 식으로든 본 발명의 범주를 제한하지 않는다.
실시예 1
비어 직경이 120 ㎛이고 깊이가 60 ㎛인 기판을 다음과 같이 구리로 도금하였다.
도금액의 조성
CuSO4-5H2O:127.7 g/ℓ
H2SO4:312.2 g/ℓ
Cl-: 70 ㎎/ℓ
SPS: 7 ㎎/ℓ
비이온성 계면활성제:250 ㎎/ℓ
주: SPS는 비스(3-설포프로필)디설파이드 디소듐이다.
Texaco Chemical Company 제품으로서 옥시란 메틸(옥시란 중합체) 모노부틸 에테르인 Jeffox WL-5000이 비이온성 계면활성제로 사용되었다.
PPR 전기분해 조건
A. 제 1 공정
전류밀도:2 A/dm2
F/R비:1/3
순방향 전기분해 간격:10 msec
역방향 전기분해 간격:0.5 msec
온도:20 ℃
시간:11 분
B. 제 2 공정
전류밀도:2 A/dm2
F/R비:1/0.5
순방향 전기분해 간격:10 msec
역방향 전기분해 간격:0.5 msec
온도:20 ℃
시간:45 분
도 1a 내지 1e는 도금 기판상의 구리-충전된 비어의 단면적을 나타내는 개략도이다. 이들 도면으로부터 알 수 있는 바와 같이, 도금된 비어는 어느 것도 보이드를 갖지 않는다.
실시예 2
비어 직경이 120 ㎛이고 깊이가 60 ㎛인 기판을 다음과 같이 구리로 도금하였다. 실시예 1과 동일한 조성의 도금액을 사용하여 실험을 수행하였다.
플래쉬 도금
직류 전기분해
전류밀도:2 A/dm2
온도:20 ℃
시간:11 분
제 1 공정
전류밀도:2 A/dm2
F/R비:1/3
순방향 전기분해 간격:10 msec
역방향 전기분해 간격:0.5 msec
온도:20 ℃
시간:45 분
도 2a 내지 2e는 도금 기판상의 구리-충전된 비어의 단면적을 나타내는 개략도이다. 이들 도면으로부터 알 수 있는 바와 같이, 도금된 비어는 어느 것도 보이드를 갖지 않는다.
비교 실시예 1
비어 직경이 120 ㎛이고 깊이가 60 ㎛인 기판을 다음과 같이 구리로 도금하였다. 실시예 1과 동일한 조성의 도금액을 사용하여 실험을 수행하였다.
전류밀도:2 A/dm2
F/R비:1/0.5
순방향 전기분해 간격:10 msec
역방향 전기분해 간격:0.5 msec
온도:20 ℃
시간:56 분
도 3a 내지 3e는 도금 기판상의 구리-충전된 비어의 단면적을 나타내는 개략도이다. 이들 도면으로부터 알 수 있는 바와 같이, 다섯개의 구리-충전된 비어중네개가 보이드를 갖고 있다.
실시예 3
비어 직경이 30 ㎛이고 깊이가 40 ㎛인 기판을 다음과 같이 구리로 도금하였다.
도금액의 조성
CuSO4-5H2O:250 g/ℓ
H2SO4:150 g/ℓ
Cl-: 60 ㎎/ℓ
SPS: 2 ㎎/ℓ
비이온성 계면활성제:200 ㎎/ℓ
PPR 전기분해 조건
A. 제 1 공정
전류밀도:0.5 A/dm2
F/R비:1/2
순방향 전기분해 간격:10 msec
역방향 전기분해 간격:0.5 msec
온도:20 ℃
시간:90 분
도 4는 구리-충전된 비어의 단면적을 나타내는 개략도이다. 이들 도면으로부터 알 수 있는 바와 같이, 구리 침착물은 보이드를 갖지 않는다.
실시예 4
역방향 전기분해후 1 msec의 정지 간격이 제공되는 것을 제외하고, 실시예 3과 동일한 조건하에서 실험을 수행하였다. 그 결과를 또한 도 5에 나타내었다. 도면으로부터 일 수 있는 바와 같이, 비어내에 보이드를 갖지 않는 구리 침착물이 얻어졌다.

Claims (10)

  1. 기판을 금속 전기도금조와 접촉시키고, 목적하는 금속층을 침착시키기에 충분한 전류밀도를 적용하는 것을 특징으로 하여 기판상의 비어(via)를 충전하는 방법으로서, 전류밀도가 순방향(forward) 전류밀도(F) 1 내지 50 msec 및 역방향 (reverse) 전류밀도(R) 0.2 내지 5 msec의 사이클로 적용되고 F/R비가 1/1 내지 1/10인 방법.
  2. 제 1 항에 있어서, 금속 전기도금조가 구리 전기도금조인 방법.
  3. 제 2 항에 있어서, 구리 전기도금조가 황산구리를 포함하는 방법.
  4. 제 1 항에 있어서, 금속 전기도금조가 그레인 리파이너(grain refiner)를 포함하는 방법.
  5. 제 1 항에 있어서, 정지 간격(rest interval)을 추가로 포함하는 방법.
  6. 제 5 항에 있어서, 역방향 전류밀도를 적용하기전 또는 역방향 전류밀도를 적용한 후 정지 간격이 수행되는 방법.
  7. 제 1 항에 있어서, 기판이 인쇄회로판인 방법.
  8. 제 1 항에 있어서, 기판이 집적회로 기판인 방법.
  9. 제 1 항에 있어서, 순방향 전류밀도 1 내지 50 msec 및 역방향 전류밀도 0.2 내지 5 msec의 제 2 사이클의 전류밀도를 F/R비 1/1 내지 1/0.1로 적용하는 것을 추가로 포함하는 방법.
  10. 기판을 금속 전기도금조와 접촉시키고, 목적하는 금속층을 침착시키기에 충분한 전류밀도를 적용하는 것을 특징으로 하여 기판상의 비어를 충전하는 방법으로서, 전류밀도가 제 1 순방향 전류밀도(F1) 1 내지 50 msec 및 제 1 역방향 전류밀도(R1) 0.2 내지 5 msec의 제 1 사이클(이때 F1/R1비는 1/1 내지 1/10이다), 및 제 2 순방향 전류밀도(F2) 1 내지 50 msec 및 제 2 역방향 전류밀도(R2) 0.2 내지 5 msec의 제 2 사이클(이때 F2/R2비는 1/1 내지 1/0.1이다)로 적용되고, 제 2 역방향 전류밀도가 제 1 역방향 전류밀도보다 작은 방법.
KR1020020080994A 2001-12-20 2002-12-18 비어 충전법 KR20030053008A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001388120A JP3976564B2 (ja) 2001-12-20 2001-12-20 ビアフィリング方法
JPJP-P-2001-00388120 2001-12-20

Publications (1)

Publication Number Publication Date
KR20030053008A true KR20030053008A (ko) 2003-06-27

Family

ID=19188116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020080994A KR20030053008A (ko) 2001-12-20 2002-12-18 비어 충전법

Country Status (6)

Country Link
US (1) US6761814B2 (ko)
EP (1) EP1324384A3 (ko)
JP (1) JP3976564B2 (ko)
KR (1) KR20030053008A (ko)
CN (1) CN1427668A (ko)
TW (1) TW569390B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI255871B (en) * 2000-12-20 2006-06-01 Learonal Japan Inc Electrolytic copper plating solution and process for electrolytic plating using the same
KR100877923B1 (ko) * 2001-06-07 2009-01-12 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨 전해 구리 도금법
JP2003213489A (ja) * 2002-01-15 2003-07-30 Learonal Japan Inc ビアフィリング方法
US20040118691A1 (en) * 2002-12-23 2004-06-24 Shipley Company, L.L.C. Electroplating method
GB0302222D0 (en) * 2003-01-31 2003-03-05 Univ Heriot Watt Stencil manufacture
JP2006131926A (ja) * 2004-11-02 2006-05-25 Sharp Corp 微細孔に対するメッキ方法、及びこれを用いた金バンプ形成方法と半導体装置の製造方法、並びに半導体装置
KR100632552B1 (ko) * 2004-12-30 2006-10-11 삼성전기주식회사 내부 비아홀의 필 도금 구조 및 그 제조 방법
US7425255B2 (en) * 2005-06-07 2008-09-16 Massachusetts Institute Of Technology Method for producing alloy deposits and controlling the nanostructure thereof using negative current pulsing electro-deposition
JP4932370B2 (ja) * 2006-07-28 2012-05-16 日本マクダーミッド株式会社 電解めっき方法、プリント配線板及び半導体ウェハー
JP5568250B2 (ja) * 2009-05-18 2014-08-06 公立大学法人大阪府立大学 銅を充填する方法
KR20120024288A (ko) * 2010-09-06 2012-03-14 삼성전기주식회사 인쇄회로기판의 도금층 형성 방법
TWI454320B (zh) * 2011-08-19 2014-10-01 Jieng Tai Internat Electric Corp 填補穿孔的方法
CN102443828B (zh) * 2011-09-23 2014-11-19 上海华力微电子有限公司 一种在半导体硅片的通孔中进行电镀铜的方法
JP5541386B2 (ja) * 2012-03-16 2014-07-09 大日本印刷株式会社 インターポーザ基板の製造方法
CN109327975A (zh) * 2017-07-31 2019-02-12 奥特斯奥地利科技与系统技术有限公司 用于部件承载件中的孔的无缺陷铜填充的方法和镀覆装置
US11746433B2 (en) 2019-11-05 2023-09-05 Macdermid Enthone Inc. Single step electrolytic method of filling through holes in printed circuit boards and other substrates

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396467A (en) * 1980-10-27 1983-08-02 General Electric Company Periodic reverse current pulsing to form uniformly sized feed through conductors
JPH0724334B2 (ja) 1987-01-19 1995-03-15 株式会社日立製作所 回路板
US5972192A (en) * 1997-07-23 1999-10-26 Advanced Micro Devices, Inc. Pulse electroplating copper or copper alloys
US6071398A (en) * 1997-10-06 2000-06-06 Learonal, Inc. Programmed pulse electroplating process
JP4132273B2 (ja) * 1998-08-25 2008-08-13 日本リーロナール有限会社 充填されたブラインドビアホールを有するビルドアッププリント配線板の製造方法
JP3594894B2 (ja) * 2000-02-01 2004-12-02 新光電気工業株式会社 ビアフィリングめっき方法

Also Published As

Publication number Publication date
EP1324384A3 (en) 2007-12-26
JP2003183885A (ja) 2003-07-03
EP1324384A2 (en) 2003-07-02
CN1427668A (zh) 2003-07-02
US6761814B2 (en) 2004-07-13
TW569390B (en) 2004-01-01
JP3976564B2 (ja) 2007-09-19
US20030183526A1 (en) 2003-10-02
TW200305972A (en) 2003-11-01

Similar Documents

Publication Publication Date Title
EP1264918B1 (en) Electrolytic copper plating method
EP1219729B1 (en) Electrolytic copper plating solution and method for controlling the same
KR20030061692A (ko) 비어 충전법
KR20030053008A (ko) 비어 충전법
CN103547711B (zh) 用于铜的电解沉积的水性酸浴
KR20010033089A (ko) 피변조 전계를 이용한 작은 홈 내의 금속 전착
JP2005320631A (ja) 改善されたメッキ方法
EP1310582A1 (en) Process for electrolytic copper plating
JP4481541B2 (ja) 電解銅めっき液および電解銅めっき液の管理方法
EP1325972A1 (en) Copper electroplating using insoluble anode
CN103774188A (zh) 电解铜镀液和电解铜镀覆方法
JP3853671B2 (ja) 電解銅めっき方法
KR20030051325A (ko) 전기도금법
US20040118691A1 (en) Electroplating method
KR100417335B1 (ko) 비아 홀 충전용 산성 동도금 첨가제 조성물 및 이를이용한 비아 홀 충전방법
KR20130075710A (ko) 구리 전기도금액 및 구리 전기도금 방법
KR20130079233A (ko) 구리 전기도금액 및 구리 전기도금 방법
Kenny et al. From thin cores to outer layers: Filling through holes and blind micro vias with copper by reverse pulse plating
Blake et al. ELECTROPLATED COPPER FILLING OF THROUGH HOLES INFLUENCE OF HOLE GEOMETRY

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application