JP2006344725A - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP2006344725A
JP2006344725A JP2005168135A JP2005168135A JP2006344725A JP 2006344725 A JP2006344725 A JP 2006344725A JP 2005168135 A JP2005168135 A JP 2005168135A JP 2005168135 A JP2005168135 A JP 2005168135A JP 2006344725 A JP2006344725 A JP 2006344725A
Authority
JP
Japan
Prior art keywords
substrate
hole
metal foil
silicon substrate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005168135A
Other languages
English (en)
Other versions
JP4509869B2 (ja
Inventor
Nobuyuki Kurashima
信幸 倉嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005168135A priority Critical patent/JP4509869B2/ja
Publication of JP2006344725A publication Critical patent/JP2006344725A/ja
Application granted granted Critical
Publication of JP4509869B2 publication Critical patent/JP4509869B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 電解めっきによって歩留りよく基板のスル―ホール内に導電体を充填できる回路基板の製造方法を提供する。
【解決手段】 基板10にスルーホール10xを形成し、基板10の一方の面に金属箔14を配置し、弾性体22を介在させた状態で基板10及び金属箔14を押圧して基板10と金属箔14とを圧着する。さらに、金属箔14をめっき給電電極に利用する電解めっきにより、スルーホール10x内に導電体16を充填した後に、基板10から金属箔14を剥離する。
【選択図】 図7

Description

本発明は回路基板の製造方法に係り、さらに詳しくは、ベース基板に設けられたスルーホールに形成された導電体によってベース基板の両面側を導通可能にする構造の回路基板の製造方法に関する。
従来、ベース基板に設けられたスルーホールに形成された導電体によってベース基板の両面側を導通可能にする構造の回路基板がある。そのような回路基板の製造方法の一例としては、図1(a)に示すように、まず、シリコン基板100にそれを貫通するスルーホール100xを形成した後に、シリコン基板100の両面及びスルーホール100xの内面に絶縁層102を形成する。
その後に、図1(b)に示すように、シリコン基板100の一方の面に接着層104を介して銅箔106を貼着する。接着層104としては、接着剤、液状レジスト又はドライフィルムレジストなどが使用される。次いで、図1(c)に示すように、シリコン基板100のスルーホール100xの領域の接着層104を除去してスルーホール100xの下側に銅箔106を露出させる。接着層104としてレジストを使用する場合は、現像処理によって接着層104が除去される。
次いで、図1(d)に示すように、銅箔106をめっき給電電極に利用する電解めっきにより、シリコン基板100のスルーホール100xの下側から上側にかけて金属めっきを施してスルーホール100xに導電体108を充填する。その後に、シリコン基板100から銅箔106及び接着層104が除去される。これにより、スルーホール100xに充填された導電体108によってシリコン基板100の両面側が導通可能な状態となる。
このような回路基板の製造方法は、例えば特許文献1に記載されている。
また、特許文献2には、シリコン基板にスルーホールを形成し、さらにスルーホールを含むシリコン基板の全面に絶縁層を形成した後に、シリコン基板の一方の面にめっき用電極(銅電極)をエレクトロンワックスなどで接着し、電解めっきによってシリコン基板のスルーホール内に埋込メタルを形成することが記載されている。
特開2004−22990号公報 特開平1−258457号公報
上記したように、従来技術では、シリコン基板100と銅箔106とを接着層104を介して貼着するので、スルーホール100x内に金属めっきを施すにはシリコン基板100のスルーホール100xの下側の接着層104を除去して銅箔106を露出させる必要がある。接着層104の除去方法には、その材料によってプラズマアッシング、UVアッシング、又は現像処理などがあるが、いずれの方法を使用しても複数のスルーホール100xの下の接着層104を完全に除去することは困難であり、接着層104の残渣が発生する場合が多い。
図2に示すように、スルーホール100xの下に接着層104の残渣110が発生すると、その部分のスルーホール100xではめっき析出が不完全になりやすく、導電体108が完全に充填されなくなる。
さらに、近年では、スルーホールの径やピッチのさらなる微細化が要求されていることから、接着層の完全な除去は益々困難になりつつあるため、接着層の残渣がめっきに及ぼす影響が大きくなり、回路基板の製造歩留りの低下を招く要因となる。
本発明は以上の課題を鑑みて創作されたものであり、ベース基板のスルーホールのピッチが微細化されても、電解めっきによって歩留りよくスル―ホール内に導電体を形成できる回路基板の製造方法を提供することを目的とする。
上記課題を解決するため、本発明は回路基板の製造方法に係り、基板に該基板を貫通するスルーホールを形成する工程と、前記基板の一方の面に金属箔を配置し、弾性体を介在させた状態で前記基板及び金属箔を押圧して前記基板と前記金属箔とを圧着する工程と、前記金属箔をめっき給電電極に利用する電解めっきにより、前記スルーホール内に導電体を充填する工程と、前記基板から前記金属箔を剥離する工程とを有することを特徴とする回路基板の製造方法。
本発明では、スルーホールが形成された基板の一方の面に金属箔が配置され、弾性体を介在させた状態で基板と金属箔とが押圧されて圧着された後に、金属箔をめっき給電電極に利用する電解めっきによってスルーホール内に導電体が充填される。
本発明の好適な態様では、保持部材の上に弾性体を介して金属箔及び基板を配置し、基板の上面側から押え部材によって基板を押圧する。続いて、保持部材と押え部材とによって基板に金属箔が圧着された構造体が電解めっき装置内に配置されて基板のスルーホール内にめっきが施されて導電体が充填される。
このような方法を採用することにより、従来技術と違って基板に接着層を使用することなく金属箔を圧着できるので、接着層の残渣によって一部のスルーホールにめっきが施されなくなるような不具合は発生しなくなり、基板の複数のスルーホールに歩留りよく導電体を充填することができる。
また、薄型化された剛性の弱い基板を使用する場合であっても、弾性体を介在させた状態で基板と金属箔とが押圧されて圧着されるので、薄型の基板であっても割れるなどの不具合が発生するおそれはない。
このように、本発明では、薄型化された基板でかつスルーホールの径やピッチが微細化する場合であっても、何ら不具合が発生することなく高歩留りでスルーホール内に電解めっきで導電体を充填することができるようになる。
なお、特許文献2には、貫通穴が設けられたシリコン実装基板に治工具を使用して機械的にめっき用電極をチャッキングして接着してもよいことが記載されているが、薄型化された剛性の弱い基板にめっき用電極を機械的に接着することは何ら考慮されておらず、本発明の構成を示唆するものではない。
以上説明したように、何ら不具合が発生することなく、電解めっきによって基板のスルーホールに歩留りよく導電体を充填することができる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
図3及び図4は本発明の実施形態の回路基板の製造方法を示す断面図である。本実施形態の回路基板の製造方法は、図3(a)に示すように、まず、ベース基板として、厚みが100〜200μm程度のシリコン基板10を用意し、シリコン基板10にそれを貫通するスルーホール10xを形成する。スルーホール10xの径は例えば10〜100μm程度である。なお、シリコン基板10の代わりにガラス基板を使用し、ガラス基板にスルーホールを形成してもよい。
次いで、図3(b)に示すように、シリコン基板10の両面及びスルーホール10xの内面に絶縁層12を形成する。絶縁層12としては、CVDや熱酸化によって形成されるシリコン酸化層が好適に使用される。ベース基板としてガラス基板を使用する場合は、絶縁層を形成する必要はない。
従来技術で説明したように、スルーホールが設けられたシリコン基板に接着層を介して銅箔を貼着した状態で電解めっきを行う方法では、スルーホールの径やピッチが微細化するにつれて、接着層の残渣の影響で歩留りよくスルーホール内に金属めっき層を充填できない問題がある。そこで、本実施形態では、図3(c)に示すように、保持部材20の上に銅箔14(金属箔)を配置し、接着層を使用しないでスルーホール10xが設けられたシリコン基板10を銅箔14上に直接配置する。そして、押え部材30によってシリコン基板10及び銅箔14を押圧する。これにより、図4(a)に示すように、シリコン基板10の下面に接着層を介さずに銅箔14が直接圧着される。
本実施形態では、厚みが100〜200μmの薄型化された剛性の弱いシリコン基板10のスルーホール10xに導電体を充填する形態を例示している。この場合、シリコン基板10及び銅箔14は弾性体を介在させた状態で圧着される。すなわち、図5に示すような上側に弾性体22が配置された保持部材20と押え部材30との間に銅箔14及びシリコン基板10が配置されて押圧される。図6は図5の押え部材30を上側からみた平面図である。図5及び図6に示すように、押え部材30では、基体部30aの周縁部に、先端側にネジ30c(固定手段)が装着された4つの突起部30bが立設され、押え部材30の側面に開口部が設けられた状態となっている。
さらに、押え部材30の中央主要部には突起状の複数の押圧部30dが設けられており、その押圧部30dは、押え部材30の下側に配置されるシリコン基板10の各スルーホール領域C(スルーホールが形成された各チップ領域(図5のシリコン基板10の塗りつぶし部)の周縁側のダイシング部Dに対応する部分に設けられている。さらに、押え部材30の中央主要部には複数の開口部30xが形成されている。このようにして、押え部材30では、その側面側及び上面側からめっき液が通過してシリコン基板10側に供給されるようになっている。
また、図5に示すように、保持部材20では、その上側に配置されるシリコン基板10の各スルーホール領域Cに対応する部分に突起状の複数の押え込み部20aが設けられている。また、押え部材30のネジ30cに対応する保持部材20の周縁部分にはネジ30cが嵌合されるネジ孔20bが形成されている。さらに、保持部材20の押え込み部20aの上にはシリコン系スポンジやゴムなどからなる厚みが1mm程度の弾性体22が配置されている。
このような押え部材30及び保持部材20は塩化ビニル樹脂などから形成される。
そして、保持部材20上に配置された弾性体22の上に銅箔14とシリコン基板10を順に配置した後に、押え部材30をその押圧部30dがシリコン基板10のダイシング領域Dに対応するようにしてシリコン基板10の上に配置する。さらに、押え部材30のネジ30cを保持部材20のネジ孔20bに嵌合させて固定する。このとき、押え部材30のネジ30cを保持部材20のネジ孔20bにネジ止めする際の深さを調整することにより、シリコン基板10及び銅箔14を押え部材30によって所要の圧力で保持部材20側に押圧することができる。
このようにして、シリコン基板10と銅箔14は、保持部材20の押え込み部20aと押え部材30の押圧部30dとの間に挟まれて圧着される。またこのとき、保持部材20の上(銅箔14の下)には弾性体22が介在しているので、薄型化された剛性の弱いシリコン基板10であっても割れたりする不具合は発生せず、銅箔14とシリコン基板10とを適度な圧力で圧着することができる。
なお、弾性体22は、シリコン基板10の上面と押え部材30との間に配置されるようにしてもよいし、シリコン基板10の両面側にそれぞれ位置されるようにしてもよい。あるいは、シリコン基板10が十分な剛性をもつ厚みをもって割れるおそれがない場合は、弾性体22を配置しなくてもよい。
図7には、保持部材20と押え部材30とによってシリコン基板10の下面に銅箔14が圧着された構造体を電解めっき装置内に設置した様子が示されている。
電解めっき装置2の容器40にはめっき液(例えば硫酸銅めっき液)がはいっており、そのめっき液40の中に図5の保持部材20と押え部材30によってシリコン基板10の下面に銅箔14が圧着された構造体が浸漬されて固定される。銅箔14は電解めっきのめっき給電電極として機能し、定電流電源45のマイナス側に接続されて陰極電極となる。さらに、めっき液42の中には陽極電極44が配置されており、陽極電極44は定電流電源45のプラス側に接続されている。
そして、シリコン基板10と平行方向にめっき液42を循環させた状態で、陽極電極44と陰極電極(銅箔14)との間に定電流電源45からめっき電流が供給される。これにより、図4(b)に示すように、シリコン基板10のスルーホール10xの下側から上側にかけて銅(Cu)などの金属めっきが施されてスルーホール10x内に導電体16が充填される。このとき、従来技術と違って、シリコン基板10と銅箔14との間には接着層の残渣が存在しないので、めっきが施されないスルーホールが発生する不具合は解消され、複数のスルーホール10xに歩留りよく導電体16が充填されるようになる。
その後に、保持部材20と押え部材30によって挟まれたシリコン基板10及び銅箔14を電解めっき装置2から搬出し、シリコン基板10から押え部材30及び保持部材20を取り外し、さらに銅箔14を剥離する。これにより、図4(c)に示すように、シリコン基板10に設けられたスルーホール10x内に充填された導電体16によって、その両面側が導通可能となる回路基板1が得られる。回路基板1には、例えば、その両面又は片面に多層配線層が形成され、半導体チップなどの電子部品が実装される。
以上説明したように、本実施形態の回路基板の製造方法では、まず、シリコン基板10にスルーホール10xが形成された後に、スルーホール10xの内面を含むシリコン基板10の全面に絶縁層12が形成される。その後に、保持部材20上に弾性体22を介して銅箔14及びシリコン基板10が順に配置され、シリコン基板10が押え部材30によって押圧される。これにより、シリコン基板10の下面に接着層を使用することなく銅箔14が直接圧着される。続いて、保持部材20と押え部材30とによって銅箔14が圧着されたシリコン基板10が電解めっき装置2のめっき液42の中に浸漬される。
そして、シリコン基板10に圧着された銅箔14をめっき給電電極に利用してシリコン基板10のスルーホール10内に金属めっきを施して導電体16を充填する。その後に、保持部材20と押え部材30とによって挟まれたシリコン基板10及び銅箔14を電解めっき装置2から搬出し、シリコン基板10から保持部材20及び押え部材30を取り外し、さらに銅箔14を剥離する。これにより、シリコン基板10のスルーホール10x内に充填された導電体16によってその両面側が導通可能となる回路基板1が得られる。
このような方法を採用することにより、シリコン基板10の一方の面に接着層を介して銅箔14を貼着する必要がなく、またスルーホール10xの下の接着層を除去する必要もないので、接着層の残渣によって一部のスルーホール10xにめっきが施されなくなる不具合は発生しなくなる。これにより、シリコン基板10の複数のスルーホール10xに歩留りよく導電体16を充填することができる。
また、薄型化されたシリコン基板10を使用する場合であっても、保持部材20とシリコン基板10との間(銅箔14の下)に弾性体22を配置するようにしたので、押え部材30でシリコン基板10を押圧する際にシリコン基板10が割れるなどの不具合は発生しない。従って、薄型のシリコン基板10に微細ピッチ(例えば径が50μm以下)のスルーホール10xが設けられる場合であっても、何ら不具合が発生することなく複数のスルーホール10x内に導電体16を歩留りよく充填することができ、高性能な回路基板を容易に製造することができるようになる。
図1は従来技術の回路基板の製造方法を示す断面図である。 図2は従来技術の回路基板の製造方法における不具合な点を示す断面図である。 図3は本発明の実施形態の回路基板の製造方法を示す断面図(その1)である。 図4は本発明の実施形態の回路基板の製造方法を示す断面図(その2)である。 図5は本発明の実施形態に係るシリコン基板と銅箔とが保持部材と押え部材とに挟まれて圧着される様子を示す断面図である。 図6は図5の押え部材を上側からみた平面図である。 図7は図5の構造体がめっき装置の中に配置された様子を示す断面図である。
符号の説明
1…回路基板、2…電解めっき装置、10…シリコン基板、10x…スルーホール、12…絶縁層、14…銅箔、16…導電体、20…保持部材、20a…押え込み部、20b…ネジ孔、30…押え部材、30a…基体部、30b…突起部、30c…ネジ、30d…押圧部、30x…開口部、40…容器、42…めっき液、44…陽極電極、45…定電流電源。

Claims (7)

  1. 基板に該基板を貫通するスルーホールを形成する工程と、
    前記基板の一方の面に金属箔を配置し、弾性体を介在させた状態で前記基板及び金属箔を押圧して前記基板と前記金属箔とを圧着する工程と、
    前記金属箔をめっき給電電極に利用する電解めっきにより、前記スルーホール内に導電体を充填する工程と、
    前記基板から前記金属箔を剥離する工程とを有することを特徴とする回路基板の製造方法。
  2. 前記基板と前記金属箔とを圧着する工程において、保持部材の上に前記弾性体を介して前記金属箔及び前記基板を配置し、前記基板の上面側から押え部材によって前記基板を押圧することを特徴とする請求項1に記載の回路基板の製造方法。
  3. 前記電解めっきにより前記スルーホール内に導電体を充填する工程は、
    前記基板及び前記金属箔を、前記保持部材と前記押え部材とで挟んだ状態で、電解めっき装置のめっき液の中に浸漬して行うことを特徴とする請求項2に記載の回路基板の製造方法。
  4. 前記押え部材は、前記保持部材の周縁部に設けられた孔に固定される固定手段が先端部に設けられた複数の突起部を周縁側に備えていると共に、前記基板のスルーホール領域を除く部分に接触して前記基板を押圧する突起状の複数の押圧部を備え、かつ中央主要部に複数の開口部が設けられており、前記押え部材の上面側及び側面側から前記めっき液が前記基板に供給されることを特徴とする請求項3に記載の回路基板の製造方法。
  5. 前記基板は厚みが100乃至200μmのシリコン基板であり、前記スルーホールを形成する工程の後に、前記シリコン基板の両面及びスルーホールの内面に絶縁層を形成する工程をさらに有することを特徴とする請求項1乃至4のいずれか一項に記載の回路基板の製造方法。
  6. 前記弾性体は、シリコン系スポンジ又はゴムからなることを特徴とする請求項1乃至4のいずれか一項に記載の回路基板の製造方法。
  7. 前記基板はガラスからなることを特徴とする請求項1乃至4のいずれか一項に記載の回路基板の製造方法。
JP2005168135A 2005-06-08 2005-06-08 回路基板の製造方法 Expired - Fee Related JP4509869B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005168135A JP4509869B2 (ja) 2005-06-08 2005-06-08 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005168135A JP4509869B2 (ja) 2005-06-08 2005-06-08 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006344725A true JP2006344725A (ja) 2006-12-21
JP4509869B2 JP4509869B2 (ja) 2010-07-21

Family

ID=37641474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005168135A Expired - Fee Related JP4509869B2 (ja) 2005-06-08 2005-06-08 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP4509869B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008214679A (ja) * 2007-03-01 2008-09-18 Shinko Electric Ind Co Ltd スルーホールの充填方法
JP2009110983A (ja) * 2007-10-26 2009-05-21 Shinko Electric Ind Co Ltd シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置
JP2010219513A (ja) * 2009-02-23 2010-09-30 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR101090999B1 (ko) * 2008-12-04 2011-12-08 삼성전기주식회사 전해도금장치 및 웨이퍼 관통전극 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58181898A (ja) * 1982-04-14 1983-10-24 Fujitsu Ltd メツキ用給電装置
JPH01258457A (ja) * 1988-04-08 1989-10-16 Nec Corp 半導体集積回路の実装構造およびその製造方法
JP2004119606A (ja) * 2002-09-25 2004-04-15 Canon Inc 半導体基板の貫通孔埋め込み方法および半導体基板
JP2006161124A (ja) * 2004-12-09 2006-06-22 Canon Inc 貫通電極の形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58181898A (ja) * 1982-04-14 1983-10-24 Fujitsu Ltd メツキ用給電装置
JPH01258457A (ja) * 1988-04-08 1989-10-16 Nec Corp 半導体集積回路の実装構造およびその製造方法
JP2004119606A (ja) * 2002-09-25 2004-04-15 Canon Inc 半導体基板の貫通孔埋め込み方法および半導体基板
JP2006161124A (ja) * 2004-12-09 2006-06-22 Canon Inc 貫通電極の形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008214679A (ja) * 2007-03-01 2008-09-18 Shinko Electric Ind Co Ltd スルーホールの充填方法
JP2009110983A (ja) * 2007-10-26 2009-05-21 Shinko Electric Ind Co Ltd シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置
KR101090999B1 (ko) * 2008-12-04 2011-12-08 삼성전기주식회사 전해도금장치 및 웨이퍼 관통전극 제조방법
JP2010219513A (ja) * 2009-02-23 2010-09-30 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US8777638B2 (en) 2009-02-23 2014-07-15 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same

Also Published As

Publication number Publication date
JP4509869B2 (ja) 2010-07-21

Similar Documents

Publication Publication Date Title
US7800233B2 (en) Semiconductor device and method of manufacturing the same
US8618424B2 (en) Multilayer wiring substrate and method of manufacturing the same
JP6078700B1 (ja) プリント回路基板、回路、及び回路を製造するための方法
US7543375B2 (en) Process for filling via hole in a substrate
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP4509869B2 (ja) 回路基板の製造方法
CN107567651B (zh) 具有贯通电极的布线基板及其制造方法
JP2010278425A (ja) 半導体装置の作製方法
JP2004087701A (ja) 多層配線構造の製造方法および半導体装置の搭載方法
KR100779061B1 (ko) 인쇄회로기판 및 그 제조방법
JP2008305931A (ja) 半導体装置及びその製造方法
US10356911B2 (en) Electronic device module and method of manufacturing the same
JP2007134458A (ja) 配線基板の製造方法および半導体装置の製造方法
JP4654065B2 (ja) 電解めっき用治具及び電解めっき方法
JP2015056655A (ja) 半導体装置、当該半導体装置を使用した半導体モジュール、及び前記半導体装置の製造方法
JP7266469B2 (ja) 配線基板の製造方法及び積層構造
JP3836375B2 (ja) 半導体装置の製造方法
JP6907765B2 (ja) ファンアウト・ウエハレベルパッケージの仮固定方法
JP4326428B2 (ja) スルーホールめっき方法
JP2006173234A (ja) 半導体装置およびその製造方法
US20120080318A1 (en) Forming Through-Substrate Vias by Electrofilling
JP2018041827A (ja) 部品内蔵基板及び電子装置
JP2003255017A (ja) 電子デバイス検査用コンタクトシート
JP2009267061A (ja) 配線基板の製造方法
KR20090065609A (ko) 플립 칩 실장을 위한 솔더 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100428

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4509869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees