TW201322860A - 配線基板之製造方法 - Google Patents

配線基板之製造方法 Download PDF

Info

Publication number
TW201322860A
TW201322860A TW101127445A TW101127445A TW201322860A TW 201322860 A TW201322860 A TW 201322860A TW 101127445 A TW101127445 A TW 101127445A TW 101127445 A TW101127445 A TW 101127445A TW 201322860 A TW201322860 A TW 201322860A
Authority
TW
Taiwan
Prior art keywords
wiring
layer
cutting
conductor
resin
Prior art date
Application number
TW101127445A
Other languages
English (en)
Inventor
Masaki Muramatsu
Masao Izumi
Kenji Nishio
Hironori Sato
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201322860A publication Critical patent/TW201322860A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

〔課題〕提供一種可抑制作為配線層之導體層的過度切削或切削不足的配線基板之製造方法。〔解決手段〕本發明之配線基板之製造方法係分別具有1層以上之絕緣層及配線層之配線基板之製造方法，其具有：在前述絕緣層形成配線溝的第1工程；在前述配線溝內，以至少一部分埋設的方式形成作為前述配線層的導體層的第2工程；使用切削工具來切削前述導體層的表面，藉此形成前述配線層的第3工程。

Description

配線基板之製造方法
本發明係關於配線基板之製造方法，尤其係關於在絕緣層形成配線用的配線溝，在該配線溝內形成導體層的配線基板之製造方法。
以配線基板之製造方法而言，自以往已知一種例如半加成法。在半加成法中，係將在核心基板疊合以環氧樹脂為主成分的薄膜狀絕緣樹脂材料而成的層積物，以真空壓接熱衝壓機進行加壓加熱而一面使薄膜狀絕緣樹脂材料熱硬化一面壓接，在該薄膜狀絕緣樹脂材料藉由雷射照射等形成通孔後，在包含該通孔內壁的薄膜狀絕緣樹脂材料上形成無電解鍍敷層。之後，在該無電解鍍敷層上將鍍敷阻劑形成為所希望的形狀，將該鍍敷阻劑作為遮罩，藉由電解鍍敷而得所希望形狀的配線圖案。
但是，近年來，配線圖案的微細化不斷進展中，在上述半加成法中，不易對應該微細化。在半加成法中，係在薄膜狀絕緣樹脂材料上形成有配線圖案，但是此時，只有配線的下面與薄膜狀絕緣樹脂材料相接觸。因此，配線圖案愈被微細化，與薄膜狀絕緣樹脂材料的接觸面積愈減少，因此接著力變弱，而會有在中途的製造工程中剝落之虞。此外，關於鍍敷阻劑，亦由於配線圖案愈被微細化，與薄膜狀絕緣樹脂材料的接觸面積愈減少而接著力變弱， 因此會有在中途的製造工程中剝落之虞。
因此，以解決上述問題的方法而言，已提出藉由鑲嵌法(亦稱為溝渠填充法)來形成配線(參照例如專利文獻1)。在專利文獻1所記載的鑲嵌法中，在薄膜狀絕緣樹脂材料，藉由光微影及蝕刻，形成成為所希望形狀的配線溝，在配線溝內及薄膜狀絕緣樹脂材料表面，藉由鍍敷形成導體層後，將薄膜狀絕緣樹脂材料表面藉由CMP(Chemical Mechanical Polishing：化學機械研磨)進行研磨來去除配線溝內以外之多餘的導體層。
如以上所示，藉由鑲嵌法，在配線溝內形成配線，因此在配線的下面及兩側面抵接於被形成在薄膜狀絕緣樹脂材料的溝槽內壁的狀態，亦即，配線被埋入在溝槽的狀態下形成，因此可減低配線或鍍敷阻劑在中途的製造工程中剝落之虞。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特開2008-85373號公報
如上所述，藉由鑲嵌法，可對應配線圖案的微細化。但是，由於CMP會受到研磨面的形狀的影響，因此依場所，會產生導體層被過度研磨，或相反地，導體層的研磨不足的領域。此外，在藉由CMP以外的方法，例如濕式 蝕刻，來去除多餘的導體層的情形下，亦由於所形成的鍍敷膜的厚度不均一，因此會發生相同的問題。
若導體層被過度研磨時，會有配線厚度變薄，而產生不會流通規定電流的問題之虞。另一方面，若導體層的研磨不足時，會有透過配線間因研磨不足所殘留的導體層而發生電性短路的問題之虞。
本發明係為應對上述情形而研創者，目的在提供可抑制作為配線層的導體層的過度切削或切削不足的配線基板之製造方法。
為達成上述目的，本發明係關於一種配線基板之製造方法，其係分別具有1層以上之絕緣層及配線層之配線基板之製造方法，其具有：在前述絕緣層形成配線溝的第1工程；在前述配線溝內，以至少一部分埋設的方式形成作為前述配線層的導體層的第2工程；使用切削工具來切削前述導體層的表面，藉此形成前述配線層的第3工程。
藉由本發明，在形成於絕緣層的配線溝內，以至少一部分埋設的方式形成作為配線層的導體層，使用切削工具來切削該所形成的導體層的表面。因此，在將導體層的表面切削時，不易受到絕緣層或導體層的形狀(例如凹凸)的影響，可抑制導體層的切削不足或過度切削。此外，由於藉由切削來進行加工，因此在導體層的金屬材料不易發生在研磨加工時會被發現的垂邊(roll-off)。此外，由於 不易受到絕緣層或導體層的形狀(例如凹凸)的影響，因此切削加工面成為平坦(flat)。因此，在層積複數絕緣層及配線層的情形下，亦為基板表面成為平坦，而可抑制曝光時的失焦(Defocus)的發生。
其中，以切削工具而言，係可使用鑽石刀具。鑽石刀具係具有非常高的耐磨耗性，因此可長時間使用。此外，切削後的表面粗糙度較低，因此可抑制在配線層表面所發生的凹凸。因此，可減低在配線層所發生的電雜訊。此外，由於硬度高，因此可進行高速度的切削加工，生產性會提升。
其中，在本發明之一態樣中，可在第3工程中，將導體層的表面進行切削，並且將絕緣層的表面進行切削，藉此在絕緣層形成粗化面。藉由在絕緣層形成粗化面，與層積在切削面上的絕緣層的密接性會提升。此外，由於絕緣層的表面被切削，因此不需要藉由蝕刻來去除在形成配線層時附著在絕緣層的表面的配線材料。因此，可簡化配線基板的製造工程。
此外，在本發明之其他態樣中，在第3工程中，可分為複數次來進行切削。藉由將切削分為複數次，可進行精密的切削加工。此外，即使在導體層較厚的情形下亦可進行切削。
此外，在本發明之其他態樣中，可將第2工程分為以下工程來實施：藉由無電解鍍敷，在配線溝內形成第1導體層的工程；及藉由電解鍍敷，在第1導體層上形成第2 導體層的工程。藉由在絕緣層上進行無電解鍍敷，可以成膜速度快的電解鍍敷形成導體層。因此，配線基板的生產性會提升。
如以上說明所示，藉由本發明，可提供可抑制作為配線層的導體層的過度切削或切削不足的配線基板之製造方法。
以下一面參照圖示，一面詳加說明本發明之實施形態。其中，在以下說明中，係以在核心基板上形成有增層的配線基板為例，來說明本發明之實施形態，但是亦可為未具有核心基板的配線基板。
(實施形態)
圖1係實施形態之配線基板1的剖面圖。配線基板1係具備有：核心基板2；形成在核心基板2的兩面的增層3(表面側)、13(背面側)；形成在增層3上的阻焊劑層4(表面側)；形成在增層13上的阻焊劑層14(背面側)；形成在增層13的連接端子T1上的焊料凸塊5(表面側)；及形成在增層3的連接端子T11上的焊球15(背面側)。
核心基板2係由耐熱性樹脂板(例如雙馬來醯亞胺- 三氮雜苯樹脂板)、或纖維強化樹脂板(例如玻璃纖維強化環氧樹脂)等所構成的板狀樹脂製基板。在核心基板2的表面及背面係分別形成有形成金屬配線L1、L11的核心導體層21、22。此外，在核心基板2係形成有藉由鑽孔器等所穿設的貫穿孔23，在其內壁面係形成有使核心導體層21、22彼此導通的貫穿孔導體24。此外，貫穿孔23係藉由環氧樹脂等樹脂製填孔材25予以填充。
(表面側的構成)
增層3係由層積在核心基板2的表面側的樹脂絕緣層31、33及分別形成在樹脂絕緣層31、33的配線層32、34所構成。樹脂絕緣層31係由熱硬化性樹脂組成物所成。在樹脂絕緣層31係以所希望的形狀形成有配線溝31a及通孔31b，在該配線溝31a及通孔31b內，係藉由鍍敷法，形成有形成金屬配線L2的配線層32、及將核心導體層21與配線層32作電性連接的通孔導體35。
樹脂絕緣層33係由熱硬化性樹脂組成物所成。在樹脂絕緣層33係以所希望的形狀形成有配線溝33a及通孔33b，在該配線溝33a及通孔33b內係藉由鍍敷法形成有具有連接端子T1的配線層34、及將配線層32與配線層34作電性連接的通孔導體36。連接端子T1係例如與半導體晶片連接的連接端子。其中，在連接端子T1的表面，係藉由無電解鍍敷鍍敷有鎳(Ni)，另外在鎳(Ni)上，藉由無電解鍍敷鍍敷有金(Au)。
阻焊劑層4係將薄膜狀或液狀的阻焊劑層積在增層3的表面上而形成。在阻焊劑層4係形成有使各連接端子T1的表面的一部分露出的開口4a。因此，各連接端子T1係形成為表面的一部分藉由開口4a而由阻焊劑層4露出的狀態。亦即，阻焊劑層4的開口4a係形成為露出各連接端子T1的表面的一部分的SMD(solder-mask-defined)形狀。
在開口4a內，由例如Sn-Ag、Sn-Cu、Sn-Ag-Cu、Sn-Sb等實質上未含有Pb的焊料所成之焊料凸塊5形成為與連接端子T1作電性連接。其中，在配線基板1的表面構裝半導體晶片等時，藉由將配線基板1的焊料凸塊5進行迴焊，而將配線基板1的連接端子T1與半導體晶片等的連接端子作電性連接。
(背面側的構成)
增層13係由層積在核心基板2之背面側的樹脂絕緣層131、133、及分別形成在樹脂絕緣層131、133的配線層132、134所成。樹脂絕緣層131係由熱硬化性樹脂組成物所成。在樹脂絕緣層131係以所希望的形狀形成有配線溝131a及通孔131b，在該配線溝131a及通孔131b內，藉由鍍敷法，形成有形成金屬配線L12的配線層132、及將核心導體層22與配線層132作電性連接的通孔導體135。
樹脂絕緣層133係由熱硬化性樹脂組成物所成。在樹 脂絕緣層133係以所希望形狀形成有配線溝133a及通孔133b，在該配線溝133a及通孔133b內，藉由鍍敷法形成有具有連接端子T11的配線層134、及將配線層132與配線層134作電性連接的通孔導體136。連接端子T11係例如與主機板或插座等(以下稱為主機板等)的連接端子。其中，在連接端子T11的表面，藉由無電解鍍敷鍍敷有鎳(Ni)，另外在鎳(Ni)上，藉由無電解鍍敷鍍敷有金(Au)。
阻焊劑層14係將薄膜狀或液狀的阻焊劑層積在增層13的表面上而形成。在阻焊劑層14係形成有使各連接端子T11的表面的一部分露出的開口14a。因此，各連接端子T11係形成為表面的一部分藉由開口14a而由阻焊劑層14露出的狀態。亦即，阻焊劑層14的開口14a係形成為將各連接端子T11的表面的一部分露出的SMD形狀。
在開口14a內，由例如Sn-Ag、Sn-Cu、Sn-Ag-Cu、Sn-Sb等實質上未含有Pb的焊料所成之焊球15形成為與連接端子T11作電性連接。其中，當在配線基板1的背面構裝主機板等時，藉由將配線基板1的焊球15進行迴焊，將配線基板1的連接端子T11與主機板等連接端子作電性連接。
(配線基板1之製造方法)
圖2~圖4係用以說明參照圖1所說明之配線基板1之製造工程的圖。以下參照圖2~圖4，說明配線基板1 之製造方法。
(核心基板工程：圖2)
準備在板狀樹脂製基板的表面及背面黏貼有銅箔的覆銅層積板。此外，對覆銅層積板，使用鑽孔器來進行鑽孔加工，在預定位置預先形成成為貫穿孔23的貫通孔。接著，按照習知周知的手法來進行無電解銅鍍敷及電解銅鍍敷，藉此在貫穿孔23內壁形成貫穿孔導體24，在覆銅層積板的兩面形成銅鍍敷層(參照圖2(a))。
之後，以環氧樹脂等樹脂填孔材25填充貫穿孔導體24內。此外，將形成在覆銅層積板的兩面的銅箔上的銅鍍敷蝕刻成所希望的形狀而在覆銅層積板的表面及背面分別形成作為金屬配線L1、L11的核心導體層21、22而得核心基板2(參照圖2(b))。其中，以在貫穿孔23形成工程之後，進行去除加工部分之膠渣的去膠渣處理為宜。
(增層工程：圖3~圖5)
在核心基板2的表面及背面，分別疊合作為樹脂絕緣層31、131之以環氧樹脂為主成分的薄膜狀絕緣樹脂材料來進行配置。接著，將該層積物以真空壓接熱衝壓機進行加壓加熱，使薄膜狀絕緣樹脂材料一面熱硬化一面壓接。接著，使用以往習知的雷射加工裝置來進行雷射照射，在樹脂絕緣層31、131分別形成配線溝31a、131a及通孔31b、131b(參照圖3(a))。形成配線溝31a、131a及 通孔31b、131b後，係進行將配線溝31a、131a及通孔31b、131b表面進行粗化的處理。其中，亦可藉由曝光/顯影來形成配線溝31a、131a及通孔31b、131b。
接著，在包含配線溝31a、131a及通孔31b、131b內的樹脂絕緣層31、131的表面進行無電解鍍敷，在包含配線溝31a、131a及通孔31b、131b內的樹脂絕緣層31、131的表面形成無電解銅鍍敷層(第1導體層)C1。接著，進行電解鍍敷，在無電解銅鍍敷層C1上形成電解銅鍍敷層(第2導體層)C2(參照圖3(b))。
接著，使用鑽石刀具，將由無電解鍍敷層C1及電解銅鍍敷層C2所構成的導體層以厚度方向分為複數次進行切削，去除多餘的無電解鍍敷層C1及電解銅鍍敷層C2(參照圖4(a))，而得配線層32、132及通孔導體35、135(參照圖4(b))。其中，圖4(a)以後係將無電解鍍敷層C1及電解銅鍍敷層C2記載為一層。
在圖4(a)中，係分為3次，分別至成為切削面A1~A3的位置為止，由表面側分別以預定的厚度將多餘的無電解鍍敷層C1及電解銅鍍敷層C2進行切削。此外，在第3次的切削中，係當將無電解鍍敷層C1及電解銅鍍敷層C2的表面進行切削時，連作為絕緣層的樹脂絕緣層31、131的表面亦進行切削，而在樹脂絕緣層31、131的表面形成有粗化面。
藉由分為複數次來進行切削，可進行更為精密的切削加工。此外，藉由分為複數次，即使在無電解鍍敷層C1 及電解銅鍍敷層C2為較厚的情形下亦可進行切削。此外，藉由在樹脂絕緣層31、131的表面形成粗化面，與層積在樹脂絕緣層31、131上的樹脂絕緣層33、133的密接性會提升。此外，由於樹脂絕緣層31、131的表面被切削，因此可省略藉由蝕刻來去除附著在樹脂絕緣層31、131的表面的配線材料(銅)的工程，可簡化配線基板1的製造工程。其中，無電解鍍敷層C1及電解銅鍍敷層C2的切削係可使用市售的切削裝置，例如DISCO公司製FS8910來進行。
在表面被粗面化的樹脂絕緣層31、131上，分別疊合作為樹脂絕緣層33、133之以環氧樹脂為主成分的薄膜狀絕緣樹脂材料來進行配置。接著，將該層積物以真空壓接熱衝壓機進行加壓加熱，使薄膜狀絕緣樹脂材料一面熱硬化一面壓接。接著，使用以往周知的雷射加工裝置來進行雷射照射，在樹脂絕緣層33、133分別形成配線溝33a、133a及通孔33b、133b(參照圖5(a))。形成配線溝33a、133a及通孔33b、133b後，係進行將配線溝33a、133a及通孔33b、133b表面粗化的處理。其中，亦可藉由曝光/顯影來形成配線溝33a、133a及通孔33b、133b。
接著，與獲得配線層32、132及通孔導體33、135時同樣地，在包含配線溝33a、133a及通孔33b、133b內的樹脂絕緣層33、133的表面進行無電解鍍敷，另外進行電解鍍敷。之後，使用鑽石刀具，將無電解鍍敷層及電解銅鍍敷層進行切削，去除多餘的無電解鍍敷層及電解銅鍍敷 層而得配線層34、134及通孔導體36、136(參照圖5(b))。
其中，此時亦與將無電解銅鍍敷層C1及電解銅鍍敷層C2進行切削時同樣地，以分為複數次來進行為佳，此外，以連作為絕緣層的樹脂絕緣層33、133的表面亦進行切削而形成粗化面為佳。在樹脂絕緣層33、133的表面形成粗化面，藉此與阻焊劑層4、14的密接性會提升。
(阻焊劑層工程：圖6)
在表層分別具有連接端子T1、T11的增層3、13上，分別將薄膜狀阻焊劑進行衝壓來進行層積。在增層3、13上分別將所層積的薄膜狀阻焊劑進行曝光/顯影，而得形成有使各連接端子T1、T11的一部分露出的SMD形狀的開口4a、14a的阻焊劑層4、14。接著，藉由無電解鍍敷，將鎳(Ni)及金(Au)鍍敷在連接端子T1、T11的表面。
(後端工程：圖7)
藉由焊料印刷，在由形成在阻焊劑層4、14的開口4a、14a所露出的連接端子T1、T11的表面塗佈焊料糊漿後，以預定的溫度與時間進行迴焊，形成與連接端子T1、T11作電性連接的焊料凸塊5及焊球15。
如以上所示，實施形態之配線基板1係將作為配線層32、34、132、134的銅鍍敷層(導體層)，使用鑽石刀具 來進行切削，因此不易受到作為切削對象的配線層32、34、132、134或樹脂絕緣層31、33、131、133的形狀(例如凹凸)的影響。因此，可抑制作為配線層32、34、132、134的導體層的切削不足或過度切削。
尤其在藉由CMP進行研磨時，當去除形成在具有平面方向中的尺寸為7mm×5mm以上的矩形狀底面領域的溝槽上的導體層時，容易在研磨後的配線層的上面產生凹處。此係如圖8(a)所示，形成在具有平面方向中的尺寸為7mm×5mm以上的矩形狀底面領域201的溝槽202上的導體層203係大部分在上面形成有凹處204，在藉由CMP所為之研磨中，由於受到研磨前的導體層203的形狀的影響，因此無法去除該凹處204之故(凹處204本身雖會變小，但是並無法去除)。因此，如圖8(b)所示，在藉由CMP所為之研磨中，係在研磨後的配線層205上面殘留有凹處204。其中，該凹處204係若溝槽202至少具有上述尺寸的底面領域，即使溝槽202的平面形狀為矩形狀以外的圓形或橢圓形，亦會殘留。
另一方面，如該實施形態之配線基板1所示，若使用鑽石刀具來進行切削時，如上所述，不易受到作為切削對象的導體層203的形狀(例如凹凸)的影響。因此，如圖8(c)所示，可得在切削後的上面幾乎沒有凹處204，或者即使有凹處204，亦成為0.5μm以下的深度的配線層205。
此外，由於藉由切削來進行加工，因此在導體層的金 屬材料不易發生在研磨加工時會被發現的垂邊(roll-off)。此外，由於不易受到成為作為切削對象的配線層32、34、132、134的導體層或樹脂絕緣層31、33、131、133的形狀的影響，因此切削加工面成為平坦(flat)。因此，即使在層積複數樹脂絕緣層及配線層的情形下，亦為基板表面成為平坦，而不易發生曝光時的失焦(Defocus)。
此外，由於使用鑽石刀具來作為切削工具，因此可長時間使用。此外，由於切削後的表面粗糙度低，因此可抑制在配線層32、34、132、134表面所發生的凹凸。因此，可減低在配線層32、34、132、134所發生的電雜訊。此外，由於硬度高，因此可進行高速度的切削加工，生產性會提升。
此外，在對作為配線層32、34、132、134的導體層的表面進行切削時，連樹脂絕緣層31、33、131、133的表面亦切削而在樹脂絕緣層31、33、131、133形成有粗化面。因此，與所被層積的樹脂絕緣層33、133或阻焊劑層4、14的密接性會提升。此外，由於樹脂絕緣層31、33、131、133的表面被切削，因此變得不需要藉由蝕刻來去除附著在樹脂絕緣層31、33、131、133的表面的配線材料(銅鍍敷層)。因此，可簡化配線基板1的製造工程。
此外，由於將切削分為複數次進行，因此可進行精密的切削加工。此外，即使在藉由鍍敷所形成的銅鍍敷層 (導體層)較厚的情形下亦可進行切削。此外，藉由無電解鍍敷形成無電解銅鍍敷後，藉由成膜速度快的電解鍍敷而形成有電解銅鍍敷層。因此，配線基板1的生產性會提升。
〔實施例〕
接著，說明實施例。
在該實施例中，係根據上述製造方法，作成將埋設在樹脂絕緣層的配線溝線溝內所形成的銅鍍敷層以鑽石刀具進行切削的試料，將該試料的切削面以SEM(scanning electron microscope，掃描式電子顯微鏡)裝置進行觀察。
(試料的作成)
發明人等係在作為核心基板的板狀樹脂製基板的表面層積以環氧樹脂為主成分的薄膜狀絕緣樹脂材料來進行配置，將該層積物以真空壓接熱衝壓機進行加壓加熱，使薄膜狀絕緣樹脂材料一面熱硬化一面壓接。之後，使用雷射加工裝置進行雷射照射，在經熱硬化的絕緣樹脂材料形成配線溝，進行無電解鍍敷及電解鍍敷，在包含配線溝內的絕緣樹脂材料的表面形成銅鍍敷層。之後，將銅鍍敷層使用DISCO公司製FS8910來進行切削，在配線溝內形成有配線層。其中，切削係使用鑽石刀具。
(試料的切削面)
圖9係切削面的SEM照片。如圖9所示，在切削面(尤其材質不同的銅鍍敷層X與絕緣樹脂材料Y的交界)並未發現凹凸，可知為良好狀態。此外，亦未發生所謂研磨垂邊(polishing roll-off)。如以上所示，藉由實施形態之配線基板1之製造方法，可知不易受到作為切削對象的導體層或樹脂絕緣層的形狀(例如凹凸)的影響，可得不具凹凸的良好切削面。
(其他實施形態)
以上一面列舉具體例，一面詳加說明本發明，惟本發明並非限定於上述內容，只要未脫離本發明之範疇，可進行所有變形或變更。例如，在上述實施形態中，係針對配線基板1透過焊球15而與主機板等作連接的BGA基板的形態來作說明，但是亦可形成為設置針(pin)或陸地(land)來取代焊球15之所謂PGA(Pin Grid Array，針柵陣列)基板或LGA(Land Grid Array，地柵陣列)基板而將配線基板1與主機板等相連接。
此外，在上述實施形態中，阻焊劑的開口的形狀形成為連接端子的表面的一部分露出的所謂SMD(Solder-Mask-Defined)形狀，但是亦可形成為連接端子的表面全部露出的所謂NSMD(Non-Solder-Mask-Defined)形狀。此外，在上述實施形態中，係將配線層分為3次進行切削，但是切削次數並非侷限於3次，可設定最適的切削次 數。
1‧‧‧配線基板
2‧‧‧核心基板
3‧‧‧增層
4‧‧‧阻焊劑層
4a‧‧‧開口
5‧‧‧焊球
13‧‧‧增層
14‧‧‧阻焊劑層
14a‧‧‧開口
15‧‧‧焊球
21、22‧‧‧核心導體層
23‧‧‧貫穿孔
24‧‧‧貫穿孔導體
25‧‧‧樹脂製填孔材
31、33‧‧‧樹脂絕緣層
31a、33a‧‧‧配線溝
31b、33b、131b、133b‧‧‧通孔
32、34‧‧‧配線層
35、36‧‧‧通孔導體
131、133‧‧‧樹脂絕緣層
131a、133a‧‧‧配線溝
132、134‧‧‧配線層
135、136‧‧‧通孔導體
201‧‧‧底面領域
202‧‧‧溝槽
203‧‧‧導體層
204‧‧‧凹處
205‧‧‧配線層
A1~A3‧‧‧切削面
C1‧‧‧無電解鍍敷層
C2‧‧‧電解銅鍍敷層
L1、L2‧‧‧金屬配線
L11、L12‧‧‧金屬配線
T1、T11‧‧‧連接端子
圖1係實施形態之配線基板的剖面圖。
圖2係實施形態之配線基板的製造工程圖(核心基板工程)。
圖3係實施形態之配線基板的製造工程圖(增層工程)。
圖4係實施形態之配線基板的製造工程圖(增層工程)。
圖5係實施形態之配線基板的製造工程圖(增層工程)。
圖6係實施形態之配線基板的製造工程圖(阻焊劑層工程)。
圖7係實施形態之配線基板的製造工程圖(後端工程)。
圖8係顯示藉由CMP所致之研磨例圖。
圖9係實施例之切削面的SEM照片。
1‧‧‧配線基板
2‧‧‧核心基板
3‧‧‧增層
4‧‧‧阻焊劑層
4a‧‧‧開口
5‧‧‧焊球
13‧‧‧增層
14‧‧‧阻焊劑層
14a‧‧‧開口
15‧‧‧焊球
21、22‧‧‧核心導體層
23‧‧‧貫穿孔
24‧‧‧貫穿孔導體
25‧‧‧樹脂製填孔材
31、33‧‧‧樹脂絕緣層
31a、33a‧‧‧配線溝
31b、33b、131b、133b‧‧‧通孔
32、34‧‧‧配線層
35、36‧‧‧通孔導體
131、133‧‧‧樹脂絕緣層
131a、133a‧‧‧配線溝
132、134‧‧‧配線層
135、136‧‧‧通孔導體
L1、L2‧‧‧金屬配線
L11、L12‧‧‧金屬配線
T1、T11‧‧‧連接端子

Claims (5)

  1. 一種配線基板之製造方法，其係分別具有1層以上之絕緣層及配線層之配線基板之製造方法，其具有：在前述絕緣層形成配線溝的第1工程；在前述配線溝內，以至少一部分埋設的方式形成作為前述配線層的導體層的第2工程；使用切削工具來切削前述導體層的表面，藉此形成前述配線層的第3工程。
  2. 如申請專利範圍第1項之配線基板之製造方法，其中，前述第3工程係使用鑽石刀具作為前述切削工具。
  3. 如申請專利範圍第1項之配線基板之製造方法，其中，前述第3工程係將前述導體層的表面進行切削，並且將前述絕緣層的表面進行切削，藉此在前述絕緣層形成粗化面。
  4. 如申請專利範圍第1項至第3項中任一項之配線基板之製造方法，其中，前述第3工程係分為複數次來進行切削。
  5. 如申請專利範圍第1項至第3項中任一項之配線基板之製造方法，其中，前述第2工程係具有：藉由無電解鍍敷，在前述配線溝內形成第1導體層的工程；及藉由電解鍍敷，在前述第1導體層上形成第2導體層的工程。
TW101127445A 2011-08-03 2012-07-30 配線基板之製造方法 TW201322860A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011170245 2011-08-03
JP2012123031A JP2013051397A (ja) 2011-08-03 2012-05-30 配線基板の製造方法

Publications (1)

Publication Number Publication Date
TW201322860A true TW201322860A (zh) 2013-06-01

Family

ID=47626267

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101127445A TW201322860A (zh) 2011-08-03 2012-07-30 配線基板之製造方法

Country Status (5)

Country Link
US (1) US20130032485A1 (zh)
JP (1) JP2013051397A (zh)
KR (1) KR20130016100A (zh)
CN (1) CN103179809A (zh)
TW (1) TW201322860A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101987367B1 (ko) * 2011-12-15 2019-06-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
WO2014142468A1 (en) * 2013-03-13 2014-09-18 Samsung Electronics Co., Ltd. Method of providing copy image and ultrasound apparatus therefor
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
CN108174524A (zh) * 2017-12-29 2018-06-15 赛创电气（铜陵）有限公司 一种dpc陶瓷线路板及其制备方法
WO2022086186A1 (ko) * 2020-10-20 2022-04-28 삼성전자 주식회사 도전성 부재가 도금된 외부 하우징을 포함하는 전자 장치 및 그의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186119A (ja) * 1994-12-27 1996-07-16 Sharp Corp 配線基板の製造方法
JP2003163459A (ja) * 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
DE10239317A1 (de) * 2002-08-27 2004-03-11 Epcos Ag Resonator und Bauelement mit hermetischer Verkapselung
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
JP2004247549A (ja) * 2003-02-14 2004-09-02 Fujitsu Ltd 配線基板の作製方法および多層配線基板の作製方法
JP4671802B2 (ja) * 2004-10-18 2011-04-20 富士通株式会社 めっき方法、半導体装置の製造方法及び回路基板の製造方法
JP4748161B2 (ja) * 2005-07-12 2011-08-17 株式会社村田製作所 多層配線基板及びその製造方法
WO2007063813A1 (ja) * 2005-12-02 2007-06-07 Kyocera Corporation 光導波路部材、光配線基板、光配線モジュール及び表示装置、並びに光導波路部材および光配線基板の製造方法
EP1967876A4 (en) * 2005-12-27 2013-04-17 Ibiden Co Ltd OPTICAL AND ELECTRICAL COMPOSITE WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME
JP2007324399A (ja) * 2006-06-01 2007-12-13 Fujikura Ltd 配線基板の製造方法
JP5078687B2 (ja) * 2007-03-22 2012-11-21 日本特殊陶業株式会社 多層配線基板の製造方法
CN101472407B (zh) * 2007-12-25 2012-01-25 日本特殊陶业株式会社 布线基板及其制造方法
JP5560775B2 (ja) * 2009-05-20 2014-07-30 富士通株式会社 回路基板及びその製造方法

Also Published As

Publication number Publication date
CN103179809A (zh) 2013-06-26
KR20130016100A (ko) 2013-02-14
US20130032485A1 (en) 2013-02-07
JP2013051397A (ja) 2013-03-14

Similar Documents

Publication Publication Date Title
JP4895295B2 (ja) チップパッケージおよびその製造方法
TW201322860A (zh) 配線基板之製造方法
KR101044127B1 (ko) 방열기판 및 그 제조방법
KR20080046275A (ko) 다층 프린트 배선판 및 그 제조 방법
KR101077380B1 (ko) 인쇄회로기판 및 그 제조방법
TW201225770A (en) Printed circuit board and method for manufacturing the same
US20100032202A1 (en) Wiring substrate, wiring material, copper-clad laminate, and method of manufacturing the wiring substrate
US11102885B2 (en) Resin multilayer substrate and electronic device
KR100857165B1 (ko) 회로기판 제조방법
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
KR101355732B1 (ko) 배선기판 제조방법
JP2012243836A (ja) フレキシブル配線基板およびその製造方法
JP2005353837A (ja) 半導体装置及びその製造方法
JP2013062293A (ja) 多層配線基板の製造方法
KR102119142B1 (ko) 웨이퍼 레벨 패키지의 캐리어를 리드 프레임으로 제작하는 방법
JP2006165242A (ja) プリント配線板およびその製造方法
US8191249B2 (en) Method of manufacturing a printed circuit board
KR101924458B1 (ko) 전자 칩이 내장된 회로기판의 제조 방법
KR101378756B1 (ko) 리드선 없이 전해 피니시 처리가 가능한 인쇄회로기판 제조방법
JP2015220354A (ja) 配線基板の製造方法
KR100797669B1 (ko) 인쇄회로기판 및 그 제조방법
CN110381675B (zh) 一种电路板结构及其制造方法
KR20120084441A (ko) 알루미늄 재질의 캐리어층을 갖는 동박 적층판 제조용 동박 필름 및 이를 구비하는 동박 적층판
JP3790120B2 (ja) Ｃｉｃメタルコアプリント配線板の製造方法
KR101097741B1 (ko) 일층의 도전층 양면에 다이 접속을 위한 패드와 솔더 볼 접속을 위한 패드를 형성하는 방법 및 이를 이용한 패키지 기판