KR20210047528A

KR20210047528A - 인쇄회로기판 및 이의 제조 방법

Info

Publication number: KR20210047528A
Application number: KR1020190131253A
Authority: KR
Inventors: 류성욱; 신승열; 한준욱
Original assignee: 엘지이노텍 주식회사
Priority date: 2019-10-22
Filing date: 2019-10-22
Publication date: 2021-04-30
Also published as: WO2021080325A1; CN114762463A; US20220369458A1; US12213253B2

Abstract

실시 예에 따른 인쇄회로기판은 절연층; 및 상기 절연층에 배치되는 비아부를 포함하고, 상기 비아부는, 상기 절연층의 하부에 배치되는 제1 패드와, 상기 절연층의 상부에 배치되는 제2 패드와, 상기 절연층 내에서 상기 제1 및 제2 패드 사이에 배치되는 비아 파트를 포함하고, 상기 제1 패드의 폭은, 상기 비아 파트의 하면의 폭보다 작거나 같다.

Description

인쇄회로기판 및 이의 제조 방법{PRINTED CIRCUIT BOARD AND MEHOD OF MANUFACTURING THEREOF}

실시 예는 인쇄회로기판 및 이의 제조 방법에 관한 것이다.

전자부품의 소형화, 경량화, 집적화가 가속되면서 회로의 선폭이 미세화하고 있다. 특히, 반도체 칩의 디자인룰이 나노미터 스케일로 집적화함에 따라, 반도체 칩을 실장하는 패키지기판 또는 인쇄회로기판의 회로 선폭이 수 마이크로미터 이하로 미세화하고 있다.

인쇄회로기판의 회로집적도를 증가시키기 위해서, 즉 회로 선폭을 미세화하기 위하여 다양한 공법들이 제안된 바 있다. 동도금 후 패턴을 형성하기 위해 식각하는 단계에서의 회로 선폭의 손실을 방지하기 위한 목적에서, 에스에이피(SAP; semi-additive process) 공법과 앰셉(MSAP; modified semi-additive process) 등이 제안되었다.

이후, 보다 미세한 회로패턴을 구현하기 위해서 동박을 절연층 속에 묻어서 매립하는 임베디드 트레이스(Embedded Trace Substrate; 이하 'ETS'라 칭함) 공법이 당업계에서 사용되고 있다. ETS 공법은 동박회로를 절연층 표면에 형성하는 대신에, 절연층 속에 매립형식으로 제조하기 때문에 식각으로 인한 회로손실이 없어서 회로 피치를 미세화하는데 유리하다.

한편, 최근 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G(5^th generation) 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 여기에서, 5G 통신 시스템은 높은 데이터 전송률을 달성하기 위해 초고주파(mmWave) 대역(sub 6기가(6GHz), 28기가 28GHz, 38기가 38GHz 또는 그 이상 주파수)를 사용한다.

그리고, 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가 시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 어레이 안테나(array antenna) 등의 집척화 기술들이 개발 되고 있다. 이러한 주파수 대역들에서 파장의 수백 개의 활성 안테나로 이루어질 수 있는 점을 고려하면, 안테나 시스템이 상대적으로 커진다.

이러한 안테나 및 AP 모듈은 인쇄회로기판에 패턴닝되거나 실장되기 때문에, 인쇄회로기판의 저손실이 매우 중요하다. 이는, 활성 안테나 시스템을 이루는 여러 개의 기판들 즉, 안테나 기판, 안테나 급전 기판, 송수신기(transceiver) 기판, 그리고 기저대역(baseband) 기판이 하나의 소형장치(one compactunit)로 집적되어야 한다는 것을 의미한다.

그리고, 상기와 같은 5G 통신 시스템에 적용되는 인쇄회로기판은 경박 단소화 트렌드로 제조되며, 이에 따라 회로 패턴은 점점 미세화되어간다.

그러나, 종래 기술의 인쇄회로기판은 비아와 연결되는 패드로 인해 디자인 자유도가 현저히 떨어지고 있으며, 이는 5G NR시대에 RF 성능도 저하되는 문제점을 가진다.

따라서, 5G 시대에 맞게 반도체 패키지 기술의 소형화, 박판화를 위한 새로운 기술이 요구되는 실정이다.

실시 예에서는 새로운 구조의 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.

또한, 실시 예에서는 비아의 폭과, 상기 비아와 직접 연결되는 제1 패드의 폭이 서로 동일한 비아부를 포함한 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.

또한, 실시 예에서는 비아의 폭이 상기 비아와 직접 연결되는 제1 패드의 폭보다 큰 비아부를 포함한 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.

제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

또한, 상기 비아 파트는, 상면의 폭이 상기 하면의 폭보다 크다.

또한, 상기 제1 패드는, 상면 및 하면의 폭이 동일하다.

또한, 상기 제1 패드는, 상기 절연층의 하부 영역 내에 배치되고, 상기 비아 파트는, 상기 제1 패드의 측면 및 상면을 덮으며 배치된다.

또한, 상기 비아 파트의 하면은, 상기 제1 패드의 하면 및 상기 절연층의 하면과 각각 동일 평면 상에 위치한다.

또한, 상기 제1 패드는, 상기 절연층의 하면 아래에 돌출되어 배치되고,

상기 비아 파트는, 상기 제1 패드의 상면과 접촉하는 제1 영역 및 상기 제1 패드의 상면과 비접촉하는 제2 영역을 포함한다.

또한, 상기 비아 파트의 중심부는, 상기 제1 패드의 중심부와 동일 수직 선상에서 정렬된다.

또한, 상기 제1 패드는, 상기 절연층의 하부 영역 내에 배치되고, 상기 제1 패드의 측면의 일부 및 상면의 일부는 상기 절연층에 의해 덮이고, 상기 제1 패드의 측면의 나머지 일부 및 상면의 나머지 일부는 상기 비아 패드에 의해 덮인다.

또한, 상기 비아 파트의 중심부는, 상기 제1 패드의 중심부와 동일 수직 선상에서 어긋나게 배치된다.

또한, 상기 절연층은, 광경화성 수지(PID:Photoimageable dielectics)로 형성된다.

한편, 실시 예에 따른 인쇄회로기판의 제조 방법은 캐리어를 준비하는 단계; 상기 캐리어 상에 제1 패드를 형성하는 단계; 상기 캐리어 상에 상기 제1 패드를 덮는 절연층을 형성하는 단계; 상기 절연층을 관통하며 상기 제1 패드의 상면의 적어도 일부를 노출하는 비아 홀을 형성하는 단계; 상기 비아 홀 내부에 비아 파트를 형성하는 단계; 상기 절연층 상에 상기 비아 파트의 상면과 접촉하는 제2 패드를 형성하는 단계; 및 상기 캐리어를 제거하는 단계를 포함하고, 상기 비아 홀의 하부의 폭은, 상기 제1 패드의 폭보다 크거나 같고, 상기 비아 파트의 하면의 폭은, 상기 제1 패드의 폭보다 크거나 같다.

또한, 상기 비아 파트는, 상면의 폭이 상기 하면의 폭보다 크고, 상기 제1 패드는, 상면 및 하면의 폭이 동일하다.

또한, 상기 제1 패드는, 상기 비아 파트의 하면의 폭보다 작고, 상기 비아 파트의 중심부는, 상기 제1 패드의 중심부와 동일 수직 선상에서 정렬되며, 상기 비아 파트는, 상기 제1 패드의 측면 및 상면을 덮으며 배치된다.

또한, 상기 비아 파트의 중심부는, 상기 제1 패드의 중심부와 동일 수직 선상에서 어긋나게 배치되고, 상기 제1 패드의 측면의 일부 및 상면의 일부는 상기 절연층에 의해 덮이고, 상기 제1 패드의 측면의 나머지 일부 및 상면의 나머지 일부는 상기 비아 패드에 의해 덮인다.

또한, 실시 예에 따른 인쇄회로기판의 제조 방법은 절연층을 준비하는 단계; 상기 절연층의 하면에 제1 패드를 형성하는 단계; 상기 절연층 내에 상기 제1 패드의 상면의 적어도 일부를 노출하는 비아 홀을 형성하는 단계; 상기 비아 홀 내부에 비아 파트를 형성하는 단계; 및 상기 절연층의 상면에 상기 비아 파트의 상면과 접촉하는 제2 패드를 형성하는 단계를 포함하고, 상기 비아 파트는, 상면의 폭이 상기 하면의 폭보다 크고, 상기 제1 및 제2 패드 각각은, 상면 및 하면의 폭이 동일하며, 상기 비아 파트의 하면의 폭은, 상기 제1 패드의 폭보다 크거나 같다.

또한, 상기 비아 파트는, 상기 제1 패드의 상면과 접촉하는 제1 영역 및 상기 제1 패드의 상면과 비접촉하는 제2 영역을 포함한다.

실시 예에 의하면, 비아부는 절연층을 관통하는 비아 파트와, 상기 비아 파트 아래에 배치되는 제1 패드 및 상기 비아 파트 위에 배치되는 제2 패드를 포함한다. 이때, 실시 예에서의 인쇄회로기판은 상기 제1 패드의 폭이 상기 비아 파트의 폭보다 크지 않도록 형성한다. 다시 말해서, 실시 예에서의 인쇄회로기판은 제1 패드의 폭이 상기 비아 파트의 폭과 동일하거나 작을 수 있다.

이에 따르면, 실시 예에서의 인쇄회로기판은 서로 이웃하는 복수의 비아부 사이의 이격 거리를 증가시킬 수 있으며, 이에 따른 회로 패턴의 파인 패턴 구현에 용이하여 회로 밀집도를 높일 수 있다.

또한, 실시 예에서는 비아부의 디자인 변경에 따라 전체적인 인쇄회로기판의 디자인 자유도를 향상시킬 수 있으며, 이에 따른 파인 패턴 구현 및 기판 신뢰성을 확보할 수 있다.

도 1은 비교 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 2는 제1 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 3 내지 도 8은 도 2에 도시된 제1 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 도면이다.
도 9는 비교 예와 실시 예에의 인쇄회로기판에서, 복수의 비아부 사이의 이격 거리를 비교한 도면이다.
도 10은 제2 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 11 내지 도 13은 도 10에 도시된 제2 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 도면이다.
도 14는 제3 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 15는 제4 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 16은 제5 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 첨부한 도면을 참조하여 본 발명의 실시 예를 상세하게 설명하면 다음과 같다.

도 1은 비교 예에 따른 인쇄회로기판을 나타낸 도면이다. 도 1의 (a)는 ETS 공법에 의해 제조된 매립형 회로패턴을 포함한 인쇄회로기판을 나타낸 도면이고, 도 1의 (b)는 일반적인 돌출형 회로 패턴을 포함한 인쇄회로기판을 나타낸 도면이다.

도 1의 (a)를 참조하면, 비교 예에 따른 인쇄회로기판은 ETS 공법으로 제조된 회로 패턴을 포함한다.

구체적으로, ETS 공법에 의해 제조된 인쇄회로기판은 절연층(11), 회로 패턴(12), 및 비아부(16)를 포함한다. 이때, 도면 상에는 회로 패턴(12)이 절연층(11)의 하부에만 배치되는 것으로 도시하였으나, 실질적으로 회로 패턴은 절연층(11)의 상면 위에 돌출된 구조를 가지고 추가 배치된다.

회로 패턴(12)은 절연층(11) 내에 매립된다.

바람직하게, 회로 패턴(12)은 절연층(11)의 하부 영역에 매립된다. 이에 따라, 회로 패턴(12)의 하면은 절연층(11)의 하면과 동일 평면 상에 배치된다.

절연층(11)의 상면에는 상부 회로 패턴(미도시)이 추가 배치되고, 이때 상기 상부 회로 패턴은 상기 절연층(11)의 상면 위로 돌출된 구조를 가진다.

절연층(11) 내에는 비아부(16)가 배치된다.

이때, 비아부(15)는 상기 절연층(11) 내에 배치되고, 상기 절연층(11)을 관통하는 비아 파트(15)와, 상기 절연층(11)의 하부 영역에 매립된 제1 패드(13) 및 상기 절연층(11)의 상면 위에 배치된 제2 패드(14)를 포함한다.

이때, 상기 제1 패드(14)는 제1 폭(w1)을 가지고, 제2 패드(15)는 제2 폭(w2)을 가진다. 상기 제1 폭(w1)은 상기 제2 폭(w2)과 동일할 수 있고, 이와 다르게 제2 폭(w2)보다 작다.

또한, 비아 파트(15)의 하면은 상기 제1 패드(13)의 상면과 접촉하고, 제3 폭(w3)을 가진다. 그리고, 비아 파트(15)의 상면은 제2 패드(14)의 하면과 접촉하고, 제4 폭(w4)을 가진다. 이때, 상기 제3 폭(w3)은 상기 제4 폭(w4)보다 작으며,이에 따라 상기 비아 파트(15)은 상부에서 하부로 갈수록 폭이 점차 감소하는 형상을 가진다.

한편, 상기 비아 파트(15)의 하면의 제3 폭(w3)은 상기 제1 패드(13)의 제1 폭(w1)보다 작다. 또한, 상기 비아 파트(15)의 상면의 제4 폭(w4)은 상기 제2 패드(14)의 제2 폭(w2)보다 작다. 즉, 상기 제1 패드(13) 및 제2 패드(14)는 상기 비아 파트(15)의 상부 및 하부에서 각각 수평 방향으로 확장된 구조를 가진다.

한편, 최근에는 회로패턴이 점차 미세화되어 가고 있다. 그리고, 폭/간격이 15㎛/15㎛ 이하인 미세 회로 패턴의 경우, 최외층을 ETS 공법으로 구현해야 한다. 즉, 최외층의 회로 패턴이 15㎛의 폭을 가지면서, 각각의 회로 패턴의 간격이 15㎛ 이하 이격되어 배치되어야 하는 미세 회로 패턴의 경우, 상기 회로 패턴을 ETS 공법으로 형성해야 안정적인 미세회로 패턴의 형성이 가능하다.

그러나, 상기와 같은 비교 예에서의 인쇄회로기판은 비아 파트(15)의 하면의 제3 폭(w3)보다 상기 제1 패드(13)의 제1 폭(w1)이 크고, 상기 비아 파트(15)의 상면의 제4 폭(w4)보다 상기 제2 패드(14)의 제2 폭(w2)이 크다. 이에 따라, 상기 이웃하는 비아부들 사이의 이격 거리가 감소한다. 다시 말해서, 비교 예에서의 인쇄회로기판은 이웃하는 제1 패드(13)들 사이의 이격 거리(w5)가 감소할 수 있다.

다시 말해서, 비교 예에서의 인쇄회로기판은 이웃하는 비아 파트들의 하부 영역 사이의 이격 거리보다 상기 제1 패드(13)들 사이의 이격 거리가 작다.

도 1의 (b)를 참조하면, 비교 예에 따른 인쇄회로기판은 돌출형 구조의 회로 패턴을 포함한다.

구체적으로, 인쇄회로기판은 절연층(21), 회로 패턴(22), 및 비아부(26)를 포함한다. 이때, 도면 상에는 회로 패턴(22)이 절연층(21)의 하부에만 배치되는 것으로 도시하였으나, 실질적으로 회로 패턴은 절연층(21)의 상면 위에 돌출된 구조를 가지고 추가 배치된다.

회로 패턴(22)은 절연층(21)의 하면 아래로 돌출된 구조를 가진다. 이에 따라, 회로 패턴(22)의 상면은 절연층(21)의 하면과 동일 평면 상에 배치된다.

절연층(21) 내에는 비아부(26)가 배치된다.

이때, 비아부(26)는 상기 절연층(21) 내에 배치되고, 상기 절연층(21)을 관통하는 비아 파트(25)와, 상기 절연층(21)의 하면 아래로 돌출된 제1 패드(23) 및 상기 절연층(21)의 상면 위에 배치된 제2 패드(24)를 포함한다.

이때, 상기 제1 패드(24)는 제1 폭(w1')을 가지고, 제2 패드(25)는 제2 폭(w2')을 가진다. 상기 제1 폭(w1')은 상기 제2 폭(w2')과 동일할 수 있고, 이와 다르게 제2 폭(w2')보다 작다.

또한, 비아 파트(25)의 하면은 상기 제1 패드(23)의 상면과 접촉하고, 제3 폭(w3')을 가진다. 그리고, 비아 파트(25)의 상면은 제2 패드(24)의 하면과 접촉하고, 제4 폭(w4')을 가진다. 이때, 상기 제3 폭(w3')은 상기 제4 폭(w4')보다 작으며,이에 따라 상기 비아 파트(25)은 상부에서 하부로 갈수록 폭이 점차 감소하는 형상을 가진다.

한편, 상기 비아 파트(25)의 하면의 제3 폭(w3')은 상기 제1 패드(23)의 제1 폭(w1')보다 작다. 또한, 상기 비아 파트(25)의 상면의 제4 폭(w4')은 상기 제2 패드(24)의 제2 폭(w2')보다 작다. 즉, 상기 제1 패드(23) 및 제2 패드(24)는 상기 비아 파트(25)의 상부 및 하부에서 각각 수평 방향으로 확장된 구조를 가진다.

이때, 상기와 같은 비교 예에서의 인쇄회로기판은 비아 파트(25)의 하면의 제3 폭(w3')보다 상기 제1 패드(23)의 제1 폭(w1')이 크고, 상기 비아 파트(25)의 상면의 제4 폭(w4')보다 상기 제2 패드(24)의 제2 폭(w2')이 크다. 이에 따라, 상기 이웃하는 비아부들 사이의 이격 거리가 감소한다. 다시 말해서, 비교 예에서의 인쇄회로기판은 이웃하는 제1 패드(23)들 사이의 이격 거리(w5')가 감소할 수 있다.

또한, 최근에는 5G 기술이 발달되면서, 이를 반영할 수 있는 인쇄회로기판에 관심이 고조되고 있다. 이때, 5G 기술이 적용되기 위해서는 인쇄회로기판이 고다층 구조를 가져야 하며, 이에 따른 회로 패턴이 미세화되어야 한다. 그러나, 비교 예에서는 상기와 같은 비아부의 구조로 인해 미세 패턴을 형성하는 것은 가능하지만, 비아부들 사이의 공간에서의 회로 밀집도가 낮아지는 문제점이 있다.

도 2는 제1 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.

도 2를 참조하면, 인쇄회로기판(100)은 절연층(110), 회로 패턴(120) 및 비아부(130)를 포함한다.

상기 인쇄회로기판(100)은 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한 인쇄회로기판(100)은 전기부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.

절연층(110)은 단일 회로 패턴이 형성되는 인쇄회로기판(100)의 지지 기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판(100) 중 어느 하나의 회로 패턴이 형성되어 있는 절연 영역을 의미할 수 있다.

바람직하게, 절연층(110)은 복수의 적층 구조를 가지는 인쇄회로기판(100) 중 어느 하나의 절연 영역을 나타낸 것일 수 있다.

상기 절연층(110)은 광경화성 수지 또는 감광성 수지를 포함할 수 있다. 즉, 절연층(110)은 PID(Photoimageable dielectics) 물질로 형성될 수 있다.

이를 위해, 절연층(110)은 에폭시 레진, 광 개시제, 실리콘계 필러(Si filler) 및 경화제 등을 포함할 수 있다. 일 예로, 절연층(110)은 광경화성 수지 필름이 적층되거나 광경화성 수지 페이스트 또는 액상이 도포되어 형성될 수 있다. 이때, 하나의 예에서, 광경화성수지 재질은 광경화성 폴리히드록시스티렌(PHS), 광경화성 폴리벤조옥사졸(PBO), 광경화성 폴리이미드(PI), 광경화성 벤조시클로부텐(BCB), 광경화성 폴리실록산, 광경화성 에폭시, 노볼락(Novolac) 수지 중에서 선택된 어느 하나 이상을 포함할 수 있다.

실시 예에서는 절연층(110)을 광경화성 수지로 구성함으로써, 노광 및 현상 등을 이용하여 작은 사이즈의 피세 회로 패턴 및 미세 비아부가 형성될 수 있다.

절연층(110)의 하부 영역에는 회로 패턴(120)이 배치될 수 있다. 상기 회로 패턴(120)은 상기 절연층(110)의 하부 영역에 매립된 구조를 가질 수 있다. 제1 실시 예에서의 회로 패턴(120)은 ETS(Embedded Trace Substrate) 공법으로 제조될 수 있다.

회로 패턴(120)은 전기적 신호를 전달하는 배선으로, 전기 전도성이 높은 금속물질로 형성될 수 있다. 이를 위해, 상기 회로 패턴(120)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한 회로 패턴(120)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 회로 패턴(120)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.

또한, 인쇄회로기판(100)은 비아부(130)를 포함할 수 있다.

비아부(130)는 절연층(110)의 하부에 배치된 제1 패드(131)와, 상기 절연층(110)의 상부에 배치된 제2 패드(132)와, 상기 절연층(110)을 관통하는 비아 파트(133)를 포함할 수 있다.

상기 제1 패드(131)는 상기 절연층(110)의 하부 영역에 매립된 구조를 가질 수 있다. 상기 제1 패드(131)은 상기 회로 패턴(120)과 함께 형성될 수 있으며, 이에 따라 상기 회로 패턴(120) 중 일부가 상기 제1 패드(131)일 수 있다.

상기 절연층(110)의 상면에는 제2 패드(132)가 배치될 수 있다. 상기 제2 패드(132)는 상기 절연층(110)의 상면 위로 돌출된 구조를 가질 수 있다.

상기 제1 패드(131)는 상기 절연층(110)의 하부 영역에 제1 폭(W1)을 가지고 배치될 수 있다. 상기 제1 패드(131)는 랜드 패드라고도 할 수 있다. 상기 제1 패드(131)는 하면의 폭과 상면의 폭이 동일할 수 있다.

또한, 상기 제2 패드(132)는 상기 절연층(110)의 상면 위에 제2 폭(W2)을 가지고 배치될 수 있다. 상기 제2 패드(132)는 캡쳐 패드라고도 할 수 있다. 제2 패드(132)는 하면의 폭과 상면의 폭이 서로 동일할 수 있다.

또한, 상기 절연층(110) 내에는 비아부(130)의 비아 파트(133)가 배치될 수 있다. 상기 비아 파트(133)의 하면은 상기 제1 패드(131)의 상면과 직접 접촉할 수 있다. 또한, 상기 비아 파트(133)의 상면은 상기 제2 패드(132)의 하면과 직접 접촉할 수 있다.

상기 비아 파트(133)의 하면의 폭은 상기 제1 패드(131)가 가지는 제1 폭(W1)과 동일할 수 있다. 즉, 상기 비아 파트(133)의 하면은 상기 제1 폭(W1)을 가질 수 있다.

또한, 상기 비아 파트(133)의 상면의 폭은 상기 제2 패드(132)가 가지는 제2 폭(W2)보다 작을 수 있다. 즉, 상기 비아 파트(133)의 상면은 상기 제2 패드(132)가 가지는 제2 폭(W2)보다 작은 제4 폭(W4)을 가질 수 있다.

그리고, 상기 비아 파트(133)의 하면이 가지는 제1 폭(W1)은 상기 비아 파트(133)의 상면이 가지는 제4 폭(W4)보다 작다. 즉, 상기 비아 파트(133)는 상면에서 하면으로 갈수록 폭이 점차 감소하는 형상을 가질 수 있다. 이때, 상기 비아 파트(133)의 하면 및 상면의 평면 형상은 원형 형상일 수 있다. 이에 따라, 비아 파트(133)의 전체적인 형상은 원 기둥 형상일 수 있으나, 이에 한정되지는 않는다. 그리고, 상기 비아 파트(133)가 원 기둥 형상을 가지는 경우, 상기 비아 파트(133)의 하면이 가지는 제1 폭(W1)은 상기 비아 파트(133)의 하면의 직경일 수 있다. 또한, 상기 비아 파트(133)의 상면이 가지는 제4 폭(W1)은 상기 비아 파트(133)의 상면의 직경일 수 있다.

상기와 같이 실시 예에서의 비아 파트(133)의 하면의 폭은 상기 비아 파트(133) 아래에 배치된 제1 패드(131)의 폭과 동일하다. 이에 따라, 실시 예에서의 복수의 비아부들 사이의 이격 거리(W5)는 도 1에 도시된 비교 예 대비 증가할 수 있다. 즉, 실시 예에서의 복수의 비아 파트들의 하면 사이의 이격 거리와, 복수의 제1 패드들 사이의 이격 거리는 서로 동일할 수 있다. 이에 따라, 실시 예에서는 복수의 비아부들 사이의 이격 거리를 증가시킬 수 있으며, 이에 따른 회로 밀집도를 향상시킬 수 있을뿐 아니라, 디자인 자유도를 향상시킬 수 있다.

이때, 비교 예에서는 절연층(11)이 열경화성 수지로 형성되었다. 이에 따라, 상기 비아 파트를 형성하기 위한 비아 홀은 레이저 공정에 의해 형성될 수 있다. 이때, 실시 예에서와 같이 제1 패드(131)의 폭과 상기 비아 파트(133)의 하면의 폭이 서로 동일한 경우, 상기 비아 홀의 형성 위치가 조금만 틀어져도 상기 비아 홀이 하부의 다른 절연층까지 관통할 수 있으며, 이에 따른 불량이 발생할 수 있다. 즉, 비교 예에서는 제1 패드가 레이저 공정을 진행하기 위한 스토퍼(stopper) 기능을 하였으며, 이에 따라 상기 제1 패드의 폭을 줄이는데 한계가 있었다.

이에 반하여, 실시 예에서의 절연층(110)은 상기 설명한 바와 같이 광경화성 수지로 형성된다. 이에 따라, 실시 예에서의 비아 파트(133)를 형성하기 위한 비아 홀은 노광 및 현상 공정을 통해 형성되며, 이에 따라 상기 제1 패드(131)의 폭과 상관없이 원하는 절연층에만 비아 홀을 형성할 수 있다. 따라서, 실시 예에서는 상기와 같이 제1 패드(131)의 폭을 줄일 수 있으며, 이에 따른 복수의 비아부(130)들 사이의 이격 거리를 증가시킬 수 있다.

상기와 같은 비아 파트(133)는 상기 설명한 바와 같이 형성된 비아 홀 내부를 금속물질로 채우거나, 금속 물질로 도금하여 형성될 수 있다.

상기 비아 파트(133)를 형성하기 위한 금속 물질은 Cu, Ag, Sn, Au, Ni 및 Pd 중 선택되는 어느 하나의 물질일 수 있으며, 상기 금속 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Ecaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.

실시 예에 의하면, 비아부는 절연층을 관통하는 비아 파트와, 상기 비아 파트 아래에 배치되는 제1 패드 및 상기 비아 파트 위에 배치되는 제2 패드를 포함한다. 이때, 실시 예에서의 인쇄회로기판은 상기 제1 패드의 폭이 상기 비아 파트의 폭보다 크지 않도록 형성한다. 다시 말해서, 실시 예에서의 인쇄회로기판은 제1 패드의 폭과 상기 비아 파트의 폭이 동일할 수 있다.

도 3 내지 도 8은 도 2에 도시된 제1 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 도면이다.

제1 실시 예에 따른 인쇄회로기판(100)의 제조 방법은 캐리어(101)를 중심으로, 상기 캐리어(101)의 양면에서 각각 복수의 인쇄회로기판의 제조 공정이 진행된다.

도 3을 참조하면, 인쇄회로기판(100)을 제조하기 위한 캐리어(101)를 준비한다. 캐리어(101)는 더미 절연층(102) 및 상기 더미 절연층(102)의 양면에 배치된 동박층(103, 104)을 포함한다. 이에 따라, 상기 인쇄회로기판(100)은 상기 캐리어(101)를 이용하여 복수의 인쇄회로기판을 동시에 제조한다. 다만, 이는 일 실시 예에 불과할 뿐, 상기 캐리어(101)를 중심으로 상부 또는 하부에서만 인쇄회로기판의 제조 공정이 진행될 수 있다.

상기 동박층(103, 104)은 상기 더미 절연층(102) 위에 구리를 포함하는 금속물질을 무전해 도금하여 형성할 수 있다.

또한, 상기 동박층(103, 104)은 상기 더미 절연층(102)의 표면에 무전해 도금하여 형성하는 것과는 달리, 일반적인 CCL(Copper Clad Laminate)를 사용할 수 있다. 이때, 상기 동박층(102, 103)을 무전해 도금하는 경우, 탈지 과정, 소프트 부식 과정, 예비 촉매 처리 과정, 활성화 과정, 무전해 도금 과정 및 산화 처리 과정의 순으로 공정을 진행하여 무전해 도금을 할 수 있다.

또한, 상기 동박층(103, 104)은 도금이 아닌 플라즈마를 이용하여 금속 입자를 상기 더미 절연층(102)의 표면에 스퍼터링하여 형성할 수도 있다.

다음으로, 도 4를 참조하면, 상기 동박층(103, 104) 상에 회로 패턴(120)을 형성한다. 상기 회로 패턴(120)은 상기 캐리어(101)를 이용한 ETS 공법을 통해 형성할 수 있다. 다만, 이는 일 실시 예에 불과할 뿐, 상기 회로 패턴(120)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.

한편, 상기 동박층(103, 104) 상에 형성된 회로 패턴(120) 중 일부는 비아부(130)를 구성하는 제1 패드(131)로 기능할 수 있다.

다음으로, 도 5를 참조하면, 상기 동박층(103, 104) 상에 상기 회로 패턴(120)를 매립하는 절연층(110)을 형성한다.

상기 절연층(110)은 광경화성 수지 또는 감광성 수지를 포함할 수 있다. 이를 위해, 절연층(110)은 에폭시 레진, 광 개시제, 실리콘계 필러(Si filler) 및 경화제 등을 포함할 수 있다. 일 예로, 절연층(110)은 광경화성 수지 필름이 적층되거나 광경화성 수지 페이스트 또는 액상이 도포되어 형성될 수 있다. 이때, 하나의 예에서, 광경화성수지 재질은 광경화성 폴리히드록시스티렌(PHS), 광경화성 폴리벤조옥사졸(PBO), 광경화성 폴리이미드(PI), 광경화성 벤조시클로부텐(BCB), 광경화성 폴리실록산, 광경화성 에폭시, 노볼락(Novolac) 수지 중에서 선택된 어느 하나 이상을 포함할 수 있다.

다음으로, 도 6을 참조하면, 상기 절연층(110) 내에 비아 홀(140)을 형성한다. 이때, 상기 비아 홀(140)은 노광 및 현상 공정 등을 진행하여 형성할 수 있다. 이에 따라, 실시 예에서의 상기 제1 패드(131)는 상기 비아 홀(140)의 사이즈에 영향을 받지 않는다. 즉, 비교 예에서는 상기 비아 홀이 레이저 공정에 의해 형성되었다. 이에 따라, 상기 제1 패드는 상기 레이저 공정을 진행함에 있어, 상기 비아 홀의 깊이를 결정하는 스토퍼로 기능하였다. 이에 따라, 상기 제1 패드의 폭은 상기 비아 홀의 사이즈에 영향을 받으며, 바람직하게, 상기 비아 홀의 폭보다 상기 제1 패드의 폭을 크게 형성하였다.

이와 다르게, 실시 예에서는 상기와 같이 절연층(110)을 광경화성 수지로 형성하고, 이에 따라 상기 비아 홀(140)을 노광 및 현상 공정 등을 통해 형성함에 따라, 상기 제1 패드(131)와 같은 스토퍼층 없이도 상기 비아 홀(140)의 깊이를 용이하게 조절할 수 있다.

이에 따라, 상기 비아 홀(140)의 하부의 폭은 상기 제1 패드(131)의 상면의 폭과 동일할 수 있다.

다음으로, 도7을 참조하면, 상기 절연층(110)에 형성된 비아 홀(140) 내부를 금속 물질로 충진하여 비아 파트(133)를 형성할 수 있다.

바람직하게, 상기 비아 파트(133)는 상기 비아 홀(140)를 금속물질로 채우거나, 금속 물질로 도금하여 형성될 수 있다.

또한, 상기 절연층(110) 상에 상기 비아 파트(133)의 상면과 접촉하는 제2 패드(132)를 형성한다. 이때, 실시 예에서는 상기 제2 패드(132)와 함께 상기 절연층(110)의 상면에 배치되는 추가 회로 패턴(미도시)을 형성할 수도 있을 것이다.

다음으로, 도 8을 참조하면, 캐리어(101)를 제거하여, 상기 캐리어(101)의 양면에서 각각 제조된 복수의 인쇄회로기판(100)를 상호 분리한다.

이때, 상기 캐리어(101)의 분리는, 상기 더미 절연층(102)의 양면에 배치된 동박층(103, 104)을 플래시 애칭 하는 것에 의해 달성될 수 있다.

도 9는 비교 예와 실시 예에의 인쇄회로기판에서, 복수의 비아부 사이의 이격 거리를 비교한 도면이다.

도 9의 (a)에서와 같이, 비교 예에서의 인쇄회로기판은 비아 파트(15)의 하면의 제3 폭(w3)보다 상기 제1 패드(13)의 제1 폭(w1)이 크고, 상기 비아 파트(15)의 상면의 제4 폭(w4)보다 상기 제2 패드(14)의 제2 폭(w2)이 크다. 이에 따라, 상기 이웃하는 비아부들 사이의 이격 거리가 감소한다. 다시 말해서, 비교 예에서의 인쇄회로기판은 이웃하는 제1 패드(13)들 사이의 이격 거리(w5)가 감소할 수 있다.

이에 반하여, 도 9의 (b)에서와 같이, 실시 예에서의 비아 파트(133)의 하면의 폭은 상기 비아 파트(133) 아래에 배치된 제1 패드(131)의 폭과 동일하다. 이에 따라, 실시 예에서의 복수의 비아부들 사이의 이격 거리(W5)는 도 1에 도시된 비교 예 대비 증가할 수 있다. 즉, 실시 예에서의 복수의 비아 파트들의 하면 사이의 이격 거리와, 복수의 제1 패드들 사이의 이격 거리는 서로 동일할 수 있다. 이에 따라, 실시 예에서는 복수의 비아부들 사이의 이격 거리를 증가시킬 수 있으며, 이에 따른 회로 밀집도를 향상시킬 수 있을뿐 아니라, 디자인 자유도를 향상시킬 수 있다.

도 10은 제2 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.

도 10을 참조하면, 인쇄회로기판(200)은 절연층(210), 회로 패턴(220) 및 비아부(230)를 포함한다.

절연층(210)은 광경화성 수지 또는 감광성 수지를 포함할 수 있다. 이를 위해, 절연층(210)은 에폭시 레진, 광 개시제, 실리콘계 필러(Si filler) 및 경화제 등을 포함할 수 있다. 일 예로, 절연층(210)은 광경화성 수지 필름이 적층되거나 광경화성 수지 페이스트 또는 액상이 도포되어 형성될 수 있다. 이때, 하나의 예에서, 광경화성수지 재질은 광경화성 폴리히드록시스티렌(PHS), 광경화성 폴리벤조옥사졸(PBO), 광경화성 폴리이미드(PI), 광경화성 벤조시클로부텐(BCB), 광경화성 폴리실록산, 광경화성 에폭시, 노볼락(Novolac) 수지 중에서 선택된 어느 하나 이상을 포함할 수 있다.

절연층(210)의 하부 영역에는 회로 패턴(220)이 배치될 수 있다. 상기 회로 패턴(220)은 상기 절연층(210)의 하부 영역에 매랩된 구조를 가질 수 있다. 상기 돌출된 구조의 회로 패턴(220)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.

상기 회로 패턴(220)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한 회로 패턴(220)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 회로 패턴(220)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.

또한, 인쇄회로기판(200)은 비아부(230)를 포함할 수 있다.

비아부(230)는 절연층(210)의 하부에 배치된 제1 패드(231)와, 상기 절연층(210)의 상부에 배치된 제2 패드(232)와, 상기 절연층(210)을 관통하는 비아 파트(233)를 포함할 수 있다.

상기 제1 패드(231)는 상기 절연층(210)의 하부 영역에 매립된 구조를 가질 수 있다. 상기 제1 패드(231)은 상기 회로 패턴(220)과 함께 형성될 수 있으며, 이에 따라 상기 회로 패턴(220) 중 일부가 상기 제1 패드(231)일 수 있다.

상기 절연층(210)의 상면에는 제2 패드(232)가 배치될 수 있다. 상기 제2 패드(232)는 상기 절연층(210)의 상면 위로 돌출된 구조를 가질 수 있다.

상기 제1 패드(231)는 상기 절연층(210)의 하부 영역에 제1 폭(W1)을 가지고 배치될 수 있다. 상기 제1 패드(231)는 랜드 패드라고도 할 수 있다. 상기 제1 패드(231)는 하면의 폭과 상면의 폭이 동일할 수 있다.

또한, 상기 제2 패드(232)는 상기 절연층(210)의 상면 위에 제2 폭(W2)을 가지고 배치될 수 있다. 상기 제2 패드(232)는 캡쳐 패드라고도 할 수 있다. 제2 패드(232)는 하면의 폭과 상면의 폭이 서로 동일할 수 있다.

또한, 상기 절연층(210) 내에는 비아부(130)의 비아 파트(233)가 배치될 수 있다. 상기 비아 파트(233)의 하면은 상기 제1 패드(231)의 상면과 직접 접촉할 수 있다. 또한, 상기 비아 파트(233)의 상면은 상기 제2 패드(232)의 하면과 직접 접촉할 수 있다.

이때, 제2 실시 예에서의 비아 파트(233)는 상기 제1 패드(231)를 덮으며 배치될 수 있다. 즉, 상기 비아 파트(233)의 하면의 폭은 상기 제1 패드(231)의 상면의 폭보다 크다. 이에 따라, 상기 비아 파트(233)는 상기 제1 패드(231)의 주위를 감싸며 상기 절연층(210) 내에 배치될 수 있다.

즉, 상기 비아 파트(233)의 하면이 가지는 제3 폭(W3)은 상기 제1 패드(231)가 가지는 제1 폭(W1)보다 클 수 있다. 즉, 상기 비아 파트(233)의 하면은 상기 제1 폭(W1)보다 큰 제3 폭(W3)을 가질 수 있다.

또한, 상기 비아 파트(233)의 상면의 폭은 상기 제2 패드(232)가 가지는 제2 폭(W2)보다 작을 수 있다. 즉, 상기 비아 파트(233)의 상면은 상기 제2 패드(232)가 가지는 제2 폭(W2)보다 작은 제4 폭(W4)을 가질 수 있다.

그리고, 상기 비아 파트(233)의 하면이 가지는 제1 폭(W1)은 상기 비아 파트(233)의 상면이 가지는 제4 폭(W4)보다 작다. 즉, 상기 비아 파트(233)는 상면에서 하면으로 갈수록 폭이 점차 감소하는 형상을 가질 수 있다. 이때, 상기 비아 파트(233)의 하면 및 상면의 평면 형상은 원형 형상일 수 있다. 이에 따라, 비아 파트(233)의 전체적인 형상은 원 기둥 형상일 수 있으나, 이에 한정되지는 않는다. 그리고, 상기 비아 파트(233)가 원 기둥 형상을 가지는 경우, 상기 비아 파트(233)의 하면이 가지는 제3 폭(W3)은 상기 비아 파트(233)의 하면의 직경일 수 있다. 또한, 상기 비아 파트(233)의 상면이 가지는 제4 폭(W4)은 상기 비아 파트(233)의 상면의 직경일 수 있다.

상기와 같이 실시 예에서의 비아 파트(233)의 하면의 폭(W3)은 상기 비아 파트(233) 아래에 배치된 제1 패드(231)의 폭(W1)보다 크다. 이에 따라, 상기 비아 파트(233)는 상기 제1 패드(231) 위에 배치되는 것이 아니라, 하면이 상기 제1 패드(231)의 하면과 동일 평면 상에 위치할 수 있다. 즉, 상기 비아 파트(233)의 하면은 상기 제1 패드(231)의 하면과 동일 평면 상에 위치할 수 있다. 또한, 상기 비아 파트(233)의 하면은 상기 절연층(210)의 하면과 동일 평면 상에 위치할 수 있다. 그리고, 상기 비아부(230)를 구성하는 비아 파트(233)의 하면은 상기 제1 패드(W1)의 상면보다 낮게 위치할 수 있다. 이에 따라, 실시 예에서의 상기 비아 파트(233)는 상기 제1 패드(231)의 측면 및 상면을 덮으며 배치될 수 있다.

이에 따라, 실시 예에서의 복수의 비아부들 사이의 이격 거리(W5)는 도 1에 도시된 비교 예 대비 증가할 수 있다. 즉, 실시 예에서의 복수의 비아 파트들의 하면 사이의 이격 거리와, 복수의 제1 패드들 사이의 이격 거리는 서로 동일할 수 있다. 이에 따라, 실시 예에서는 복수의 비아부들 사이의 이격 거리를 증가시킬 수 있으며, 이에 따른 회로 밀집도를 향상시킬 수 있을뿐 아니라, 디자인 자유도를 향상시킬 수 있다.

실시 예에 의하면, 비아부는 절연층을 관통하는 비아 파트와, 상기 비아 파트 아래에 배치되는 제1 패드 및 상기 비아 파트 위에 배치되는 제2 패드를 포함한다. 이때, 실시 예에서의 인쇄회로기판은 상기 제1 패드의 폭이 상기 비아 파트의 폭보다 크지 않도록 형성한다. 다시 말해서, 실시 예에서의 인쇄회로기판은 제1 패드의 폭보다 상기 비아 파트의 폭이 더 크다.

도 11 내지 도 13은 도 10에 도시된 제2 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 도면이다.

이하에서는, 제1 실시 예에 따른 인쇄회로기판의 제조 공정에서의 설명과 실절적으로 동일한 부분에 대해서는 이의 상세한 설명을 생략하기로 한다.

도 11을 참조하면, 캐리어(201)의 동박층(203, 204) 상에 상기 회로 패턴(220)를 매립하는 절연층(210)을 형성한다.

상기 절연층(210)은 광경화성 수지 또는 감광성 수지를 포함할 수 있다. 이를 위해, 절연층(210)은 에폭시 레진, 광 개시제, 실리콘계 필러(Si filler) 및 경화제 등을 포함할 수 있다. 일 예로, 절연층(210)은 광경화성 수지 필름이 적층되거나 광경화성 수지 페이스트 또는 액상이 도포되어 형성될 수 있다. 이때, 하나의 예에서, 광경화성수지 재질은 광경화성 폴리히드록시스티렌(PHS), 광경화성 폴리벤조옥사졸(PBO), 광경화성 폴리이미드(PI), 광경화성 벤조시클로부텐(BCB), 광경화성 폴리실록산, 광경화성 에폭시, 노볼락(Novolac) 수지 중에서 선택된 어느 하나 이상을 포함할 수 있다.

다음으로, 상기 절연층(210) 내에 비아 홀(240)을 형성한다. 이때, 상기 비아 홀(240)은 노광 및 현상 공정 등을 진행하여 형성할 수 있다.

이때, 실시 예에서는 상기와 같이 절연층(210)을 광경화성 수지로 형성하고, 이에 따라 상기 비아 홀(240)을 노광 및 현상 공정 등을 통해 형성함에 따라, 상기 제1 패드(231)와 같은 스토퍼층 없이도 상기 비아 홀(240)의 깊이를 용이하게 조절할 수 있다.

이에 따라, 상기 비아 홀(240)의 하부의 폭은 상기 제1 패드(231)의 상면의 폭보다 크다.

즉, 상기 비아 홀(240)은 상기 제1 패드(231)의 상면 및 측면을 노출하여, 상기 제1 패드(231)의 주위를 둘러싸며 형성될 수 있다. 이에 따라, 상기 동박층(203, 204)의 일부는 상기 비아 홀(240)을 통해 노출될 수 있다.

다음으로, 도 12를 참조하면, 상기 절연층(210)에 형성된 비아 홀(240) 내부를 금속 물질로 충진하여 비아 파트(233)를 형성할 수 있다.

바람직하게, 상기 비아 파트(233)는 상기 비아 홀(240)를 금속물질로 채우거나, 금속 물질로 도금하여 형성될 수 있다.

상기 비아 파트(233)를 형성하기 위한 금속 물질은 Cu, Ag, Sn, Au, Ni 및 Pd 중 선택되는 어느 하나의 물질일 수 있으며, 상기 금속 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Ecaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.

이때, 상기 비아 파트(233)는 상기 제1 패드(231)의 측면을 둘러싸며 형성될 수 있다. 즉, 비아 파트(233)의 하면의 폭은 상기 제1 패드(231)의 폭보다 크고, 이에 따라 상기 제1 패드(231)의 측면 및 상면을 덮으며 상기 절연층(210) 내에 형성될 수 있다.

또한, 상기 절연층(210) 상에 상기 비아 파트(233)의 상면과 접촉하는 제2 패드(232)를 형성한다.

다음으로, 도 13을 참조하면, 캐리어(201)를 제거하여, 상기 캐리어(201)의 양면에서 각각 제조된 복수의 인쇄회로기판(200)를 상호 분리한다.

상기와 같이, 상기 제1 패드(1231)는 상기 절연층(210)의 하면 영역에 제1 폭(W1)을 가지고 배치될 수 있다.

그리고, 상기 절연층(210) 내에는 비아부(230)의 비아 파트(233)가 배치될 수 있다. 상기 비아 파트(233)의 하면은 상기 제1 패드(231)의 상면 및 측면과 직접 접촉할 수 있다. 또한, 상기 비아 파트(233)의 상면은 상기 제2 패드(232)의 하면과 직접 접촉할 수 있다.

상기 비아 파트(233)의 하면의 폭은 상기 제1 패드(231)가 가지는 제1 폭(W1)보다 큰 제3 폭(W3)을 가질 수 있다. 이에 따라, 상기 비아 파트(233)는 상기 제1 패드(231)의 주위를 둘러싸며 배치될 수 있다. 상기와 같이, 제2 실시 예에서는 상기 비아 파트(233)의 폭보다 상기 제1 패드(231)의 폭을 더 작게 형성할 수 있으며, 이에 따른 디자인 자유도를 더욱 향상시킬 수 있다.

도 14는 제3 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.

도 2 및 도 10에서는 회로 패턴이 절연층 내에 매립된 ETS 구조를 가졌다. 이에 반하여, 도 14에서의 회로 패턴은 절연층의 표면에서 돌출된 구조를 가질 수 있다.

도 14를 참조하면, 인쇄회로기판(300)은 절연층(310), 회로 패턴(320) 및 비아부(330)를 포함한다.

상기 절연층(310)은 광경화성 수지 또는 감광성 수지를 포함할 수 있다. 이를 위해, 절연층(310)은 에폭시 레진, 광 개시제, 실리콘계 필러(Si filler) 및 경화제 등을 포함할 수 있다. 일 예로, 절연층(310)은 광경화성 수지 필름이 적층되거나 광경화성 수지 페이스트 또는 액상이 도포되어 형성될 수 있다. 이때, 하나의 예에서, 광경화성수지 재질은 광경화성 폴리히드록시스티렌(PHS), 광경화성 폴리벤조옥사졸(PBO), 광경화성 폴리이미드(PI), 광경화성 벤조시클로부텐(BCB), 광경화성 폴리실록산, 광경화성 에폭시, 노볼락(Novolac) 수지 중에서 선택된 어느 하나 이상을 포함할 수 있다.

실시 예에서는 절연층(310)을 광경화성 수지로 구성함으로써, 노광 및 현상 등을 이용하여 작은 사이즈의 피세 회로 패턴 및 미세 비아부가 형성될 수 있다.

절연층(310)의 하면 아래에는 회로 패턴(320)이 배치될 수 있다. 즉, 회로 패턴(320)은 상기 절연층(310)의 하면 아래로 돌출된 구조를 가질 수 있다.

또한, 인쇄회로기판(300)은 비아부(330)를 포함할 수 있다.

비아부(330)는 절연층(310)의 하면 아래에 배치된 제1 패드(331)와, 상기 절연층(310)의 상부에 배치된 제2 패드(332)와, 상기 절연층(310)을 관통하는 비아 파트(333)를 포함할 수 있다.

상기 제1 패드(331)는 상기 절연층(310)의 하면 아래로 돌출된 구조를 가질 수 있다. 상기 제1 패드(331)은 상기 회로 패턴(320)과 함께 형성될 수 있으며, 이에 따라 상기 회로 패턴(320) 중 일부가 상기 제1 패드(331)일 수 있다.

상기 절연층(310)의 상면에는 제2 패드(332)가 배치될 수 있다. 상기 제2 패드(332)는 상기 절연층(310)의 상면 위로 돌출된 구조를 가질 수 있다.

상기 제1 패드(331)는 상기 절연층(310)의 하면에 제1 폭(W1)을 가지고 배치될 수 있다. 상기 제1 패드(331)는 랜드 패드라고도 할 수 있다. 상기 제1 패드(331)는 하면의 폭과 상면의 폭이 동일할 수 있다.

또한, 상기 제2 패드(332)는 상기 절연층(310)의 상면 위에 제2 폭(W2)을 가지고 배치될 수 있다. 상기 제2 패드(332)는 캡쳐 패드라고도 할 수 있다. 제2 패드(332)는 하면의 폭과 상면의 폭이 서로 동일할 수 있다.

또한, 상기 절연층(310) 내에는 비아부(330)의 비아 파트(333)가 배치될 수 있다. 상기 비아 파트(333)의 하면은 상기 제1 패드(331)의 상면과 직접 접촉할 수 있다. 또한, 상기 비아 파트(333)의 상면은 상기 제2 패드(332)의 하면과 직접 접촉할 수 있다.

상기 비아 파트(333)의 하면의 폭은 상기 제1 패드(331)가 가지는 제1 폭(W1)과 동일할 수 있다. 즉, 상기 비아 파트(333)의 하면은 상기 제1 폭(W1)을 가질 수 있다.

또한, 상기 비아 파트(333)의 상면의 폭은 상기 제2 패드(332)가 가지는 제2 폭(W2)보다 작을 수 있다. 즉, 상기 비아 파트(333)의 상면은 상기 제2 패드(332)가 가지는 제2 폭(W2)보다 작은 제4 폭(W4)을 가질 수 있다.

그리고, 상기 비아 파트(333)의 하면이 가지는 제1 폭(W1)은 상기 비아 파트(333)의 상면이 가지는 제4 폭(W4)보다 작다. 즉, 상기 비아 파트(333)는 상면에서 하면으로 갈수록 폭이 점차 감소하는 형상을 가질 수 있다.

상기와 같이 실시 예에서의 비아 파트(333)의 하면의 폭은 상기 비아 파트(333) 아래에 배치된 제1 패드(331)의 폭과 동일하다. 이에 따라, 실시 예에서의 복수의 비아부들 사이의 이격 거리(W5)는 도 1에 도시된 비교 예 대비 증가할 수 있다. 즉, 실시 예에서의 복수의 비아 파트들의 하면 사이의 이격 거리와, 복수의 제1 패드들 사이의 이격 거리는 서로 동일할 수 있다. 이에 따라, 실시 예에서는 복수의 비아부들 사이의 이격 거리를 증가시킬 수 있으며, 이에 따른 회로 밀집도를 향상시킬 수 있을뿐 아니라, 디자인 자유도를 향상시킬 수 있다.

도 15는 제4 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.

도 2 및 도 10에서는 회로 패턴이 절연층 내에 매립된 ETS 구조를 가졌다. 이에 반하여, 도 15에서의 회로 패턴은 절연층의 표면에서 돌출된 구조를 가질 수 있다.

도 15를 참조하면, 인쇄회로기판(400)은 절연층(410), 회로 패턴(420) 및 비아부(430)를 포함한다.

상기 절연층(410)은 광경화성 수지 또는 감광성 수지를 포함할 수 있다. 이를 위해, 절연층(410)은 에폭시 레진, 광 개시제, 실리콘계 필러(Si filler) 및 경화제 등을 포함할 수 있다. 일 예로, 절연층(410)은 광경화성 수지 필름이 적층되거나 광경화성 수지 페이스트 또는 액상이 도포되어 형성될 수 있다. 이때, 하나의 예에서, 광경화성수지 재질은 광경화성 폴리히드록시스티렌(PHS), 광경화성 폴리벤조옥사졸(PBO), 광경화성 폴리이미드(PI), 광경화성 벤조시클로부텐(BCB), 광경화성 폴리실록산, 광경화성 에폭시, 노볼락(Novolac) 수지 중에서 선택된 어느 하나 이상을 포함할 수 있다.

절연층(410)의 하면 아래에는 회로 패턴(420)이 배치될 수 있다. 즉, 회로 패턴(420)은 상기 절연층(410)의 하면 아래로 돌출된 구조를 가질 수 있다.

또한, 인쇄회로기판(400)은 비아부(430)를 포함할 수 있다.

비아부(430)는 절연층(410)의 하면 아래에 배치된 제1 패드(431)와, 상기 절연층(410)의 상부에 배치된 제2 패드(432)와, 상기 절연층(410)을 관통하는 비아 파트(433)를 포함할 수 있다.

상기 제1 패드(431)는 상기 절연층(410)의 하면 아래로 돌출된 구조를 가질 수 있다. 상기 제1 패드(431)은 상기 회로 패턴(420)과 함께 형성될 수 있으며, 이에 따라 상기 회로 패턴(420) 중 일부가 상기 제1 패드(431)일 수 있다.

상기 절연층(410)의 상면에는 제2 패드(432)가 배치될 수 있다. 상기 제2 패드(432)는 상기 절연층(410)의 상면 위로 돌출된 구조를 가질 수 있다.

상기 제1 패드(431)는 상기 절연층(410)의 하면에 제1 폭(W1)을 가지고 배치될 수 있다. 상기 제1 패드(431)는 랜드 패드라고도 할 수 있다. 상기 제1 패드(431)는 하면의 폭과 상면의 폭이 동일할 수 있다.

또한, 상기 제2 패드(432)는 상기 절연층(410)의 상면 위에 제2 폭(W2)을 가지고 배치될 수 있다. 상기 제2 패드(432)는 캡쳐 패드라고도 할 수 있다. 제2 패드(432)는 하면의 폭과 상면의 폭이 서로 동일할 수 있다.

또한, 상기 절연층(410) 내에는 비아부(430)의 비아 파트(433)가 배치될 수 있다. 상기 비아 파트(433)의 하면은 상기 제1 패드(431)의 상면과 직접 접촉할 수 있다. 또한, 상기 비아 파트(433)의 상면은 상기 제2 패드(432)의 하면과 직접 접촉할 수 있다.

상기 비아 파트(433)의 하면의 폭은 상기 제1 패드(431)가 가지는 제1 폭(W1)보다 클 수 있다. 즉, 상기 비아 파트(433)의 하면은 상기 제1 폭(W1)보다 큰 제3 폭(W3)을 가질 수 있다.

이에 따라, 상기 비아 파트(433)의 하면은, 상기 제1 패드(431)의 상면과 접촉하는 제1 영역 및 상기 제1 패드(431)와 비접촉하는 제2 영역을 포함할 수 있다. 이때, 상기 제2 영역은 상기 절연층(410) 아래에 배치되는 추가적인 절연층에 의해 덮일 수 있으며, 이와 다르게 SR(Solder Resist)에 의해 덮일 수 있다.

또한, 상기 비아 파트(433)의 상면의 폭은 상기 제2 패드(432)가 가지는 제2 폭(W2)보다 작을 수 있다. 즉, 상기 비아 파트(433)의 상면은 상기 제2 패드(432)가 가지는 제2 폭(W2)보다 작은 제4 폭(W4)을 가질 수 있다.

그리고, 상기 비아 파트(433)의 하면이 가지는 제3 폭(W3)은 상기 비아 파트(433)의 상면이 가지는 제4 폭(W4)보다 작다. 즉, 상기 비아 파트(433)는 상면에서 하면으로 갈수록 폭이 점차 감소하는 형상을 가질 수 있다.

상기와 같이 실시 예에서의 비아 파트(433)의 하면의 폭은 상기 비아 파트(433) 아래에 배치된 제1 패드(431)의 폭보다 크다. 이에 따라, 실시 예에서의 복수의 비아부들 사이의 이격 거리(W5')는 도 1에 도시된 비교 예 뿐 아니라, 제1 내지 제3 실시 예 대비 증가할 수 있다.

도 16은 제5 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.

도 16을 참조하면, 인쇄회로기판(500)은 절연층(510), 회로 패턴(520) 및 비아부(530)를 포함한다.

이때, 제1 내지 제4 실시 에에서의 비아부에서, 비아 파트의 중심부와 상기 제1 패드의 중심부는 동일 수직선 상에서 정렬되었다. 다시 말해서, 비아 파트와 상기 제1 패드는 수직 선상에서 정렬되어 배치되었다.

이와 다르게, 제5 실시 예에서의 비아부(530)는 상기 비아 파트와 상기 제1 패드가 동일 수직 선상에서 정렬되지 않고 어긋나게 배치될 수 있다.

상기 절연층(510)은 광경화성 수지 또는 감광성 수지를 포함할 수 있다. 이를 위해, 절연층(510)은 에폭시 레진, 광 개시제, 실리콘계 필러(Si filler) 및 경화제 등을 포함할 수 있다. 일 예로, 절연층(510)은 광경화성 수지 필름이 적층되거나 광경화성 수지 페이스트 또는 액상이 도포되어 형성될 수 있다. 이때, 하나의 예에서, 광경화성수지 재질은 광경화성 폴리히드록시스티렌(PHS), 광경화성 폴리벤조옥사졸(PBO), 광경화성 폴리이미드(PI), 광경화성 벤조시클로부텐(BCB), 광경화성 폴리실록산, 광경화성 에폭시, 노볼락(Novolac) 수지 중에서 선택된 어느 하나 이상을 포함할 수 있다.

절연층(510)의 하부에는 회로 패턴(520)이 배치될 수 있다. 즉, 회로 패턴(520)은 상기 절연층(510)의 하부 영역에 매립된 구조를 가질 수 있다.

또한, 인쇄회로기판(500)은 비아부(530)를 포함할 수 있다.

비아부(530)는 절연층(510)의 하면 아래에 배치된 제1 패드(531)와, 상기 절연층(510)의 상부에 배치된 제2 패드(532)와, 상기 절연층(510)을 관통하는 비아 파트(533)를 포함할 수 있다.

상기 제1 패드(531)는 상기 절연층(410)의 하부 영역에 제1 폭(W1)을 가지고 배치될 수 있다. 상기 제1 패드(531)는 랜드 패드라고도 할 수 있다. 상기 제1 패드(531)는 하면의 폭과 상면의 폭이 동일할 수 있다.

또한, 상기 제2 패드(532)는 상기 절연층(510)의 상면 위에 제2 폭(W2)을 가지고 배치될 수 있다. 상기 제2 패드(532)는 캡쳐 패드라고도 할 수 있다. 제2 패드(532)는 하면의 폭과 상면의 폭이 서로 동일할 수 있다.

또한, 상기 절연층(510) 내에는 비아부(530)의 비아 파트(533)가 배치될 수 있다. 상기 비아 파트(533)의 하면은 상기 제1 패드(531)의 상면과 직접 접촉할 수 있다. 또한, 상기 비아 파트(533)의 상면은 상기 제2 패드(532)의 하면과 직접 접촉할 수 있다.

상기 비아 파트(533)의 하면의 폭은 상기 제1 패드(531)가 가지는 제1 폭(W1)과 동일할 수 있으며, 이와 다르게 상기 제1 폭(W1)보다 큰 제3 폭(W3)을 가질 수 있다.

다만, 제5 실시 예에서의 비아 파트(533)의 수직 중심부는 상기 제1 패드(531)의 수직 중심부와 동일 수직선 상에서 정렬되지 않고 어긋날 수 있다.

이에 따라, 상기 비아 파트(533)의 하면은, 상기 제1 패드(531)의 상면과 접촉하는 제1 영역 및 상기 제1 패드(531)와 비접촉하는 제2 영역을 포함할 수 있다. 이때, 상기 제2 영역은 상기 절연층(510) 아래에 배치되는 추가적인 절연층에 의해 덮일 수 있으며, 이와 다르게 SR(Solder Resist)에 의해 덮일 수 있다.

또한, 상기 비아 파트(533)의 상면의 폭은 상기 제2 패드(532)가 가지는 제2 폭(W2)보다 작을 수 있다. 즉, 상기 비아 파트(533)의 상면은 상기 제2 패드(532)가 가지는 제2 폭(W2)보다 작은 제4 폭(W4)을 가질 수 있다.

상기와 같이 실시 예에서의 비아 파트(533)의 하면의 폭은 상기 비아 파트(533) 아래에 배치된 제1 패드(531)의 폭과 동일하거나 클 수 있다. 다만, 상기 비아 파트(533)의 중심은 상기 제1 패드(531)의 중심과 수직 선상에서 정렬되지 않고 어긋날 수 있다. 이때, 비교 예에서는 상기 비아 파트와 제1 패드 사이의 정렬성에 의해 비아부의 신뢰성이 결정되었다. 이는, 비교 예에서의 비아 파트는 레이저에 의해 형성된 비아 홀 내부에 형성되기 때문이다. 이에 반하여, 실시 예에서는 광경화성 수지에 대해 노광 및 현상 공정 등을 통해 비아 홀을 형성하고, 상기 형성된 비아 홀 내부에 금속 물질을 충진하여 비아 파트를 형성한다. 이에 따라, 실시 예에서는 상기 비아 홀의 중심과 상기 제1 패드의 중심이 동일 수직선 상에서 정렬되지 않고 어긋나더라도 비아부의 신뢰성에 영향을 주지 않는다. 이는, 절연층이 광경화성 수지로 형성되고, 이에 따라 상기 노광 및 현상 공정 등을 통해 상기 비아 홀이 원하는 절연층 영역에만 형성되도록 컨트롤리 용이하게 가능하기 때문이다.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims

절연층; 및
상기 절연층에 배치되는 비아부를 포함하고,
상기 비아부는,
상기 절연층의 하부에 배치되는 제1 패드와,
상기 절연층의 상부에 배치되는 제2 패드와,
상기 절연층 내에서 상기 제1 및 제2 패드 사이에 배치되는 비아 파트를 포함하고,
상기 제1 패드의 폭은,
상기 비아 파트의 하면의 폭보다 작거나 같은
인쇄회로기판.
제1항에 있어서,
상기 비아 파트는,
상면의 폭이 상기 하면의 폭보다 큰
인쇄회로기판.
제1항에 있어서,
상기 제1 패드는,
상면 및 하면의 폭이 동일한
인쇄회로기판.
제1항에 있어서,
상기 제1 패드는,
상기 절연층의 하부 영역 내에 배치되고,
상기 비아 파트는,
상기 제1 패드의 측면 및 상면을 덮으며 배치되는
인쇄회로기판.
제4항에 있어서,
상기 비아 파트의 하면은,
상기 제1 패드의 하면 및 상기 절연층의 하면과 각각 동일 평면 상에 위치하는
인쇄회로기판.
제1항에 있어서,
상기 제1 패드는,
상기 절연층의 하면 아래에 돌출되어 배치되고,
상기 비아 파트는,
상기 제1 패드의 상면과 접촉하는 제1 영역 및 상기 제1 패드의 상면과 비접촉하는 제2 영역을 포함하는
인쇄회로기판.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 비아 파트의 중심부는,
상기 제1 패드의 중심부와 동일 수직 선상에서 정렬되는
인쇄회로기판.
제1항에 있어서,
상기 제1 패드는,
상기 절연층의 하부 영역 내에 배치되고,
상기 제1 패드의 측면의 일부 및 상면의 일부는 상기 절연층에 의해 덮이고,
상기 제1 패드의 측면의 나머지 일부 및 상면의 나머지 일부는 상기 비아 패드에 의해 덮이는
인쇄회로기판.
제8항에 있어서,
상기 비아 파트의 중심부는,
상기 제1 패드의 중심부와 동일 수직 선상에서 어긋나게 배치되는
인쇄회로기판.
제1항에 있어서,
상기 절연층은,
광경화성 수지(PID:Photoimageable dielectics)로 형성된
인쇄회로기판.
캐리어를 준비하는 단계;
상기 캐리어 상에 제1 패드를 형성하는 단계;
상기 캐리어 상에 상기 제1 패드를 덮는 절연층을 형성하는 단계;
상기 절연층을 관통하며 상기 제1 패드의 상면의 적어도 일부를 노출하는 비아 홀을 형성하는 단계;
상기 비아 홀 내부에 비아 파트를 형성하는 단계;
상기 절연층 상에 상기 비아 파트의 상면과 접촉하는 제2 패드를 형성하는 단계; 및
상기 캐리어를 제거하는 단계를 포함하고,
상기 비아 홀의 하부의 폭은,
상기 제1 패드의 폭보다 크거나 같고,
상기 비아 파트의 하면의 폭은,
상기 제1 패드의 폭보다 크거나 같은,
인쇄회로기판의 제조 방법.
제11항에 있어서,
상기 비아 파트는,
상면의 폭이 상기 하면의 폭보다 크고,
상기 제1 패드는,
상면 및 하면의 폭이 동일한
인쇄회로기판의 제조 방법.
제11항에 있어서,
상기 제1 패드는,
상기 비아 파트의 하면의 폭보다 작고,
상기 비아 파트의 중심부는,
상기 제1 패드의 중심부와 동일 수직 선상에서 정렬되며,
상기 비아 파트는,
상기 제1 패드의 측면 및 상면을 덮으며 배치되는
인쇄회로기판의 제조 방법.
제13항에 있어서,
상기 비아 파트의 하면은,
상기 제1 패드의 하면 및 상기 절연층의 하면과 각각 동일 평면 상에 위치하는
인쇄회로기판의 제조 방법.
제11항에 있어서,
상기 비아 파트의 중심부는,
상기 제1 패드의 중심부와 동일 수직 선상에서 어긋나게 배치되고,
상기 제1 패드의 측면의 일부 및 상면의 일부는 상기 절연층에 의해 덮이고,
상기 제1 패드의 측면의 나머지 일부 및 상면의 나머지 일부는 상기 비아 패드에 의해 덮이는
인쇄회로기판의 제조 방법.
절연층을 준비하는 단계;
상기 절연층의 하면에 제1 패드를 형성하는 단계;
상기 절연층 내에 상기 제1 패드의 상면의 적어도 일부를 노출하는 비아 홀을 형성하는 단계;
상기 비아 홀 내부에 비아 파트를 형성하는 단계; 및
상기 절연층의 상면에 상기 비아 파트의 상면과 접촉하는 제2 패드를 형성하는 단계를 포함하고,
상기 비아 파트는,
상면의 폭이 상기 하면의 폭보다 크고,
상기 제1 및 제2 패드 각각은,
상면 및 하면의 폭이 동일하며,
상기 비아 파트의 하면의 폭은,
상기 제1 패드의 폭보다 크거나 같은,
인쇄회로기판의 제조 방법.
제16항에 있어서,
상기 비아 파트는,
상기 제1 패드의 상면과 접촉하는 제1 영역 및 상기 제1 패드의 상면과 비접촉하는 제2 영역을 포함하는
인쇄회로기판의 제조 방법.
제11항 내지 제17항 중 어느 한 항에 있어서,
상기 절연층은, 광경화성 수지(PID:Photoimageable dielectics)로 형성되고,
상기 비아 홀은, 상기 광경화성 수지에 노광 및 현상을 진행하여 형성하는
인쇄회로기판의 제조 방법.