CN118099132A - 部件承载件及其制造方法和用途 - Google Patents

部件承载件及其制造方法和用途 Download PDF

Info

Publication number
CN118099132A
CN118099132A CN202211503277.7A CN202211503277A CN118099132A CN 118099132 A CN118099132 A CN 118099132A CN 202211503277 A CN202211503277 A CN 202211503277A CN 118099132 A CN118099132 A CN 118099132A
Authority
CN
China
Prior art keywords
electrically conductive
layer structure
component carrier
insulating layer
electrically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211503277.7A
Other languages
English (en)
Inventor
睦智秀
阿尔坦·巴弗蒂里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Priority to CN202211503277.7A priority Critical patent/CN118099132A/zh
Priority to PCT/EP2023/083151 priority patent/WO2024115379A1/en
Publication of CN118099132A publication Critical patent/CN118099132A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

描述了一种部件承载件(100)，制造部件承载件(100)的方法以及将多个第一电传导迹线用在部件承载件(100)中的用途。该部件承载件(100)包括叠置件(101)，该叠置件(101)具有：i)至少一个电绝缘层结构(102)；ii)多个第一电传导迹线(110)，多个第一电传导迹线在至少一个电绝缘层结构(102)中和/或在至少一个电绝缘层结构(102)上，并且包括第一线间距；以及iii)多个第二电传导迹线(120)，多个第二电传导迹线在至少一个电绝缘层结构(102)中和/或在至少一个电绝缘层结构(102)上，并且包括第二线间距。第二线间距大于第一线间距，并且至少一个第一电传导迹线(110)的第一表面(111)比至少一个第二电传导迹线(120)的第二表面(121)平滑或粗糙。

Description

部件承载件及其制造方法和用途
技术领域
本发明涉及具有叠置件的部件承载件，该叠置件包括具有第一线间距的多个第一电传导迹线和具有第二线间距的多个第二电传导迹线。此外，本发明涉及制造所述部件承载件的方法。另外地，本发明涉及这种部件承载件的使用。
相应地，本发明可以涉及诸如印刷电路板或IC基板的部件承载件的技术领域。
背景技术
在配备有一个或多个电子部件的部件承载件的产品功能不断增多且这种电子部件的日益小型化以及要安装在诸如印刷电路板的部件承载件上的电子部件数量不断上升的背景下，越来越强大的阵列类部件或具有若干电子部件的封装件正在被采用，这些阵列类部件或封装件具有多个接触部或连接部，这些接触部之间的间距越来越小。去除在操作期间由这类电子部件和部件承载件本身生成的热量的成为日益严重的问题。此外，用于抵抗电磁干扰(EMI)的有效保护也成为日益严重的问题。同时，部件承载件应该机械上稳固以及电气和磁性上可靠，以便即使在恶劣条件下也是可操作的。
具体地，提供具有金属迹线高密度图案的部件承载件可能被认为是一个挑战。对高密度图案进行量化的一般参数可以是线间距(L/S)，即，金属迹线与其间的介电材料部分的比较长度。线间距越小，金属迹线图案的密度可能越高。在示例中，12/12μm或更低的L/S在技术上可能是有利的，例如在小型化和(信号)传输质量方面。
尽管与减成法相比诸如半加成法(SAP)或改良半加成法(mSAP)的方法可能会提供更高密度的图案(线间距)，但减成法可能更经济且更容易实现。
发明内容
可能需要以可靠和经济的方式提供具有高密度图案的部件承载件。
描述了部件承载件、制造方法和特定用途。
根据本发明的一方面，描述了一种部件承载件，该部件承载件包括叠置件，该叠置件具有：
i)至少一个电绝缘层结构；
ii)(第一)多个第一电传导迹线，所述(第一)多个第一电传导迹线在至少一个电绝缘层结构中和/或在至少一个电绝缘层结构上，并且所述(第一)多个第一电传导迹线包括第一线间距；以及
iii)(第二)多个第二电传导迹线，所述(第二)多个第二电传导迹线在至少一个电绝缘层结构中和/或在至少一个电绝缘层结构上，并且所述(第二)多个第二电传导迹线包括第二线间距。
第二线间距大于第一线间距，并且至少一个第一电传导迹线的第一表面与至少一个第二电传导迹线的第二表面不同(特别是更平滑(该特征可能反映了使用ULP箔的制造步骤)或更粗糙)。
根据本发明的另一方面，描述了一种制造部件承载件的方法，该方法包括：
i)形成叠置件，该叠置件包括至少一个电绝缘层结构；
ii)在叠置件中和/或在叠置件上形成多个第一电传导迹线，所述多个第一电传导迹线包括第一线间距；以及
iii)在叠置件中和/或在叠置件上形成多个第二电传导迹线，所述多个第二电传导迹线包括第二线间距。
第二线间距大于第一线间距，并且至少一个第一电传导迹线的第一表面比至少一个第二电传导迹线的第二表面平滑或粗糙。
根据本发明的另一方面，描述了如上所述的部件承载件中的多个第一电传导迹线的用途(使用方法)，其中与部件承载件的第二电传导迹线相比，部件承载件的第一电传导迹线具有更平滑的表面和更小的线间距，以用于在部件承载件中和/或部件承载件上引导频率至少为6GHz的信号。
在本文档的上下文中，术语“金属迹线”可以是指包括金属的电传导结构，特别是包括铜的电传导结构。具体地，金属迹线可以被配置为长形的(优选地在水平方向上为长形的)电传导结构，该电传导结构可以用于传输信号，特别是高频信号和/或高速信号。另外地或可替代性地，金属迹线可以传导电流，特别是1pA至1000A范围内的电流。进一步地，具有粗糙表面的金属迹线可以与介电材料建立粘合，从而增强部件承载件的稳定性。金属迹线可以具有例如长形迹线的形状、环形环状件的形状，或者可以被配置为垫或块。金属迹线的侧壁可以是直的或倾斜/弯曲的。
在当前上下文中，术语“线间距(L/S)”可以特别是指可以被用于对金属迹线图案的密度进行量化的参数。在高L/S比可以指示低密度图案时，低L/S比(例如，15/15μm或更小、12/12μm或更小、10/10μm或更小)可以指示高密度图案。当对L/S比进行评估时，可以从顶视图中或横截面中看部件承载件，并且金属迹线可以被视为线，而线之间的介电部件承载件材料可以被视为间距。通常，线的长度和间距的长度是相等的。然而，可能有一些示例，其中L和S是不相等的，而是一个比另一个大，例如基板技术中的9/12或14/17。
在本文档的上下文中，术语“部件承载件”可以特别表示能够在其上和/或其中容纳一个或更多个部件以提供机械支撑和/或电气连接的任何支撑结构。换言之，部件承载件可以被配置为针对部件的机械和/或电子承载件。特别地，部件承载件可以是以下各者中的一者：印刷电路板、有机中介层、金属芯基板、无机基板、以及IC(集成电路)基板。部件承载件也可以是混合板，该混合板将上述类型的部件承载件中的不同类型的部件承载件进行组合。
在当前的上下文中，术语“部件承载件”可以指最终部件承载件产品以及部件承载件预成形件(即，生产中的部件承载件，换言之，半成品)。在示例中，部件承载件预成形件可以是面板，该面板包括一起制造的多个半成品承载件。在最终阶段，面板可以被分离为多个最终部件承载件产品。
在本文档的上下文中，术语“高速”可以是指以非常高的速率(与时域有关)传输数据的数字技术。在本文档的上下文中，术语“高频”可以特别是指高频移动能量下模拟信号的射频(这与电磁波在特定频率或频率范围内如何响应有关)。然而，在高速(数字)信号与高频技术之间也可能存在基本关系。例如，用于数字信息传输的脉冲是由RF波形生成的。基本上，正弦波可以被认为是RF波形。当不同频率的若干正弦波被组合时，它们可以形成方波，并且方波可以生成数字信号的脉冲。作为简单的示例，2GB/s的数字脉冲速度(时钟速度)是通过约1GHz、3GHz、5GHz、7GHz等的频率的RF信号形成的，这些频率是通过给定频率分别以基本频率(1GHz)、基本频率三倍谐波(3GHz)、五倍谐波(5GHz)、以及七倍谐波(7GHz)进行分类的。
在本文档的上下文中，术语“表面粗糙度”可以特别是指金属迹线表面的性能，例如，侧壁部分性能和/或顶部部分性能。表面粗糙度可以被看作是相对项，例如，与具有较低粗糙度的第二金属迹线的表面粗糙度相比，第一金属迹线的粗糙度是高的。在另一示例中，表面粗糙度可以被看作是绝对项，例如给定为Ra。在特定示例中，粗糙表面可以包括大于500nm，特别是大于700nm的表面粗糙度Ra。在另一特定示例中，平滑表面可以包括小于500nm，特别是小于300nm，更特别是小于100nm的表面粗糙度Ra。
根据实施方式，粗糙表面包括大于500nm，特别是大于700nm的表面粗糙度(Ra)。另外地或可替代性地，平滑表面包括小于500nm，特别是小于300nm，更特别是小于100nm的表面粗糙度(Ra)。
表面的“粗糙度”对表面偏离其理想形式的程度进行量化。任何偏差都通常在表面的法线向量的方向上进行分析，以及通过幅度(即，表面法线方向上的偏差的高度或长度)并且通过频率(表示每个表面区域的偏差量或数量)来表征。如果相互作用的粗糙表面相对于彼此移动，则表面粗糙度与相互作用的粗糙表面之间的摩擦相关。
根据示例性的实施方式，本发明可以基于如下的构思：当多个第一电传导迹线和多个第二电传导迹线被形成在同一叠置件中/同一叠置件上，又包括不同的线间距，特别是还包括不同的表面粗糙度时，可以以可靠且经济的方式提供具有高密度图案的部件承载件。
按照惯例，金属迹线以昂贵的方式以用于特定应用(例如，信号传输)的高密度图案生产，或以经济的方式以用于较低的性能应用的低密度图案生产。
然而，发明人现在令人惊讶地发现，可以以简单的方式实现这两种优点的组合。在同一部件承载件中，可以提供用于不同目的/功能的金属迹线。例如，可以以高密度图案，从而使用例如mSAP过程，来制造应该用于高性能应用的多个第一金属迹线。在另一示例中，在同一叠置件中的多个第二金属迹线应该仅被用于输送电流和/或热量。在这种情况下，无需高密度图案，并且可以应用经济减成法进行图形化。换言之，一个部件承载件的金属迹线可以根据所需的功能而以制造不同的方法/方式制造，从而使效率最大化并使成本最小化。
在优选的示例中，多个第一金属迹线可以由(低轮廓)金属箔制成，这可能导致所述第一金属迹线的表面特别平滑。发明人发现，这种(超薄轮廓)箔可以通过经济减成法进行图形化，从而令人惊讶地实现了特别有利的高密度图案。具体地，与高粗糙度的情况相比，在金属层的底部处的低粗糙度可以使蚀刻工艺更有效(更准确、更快)。
附图说明
上述定义的方面和本发明的另外方面从下文中描述的实施方式的示例变得明显，并且参考这些实施方式的这些示例进行说明。
图1示出了根据本发明的示例性实施方式的部件承载件。
图2示出了贯穿根据本发明的示例性实施方式制造的具有直侧壁的金属迹线的横截面。
图3示出了贯穿根据本发明的示例性实施方式制造的具有倾斜侧壁的金属迹线的横截面。
图4a示出了根据本发明的示例性实施方式的具有平滑表面的金属迹线，而图4b示出了根据本发明的示例性实施方式的具有粗糙表面的金属迹线。
图5示出了贯穿根据本发明的示例性实施方式的具有直侧壁的金属迹线和具有倾斜侧壁的金属迹线的横截面。
图6a至图6g示出了根据本发明的示例性实施方式的部件承载件的制造方法。
图7a至图7g示出了根据本发明的另外的示例性实施方式的部件承载件的制造方法。
具体实施方式
根据实施方式，多个第一电传导迹线和多个第二电传导迹线沿着叠置件的竖向高度(z)上下布置(特别是在两者之间具有至少一个电绝缘材料)。这可能会提供如下优点：在同一层叠置件中，可以以经济且直接的方式实现不同的功能。可以使用具有较高密度的迹线用于例如信号传输(在信号传输中较精细的图案可能是有利的)，而具有较低密度的迹线可以例如仅用于电流传输。
在示例中(参见例如图6g和图7g)，部件承载件可以包括被布置在不同竖向水平处的多个电传导迹线。这些迹线也可以用于不同的目的。另外地，可以通过一个或更多个(贯通)过孔实现电互连。
根据另一示例，至少一个第一电传导迹线/第二电传导迹线的第一侧壁(特别是在水平(x，y)方向上的金属迹线的所有侧壁)是倾斜的，特别是弯曲的。在示例中，所述第一电传导迹线/第二电传导迹线包括梯形形状或截头锥形形状。
在特定示例中，所有第一电传导迹线/第二电传导迹线都可能包括该特征，优选地是在叠置件的同一表面上的那些和/或在同一厚度位置上的那些。该特征可以反映出包括减成法的制造步骤。
在减成法中，厚的金属层可以被提供(特别是金属箔通过在箔上镀覆另外的金属以从而提供厚的金属层来增厚)，并通过光致抗蚀部或干膜抗蚀部的掩模进行部分保护。不受保护的区域将被去除，例如使用蚀刻剂去除。由于在生产中的金属迹线的顶部区域与掩模之间的蚀刻不足，减成法通常会导致倾斜/弯曲的侧壁。
通常，可以说，通过减成法可达到的密度(指的是线间距，30/30μm可以被视为示例中的下限)低于(m)SAP过程(此处，25/25μm或甚至5/5μm可以被视为示例中的下限)。然而，与其他过程相比，减成法可以节省成本和精力，因此它可以显著地更经济。
根据另一示例，至少一个第一电传导迹线/第二电传导迹线的另外的第一侧壁/第二侧壁是直的，特别是其中所述第一个电传导迹线包括矩形形状。在特定示例中，所有第一电传导迹线/第二电传导迹线都可能包括该特征，优选地是在叠置件的同一表面上的那些和/或在同一厚度位置上的那些。
该特征可以反映包括SAP或mSAP制造过程的制造步骤(和/或排除减成制造过程)。
在半加成法中，掩模(保护层)，例如光致抗蚀部或干膜抗蚀部，被设置在薄金属层上。然后，执行镀覆，使得不受掩模保护的区域填满了金属，从而形成金属迹线。之后，去除掩模，并且可以执行快速蚀刻的步骤，以去除与金属迹线相邻的薄金属层的残留物。虽然半加成法从以化学镀方式(例如，通过溅射)在介电材料上形成的薄金属层开始，但修改后的半加成法可以从已经附接至介电材料的超薄金属箔开始。
如上所述，(m)SAP通常被认为在高密度图案方面的性能明显优于减成法。然而，(m)SAP的成本和工作量可能更高，使得这些方法可能被视为不太经济。
根据另外的示例，多个第二电传导迹线的高度(h2)大于或小于多个第一电传导迹线的高度(h1)。不同的高度(沿z方向)可以反映不同的制造方法和/或不同的金属层(在形成迹线之前)厚度。因此，不仅迹线的密度(线间距)(在不同的竖向高度上)可以是不同的，而且金属迹线的高度也可以是不同的。相应地，第一迹线和第二迹线的长度/宽度(沿x方向、y方向)可以是不同的。这可能会提供如下优点：可以在部件承载件的不同水平处以简单的方式实现不同的功能。
根据另外的示例，第一(或第二)线间距为12/12μm或更小，特别是10/10μm或更小，更特别是8/8μm或更小。因此，可以以经济的方式实现所需的高密度图案。例如，通过使用ULP箔(参见下文)，在制造过程中，可以使用减成制造过程以经济的方式实现如此小的L/S。
根据另外的示例，多个第一电传导迹线是由超低轮廓(ULP)箔制造的。在本文档的上下文中，ULP箔可以是金属(特别是铜)箔，该金属箔可以是非常薄的，即，100μm或更小，特别是50μm或更小，特别是10μm或更小，更特别是5μm或更小。在示例中，这种箔包括超低轮廓，并因此包括平滑的表面。相应地，通过这种ULP箔的图形化形成的金属迹线也可以包括平滑的表面，从而反映了使用ULP箔的制造步骤。在示例中，ULP箔的平均粗糙度Rz(最高峰与最深谷之间的差)可以是10μm或更小，特别是5μm或更小，更特别是3μm或更小，更特别是2μm或更小。在特定的示例中，Rz可以在0.25μm至2μm的范围内。由于极低轮廓(高平滑度)，它可能能够执行特别有效的减成法，从而导致令人惊讶的低线间距。然而，在特定的示例中，ULP箔被(轻微地)粗糙化以改善对电绝缘层结构的粘附。
根据另外的示例，多个第一电传导迹线和/或第二电传导迹线被形成在至少一个电绝缘层结构上，特别是被直接形成在至少一个电绝缘层结构上。因此后者可以用作安装基座以实现有效且可靠的图形化过程。在示例中，在图形化之后，可以将第一电传导迹线和/或第二电传导迹线压入(以及从而嵌入于)电绝缘层结构的预浸料材料中。这可能会提供如下的优点：迹线可以通过绝缘材料受到很好的保护。
根据另外的示例，多个第一电传导迹线被形成在(压入)至少一个电绝缘层结构的顶部部分中，特别是被嵌入在至少一个电绝缘层结构的顶部部分中，特别是其中电绝缘层结构包括预浸料。如上所述，第一电传导迹线在被压入预浸料材料中时以准确且稳固的方式嵌入。
根据另外的示例，部件承载件还包括：至少一个介电层结构，该至少一个介电层结构被形成在所嵌入的多个第一电传导迹线和/或第二电传导迹线的顶部上。这种介电层结构可以被直接层压到(所嵌入的)第一电传导迹线和/或第二电传导迹线上，以从而执行部件承载件层的积层。在一个示例中，另外的预浸料层被用作介电层结构。然而，在另一示例中，介电层结构可以不含纤维，例如，味之素积层膜(ABF，Ajinomoto build-up film)，相反，介电层结构可以包括球状件作为填料颗粒。后者可以将特别有利的灵活性引入部件承载件。
根据另外的示例，多个第二电传导迹线被形成在至少一个电绝缘层结构中，特别是被嵌入在至少一个电绝缘层结构中，特别是在至少一个电绝缘层结构的底部处。
在本文档的上下文中，术语“顶部”和“底部”可以被视为部件承载件的两个主表面(这些表面与主延伸方向(即，x和y)平行)，这两个主表面彼此相对。
在一示例中，第二电传导层结构可以使用传统过程(例如减成法)被形成在电绝缘层结构上/被形成在电绝缘层结构中/被嵌入在电绝缘层结构上/被嵌入在电绝缘层结构中。之后，第一电传导迹线可以通过本文档中描述的新方法被形成在相对的侧部上。
根据另外的示例，部件承载件还包括在至少一个电绝缘层结构的顶部上的另外的电绝缘层结构，从而特别是使第一电传导迹线和/或第二电传导迹线得以嵌入。这种另外的电绝缘层结构可以被直接层压到(所嵌入的)第一电传导迹线和/或第二电传导迹线上，以从而执行部件承载件层的积层。在一个示例中，另外的预浸料层被使用。
根据另外的示例，部件承载件还包括：过孔，该过孔被形成为至少部分地穿过叠置件并且将至少一个第一电传导迹线与至少一个第二电传导迹线电连接。在本文档的上下文中，术语“过孔”可以是指竖向互连入口，即，在叠置件/部件承载件的竖向方向上的不同水平之间的电连接/热连接。过孔可以是例如掩埋式过孔、贯通过孔、完全填充式过孔、部分填充式过孔、或经镀覆的贯通孔。过孔可以被完全地或部分地填充有电传导材料，例如铜。若干过孔可以在竖向方向上叠置。这可以提供如下的优点：在叠置件的不同竖向水平处的电传导迹线可以被互连。因此，可以有效组合不同的功能。
根据另外的示例，方法还包括：
i)在至少一个电绝缘层结构上形成电传导层，特别是形成箔，更特别是形成ULP箔；以及
ii)使电传导层图形化，从而形成多个第一电传导迹线和/或第二电传导迹线。
图形化可以用诸如以下各者的已建立的方法来执行：减成、mSAP、SAP、或它们的组合。
根据另外的示例，方法还包括：将多个第一电传导迹线和/或第二电传导迹线至少部分地压入至少一个电绝缘层结构中，特别是压入预浸料中，以从而将多个第一电传导迹线嵌入电绝缘层结构中(参见上文)。
根据该方法的另外的示例，形成多个第一电传导迹线包括减成法、半加成法、改良半加成法中的至少一种。这可以提供如下的优点：基于所需的结果，可以直接应用已建立且高效的制造方法。这使得在制造过程方面具有很高的灵活性。尽管对于某些功能，高密度可能是优选的，但另一功能可能以经济的方式实现。两种考虑的组合也是可能的。
根据另外的实施方式，通过第一电传导迹线/第二电传导迹线引导的HF信号可以包括至少6GHz的频率，特别是至少28GHz的频率。这可以提供如下的优点：在高频范围中的信号可以以准确且可靠的方式传输(特别是经由第二金属迹线)。
根据另外的实施方式，与第一电传导迹线的其他部分相比，第一电传导迹线的至少一部分(特别是在过孔连接的顶部上)具有不同的高度，特别是更大的高度。
根据另外的实施方式，第一电传导迹线中的所述部分包括台阶状结构(L类结构)，特别是在侧壁部分处具有台阶状结构。
根据另外的实施方式，第一电传导迹线中的所述部分包括平滑的表面部分和/或粗糙的表面部分。特别地，所述部分的顶部表面可以是粗糙的，而侧壁部分(特别是台阶状结构)包括平滑的表面。在实施方式中，平滑的表面可以是由ULP箔引起的，而粗糙的表面可以是由镀覆引起的。
在实施方式中，部件承载件被配置为包括以下各者的组中的一者：印刷电路板、基板(特别是IC基板)和中介层。
在实施方式中，部件承载件被成形为板。这有助于紧凑的设计，其中部件承载件仍然为在其上的安装部件提供了大的基底。此外，特别是作为用于所嵌入的电子部件的示例的裸晶片，由于该裸晶片的厚度很小，可以被方便地嵌入到诸如印刷电路板的薄板中。
在实施方式中，部件承载件的叠置件包括至少一个电绝缘层结构和至少一个电传导层结构。例如，部件承载件可以是所提到的(一个或更多个)电绝缘层结构和(一个或更多个)电传导层结构的层压件，特别是通过施加机械压力和/或热能形成的层压件。所提到的叠置件可以提供板状部件承载件，该板状部件承载件能够为另外的部件提供大的安装表面并且仍然非常薄且紧凑。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别表示板状部件承载件，该板状部件承载件是通过对若干电传导层结构与若干电绝缘层结构进行层压来形成的，例如，该板状部件承载件是通过施加压力和/或通过供应热能来形成的。作为PCB技术的优选材料，电传导层结构是由铜制成的，而电绝缘层结构可以包括树脂和/或玻璃纤维，所谓的预浸料或FR4材料。通过例如通过激光钻孔或机械钻孔形成穿过层压件的孔并且通过用电传导材料(特别是铜)对这些孔进行部分地或完全地填充从而形成过孔或任何其他通孔连接部，各个电传导层结构可以以期望的方式彼此连接。所填充的孔连接整个叠置件(贯通孔连接部延伸穿过若干层或整个叠置件)，或所填充的孔连接至少两个电传导层，被称作过孔。类似地，光学互连部可以通过叠置件的各个层形成，以接收电光电路板(EOCB)。除了可以被嵌入于印刷电路板中的一个或更多个部件之外，印刷电路板通常被配置成在板状印刷电路板的一个或两个相对的表面上容纳一个或更多个部件。它们可以通过焊接连接到相应的主表面。PCB的介电部分可以由具有增强纤维(诸如玻璃纤维)的树脂组成。
在本申请的上下文中，术语“基板”可以特别表示小型部件承载件。基板可以是相对于PCB而言相当小的部件承载件，一个或更多个部件可以被安装在该部件承载件上并且可以充当一个或更多个芯片和另外的PCB之间的连接介质。例如，基板可以具有与要安装在其上的部件(特别是电子部件)基本相同的尺寸(例如，在芯片级封装(CSP)的情况下)。在另一实施方式中，基板可以实质上大于指定的部件(例如，在倒装芯片球栅阵列FCBGA构型中)。更具体地，基板可以被理解为这样的承载件：用于电连接或电网的承载件；以及与印刷电路板(PCB)相当但具有相当高密度的横向和/或竖向布置的连接件的部件承载件。横向连接件是例如传导路径，而竖向连接件可以是钻孔。这些横向和/或竖向连接件被布置在基板内，并且可以被用于提供已容置部件或未容置部件(诸如裸晶片)，特别是IC芯片与印刷电路板或中间印刷电路板的电连接、热连接和/或机械连接。因此，术语“基板”还包括“IC基板”。基板的介电部分可以由具有增强颗粒(诸如增强球状件，特别是玻璃球状件)的树脂组成。
基板或中介层可以包括以下各者中的至少一者的层或由以下各者中的至少一者的层构成：玻璃；硅(Si)以及/或者如环氧基堆叠材料(诸如环氧基堆叠膜)的感光的或可干蚀刻的有机材料；或者，如聚酰亚胺或聚苯并恶唑的聚合物化合物(可能包括或不包括光敏和/或热敏分子)。
在一实施方式中，所述至少一个电绝缘层结构包括以下各者中的至少一者：树脂或聚合物，比如环氧树脂、氰酸酯树脂、苯并环丁烯树脂或双马来酰亚胺-三嗪树脂；聚亚苯基衍生物(例如，基于聚苯醚，PPE)、聚酰亚胺(PI)、聚酰胺(PA)、液晶聚合物(LCP)、聚四氟乙烯(PTFE)和/或其组合。也可以使用例如由玻璃(多层玻璃)制成的增强结构——比如网状物、纤维、球状件或其他种类的填充物颗粒——以形成复合物。与增强剂结合的半固化树脂、例如用上述树脂浸渍的纤维被称为预浸料。这些预浸料通常是以它们的性能命名的，例如FR4或FR5，这些预浸料的性能描述了其阻燃性能。尽管预浸料特别是FR4对于刚性PCB而言通常是优选的，但是也可以使用其他材料特别是环氧基堆叠材料(比如，堆叠膜)或感光介电材料。对于高频应用，高频材料比如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂可以是优选的。除了这些聚合物以外，低温共烧陶瓷(LTCC)或其他低的、非常低的或超低的DK材料可以作为电绝缘结构而应用在部件承载件中。
在实施方式中，至少一个电传导层结构包括以下各者中的至少一者：铜、铝、镍、银、金、钯、钨、镁、碳、(特别是掺杂的)硅、钛、以及铂。尽管通常优选铜，但其他材料或其涂覆形式也是可能的，特别是分别涂覆有超导材料或传导聚合物，诸如石墨烯或聚(3,4-乙烯二氧噻吩)(PEDOT)。
至少一个部件可以嵌入在叠置件中和/或表面安装在叠置件上。部件和/或所述至少一个另外的部件可以选自以下各者中的至少一者：非导电嵌体、导电嵌体(比如，金属嵌体，优选地包括铜或铝)、热传递单元(例如，热管)、导光元件(例如，光波导或光导体连接件)、电子部件或其组合。嵌体可以是例如带有或不带有绝缘材料涂层的金属块(IMS-嵌体)，该金属块可以嵌入或表面安装成用于促进散热的目的。合适的材料是根据材料的热导率限定的，热导率应当为至少2W/mK。这种材料通常是基于但不限于金属、金属氧化物和/或陶瓷，例如为铜、氧化铝(Al2O3)或氮化铝(AlN)。为了提高热交换能力，也经常使用具有增加的表面面积的其他几何形状。此外，部件可以是有源电子部件(具有至少一个实现的p-n结)、无源电子部件比如电阻器、电感或电容器、电子芯片、存储装置(例如，DRAM或其他数据存储器)、滤波器、集成电路(比如，现场可编程门阵列(FPGA)、可编程阵列逻辑(PAL)、通用阵列逻辑(GAL)和复杂可编程逻辑器件(CPLD))、信号处理部件、功率管理部件(比如，场效应晶体管(FET)、金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)、结型场效应晶体管(JFET)、或绝缘栅场效应晶体管(IGFET)，这些都是基于半导体材料的，该半导体材料比如是碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)、氧化镓(Ga2O3)、砷化铟镓(InGaAs)、磷化铟(InP)、和/或任何其他合适的无机化合物)、光电接口元件、发光二极管、光耦合器、电压转换器(例如，DC/DC转换器或AC/DC转换器)、密码部件、发射器和/或接收器、机电换能器、传感器、致动器、微机电系统(MEMS)、微处理器、电容器、电阻器、电感、电池、开关、摄像机、天线、逻辑芯片和能量收集单元。然而，其他部件也可以嵌入在部件承载件中。例如，磁性元件可以用作部件。这种磁性元件可以是永磁性元件(比如，铁磁性元件、反铁磁性元件、多铁性元件或亚铁磁性元件，例如铁氧体芯)或者可以是顺磁性元件。然而，该部件还可以是IC基板、中介层或例如呈板中板构型的其他部件承载件。该部件可以表面安装在部件承载件上和/或可以嵌入在部件承载件的内部中。此外，还可以使用其他部件、特别是产生和发射电磁辐射和/或对从环境传播的电磁辐射敏感的部件来作为部件。
在实施方式中，部件承载件是层压型部件承载件。在这样的实施方式中，部件承载件是多层结构的复合物，该多层结构通过施加压力和/或热量被叠置且被连接在一起。
在对部件承载件的内层结构进行处理之后，可以用一个或更多个另外的电绝缘层结构和/或电传导层结构对称或不对称地覆盖(特别是通过层压)所处理的层结构的一个或两个相对的主表面。换言之，可以继续积层直到获得所需数量的层。
在完成形成电绝缘层结构和电传导层结构的叠置件之后，可以对所获得的层结构或部件承载件进行表面处理。
特别地，在表面处理方面，可以将电绝缘阻焊剂应用于层叠置件或部件承载件的一个或两个相对的主表面。例如，可以在整个主表面上形成这种阻焊剂，然后对阻焊剂进行图形化，以便暴露一个或更多个电传导表面部分，该部分应该被用于将部件承载件电耦接至电子外围件。部件承载件的保持覆盖有阻焊剂的表面部分，特别是包含铜的表面部分，可以被有效地保护免受氧化或腐蚀。
在表面处理方面，还可以选择性地将表面处理部施加至部件承载件的暴露的电传导表面部分。这种表面处理部可以是部件承载件的表面上的暴露的电传导层结构(比如，焊盘、传导迹线等，特别是包括铜或由铜组成)上的电传导覆盖材料。如果不对这种暴露的电传导层结构进行保护，则暴露的电传导部件承载件材料(特别是铜)会被氧化，从而使部件承载件的可靠性较低。此外，表面处理部可以形成为例如表面安装部件与部件承载件之间的接合部。表面处理部具有保护暴露的电传导层结构(特别是铜电路)的功能，并且表面处理部能够例如通过焊接而实现与一个或更多个部件的接合处理。用于表面处理部的合适材料的示例是有机可焊性防腐剂(OSP)、非电镍浸金(ENIG)、非电镍浸钯浸金(ENIPIG)、非电镍非电钯浸金(ENEPIG)、金(特别是硬金)、化学锡(化学和电镀)、镍金、镍钯等。也可以使用用于表面处理部的无镍材料，特别是对于高速应用而言。示例是ISIG(浸银浸金)和EPAG(非电钯自催化金)。
上述定义的方面和本发明的另外方面从下文中描述的实施方式的示例中变得明显，并且参考这些实施方式的这些示例进行说明。
附图中的图示是示意性的。在不同的附图中，相似或相同的元件具有相同的附图标记。
图1示出了根据本发明的示例性实施方式的部件承载件100，该部件承载件包括叠置件101，该叠置件具有大的预浸料电绝缘层结构102。在所述电绝缘层结构102的顶部上，布置了多个第一电传导迹线110，该多个第一电传导迹线包括第一(小)线间距(例如，12/12μm或更小，特别是10/10μm或更小)和第一高度h1。在电绝缘层结构102的底部处并嵌入于电绝缘层结构102中，形成多个第二电传导迹线120，该多个第二电传导迹线包括第二(大)线间距和第二高度h2。可以看出，第二线间距大于第一线间距，并且第二高度h2大于第一高度h1。另外地，与第二电传导迹线120的第二表面121相比，第一电传导迹线的第一表面111可以更平滑或更粗糙(图1中未示出，参见图4a和图4b)。这种平滑的表面111反映了使用具有非常低轮廓(粗糙度)的金属箔以通过图形化来提供金属迹线的制造步骤。
将多个第一电传导迹线110(在叠置件的顶部上)和多个第二电传导迹线120(在叠置件的底部处)沿叠置件101的竖向高度(z)上下布置。
分别形成贯通叠置件101的两个过孔170，并且两个过孔电连接第一电传导迹线110的一部分和第二电传导迹线120的一部分。
第一电传导迹线110包括位于过孔170之上的部分，该部分比第一电传导迹线110的其他部分大(高)。在侧壁处，所述部分是台阶状的(L状的)。在特定的实施方式中，侧壁可以包括粗糙表面。
多个第一电传导迹线110是由超低轮廓(ULP)箔115制造的，这在图6a至图6g和图7a至图7g中进行详细描述。由于ULP箔包括平滑表面，因此第一电传导迹线110的平滑侧壁111可以反映使用ULP箔的制造步骤。然而，在实施方式中，ULP箔的(倾斜的)侧壁也可以是粗糙的，例如由于蚀刻工艺。图2示出了贯穿根据本发明的示例性实施方式制造的具有直侧壁(矩形形状)113的金属迹线110的横截面。这种金属迹线形状通常通过(改良)半加成制造过程获得。
图3示出了贯穿根据本发明的另外的示例性实施方式制造的具有倾斜侧壁(梯形形状)112的金属迹线110的横截面。可以在横截面中看出，侧壁112是弯曲的，即，侧壁112在金属迹线110的底部处比金属迹线110的顶部处宽。这种金属迹线形状通常通过减成制造过程获得。当蚀刻剂在金属迹线的铜材料与要蚀刻的金属层的顶部上的掩模之间发生反应时，弯曲的形状是由所谓的底蚀刻引起的。
图4a示出了根据本发明的示例性实施方式的具有平滑表面111的第一金属迹线110(示出了通过电子显微镜获得的详细图像)，而图4b示出了根据本发明的示例性实施方式的具有粗糙表面121的第二金属迹线120(再次示出了通过电子显微镜获得的详细图像)。
图5示出了贯穿根据本发明的示例性实施方式的具有直侧壁的金属迹线110、120(也参见图2)和具有倾斜侧壁的金属迹线110、120(也参见图3)的横截面。
图6a至图6g示出了根据本发明的示例性实施方式的部件承载件100的制造方法。
图6a：提供了具有叠置件的部件承载件预成形件，该叠置件包括由预浸料制成的电绝缘层结构102(示意性地示出了纤维，例如玻璃纤维)。在电绝缘层结构102的底部处，嵌入了多个第二电传导迹线120。在电绝缘层结构102上形成电传导层115，从而在叠置件的顶部上形成电传导层115。具体地，电传导层115是箔，更具体地是ULP铜箔。
图6b：使用减成法(例如，蚀刻)使电传导层115图形化，从而形成多个第一电传导迹线110。
图6c：孔175钻穿第一电传导迹线110以及电绝缘层结构102的一部分，向下至所嵌入的第二电传导迹线110。
图6d：在第一电传导迹线110的顶部上(非电，例如，溅射和/或化学地)形成保护层结构130(例如，DFR、干膜抗蚀部)。
图6e：(例如，通过镀覆)用金属填充孔175从而提供金属填充的贯通过孔170，该贯通过孔170将在叠置件的顶部上的第一电传导迹线110与在叠置件的底部处的第二电传导迹线120电连接。之后去除保护层结构130。
图6f：在至少一个电绝缘层结构102的顶部上(层压)形成另外的电绝缘层结构140(例如，预浸料)，从而在该另外的电绝缘层结构140的底部处嵌入第一电传导层结构110。
图6g：通过减成法在另外的电绝缘层结构140的顶部上形成具有另外的线间距(与第二电传导迹线120的线间距相比)的多个另外的电传导迹线141。提供穿过另外的电传导迹线141的一部分以使所有三个电传导迹线110、120、141电互连的另外的过孔172(例如，如图6d和图6e中所描述的)。在竖向方向上，两个渐缩过孔170、172被层叠以提供贯通连接部。以这种方式获得了最终部件承载件100。另外地，可以应用表面处理部，例如，ENIPIG或阻焊剂(图中未示出)。
图7a至图7g示出了根据本发明的另外的示例性实施方式的部件承载件100的制造方法。
图7a：提供了具有叠置件的部件承载件预成形件，该叠置件包括预浸料的电绝缘层结构102(示意性地示出了纤维，例如玻璃纤维)。在电绝缘层结构102的底部处，嵌入了多个第二电传导迹线120。在电绝缘层结构102上于叠置件的顶部处形成电传导层115(参见上文)。具体地，电传导层115是箔。
图7b：使用减成法使电传导层115图形化，从而形成多个第一电传导迹线110。
图7c：将多个第一电传导迹线110压入电绝缘层结构102中(因为预浸料未完全固化)，以从而将多个第一电传导迹线110嵌入在电绝缘层结构102中(顶部部分)。
图7d：在所嵌入的多个第一电传导迹线110的顶部上(层压)形成介电层结构160(例如，ABF层)作为保护层。
图7e：孔175钻穿电绝缘层结构102向下至所嵌入的第二电传导迹线120。
图7f：(在去除介电层结构160的保护层之后)在介电层结构160的顶部上通过mSAP过程或减成法形成具有另外的线间距(与第二电传导迹线120的线间距相比)的多个其他电传导迹线142。孔175填充有金属，以从而提供金属填充的贯通过孔170、173，这些贯通过孔将第一电传导迹线110与其他电传导迹线142和所嵌入的第二电传导迹线120电连接。
图7g：在其他电传导迹线142的顶部上形成另外的电绝缘层结构140，从而嵌入于后者。提供穿过另外的电绝缘层结构140以接触过孔170中之一的另外的过孔172。使用减成法在另外的电绝缘层结构140的顶部上形成另外的电传导迹线141。竖向叠置的过孔170、172现在贯通连接另外的电传导迹线141、其他电传导迹线142、第一电传导迹线110、以及第二电传导迹线120。以这种方式获得了最终部件承载件100。
附图标记
100 部件承载件
101 叠置件
102 电绝缘层结构
110 多个第一电传导迹线
111 第一表面
112 第一侧壁
113 另外的第一侧壁
115 电传导层
120 多个第二电传导迹线
121 第二表面
130 保护层结构
140 另外的电绝缘层结构
141 多个另外的电传导迹线
142 多个其他电传导迹线
160 介电层结构
170 过孔
172 第二过孔
173 第三过孔
175 孔。

Claims (19)

1.一种部件承载件(100)，所述部件承载件(100)包括叠置件(101)，所述叠置件(101)具有：
至少一个电绝缘层结构(102)；
多个第一电传导迹线(110)，所述多个第一电传导迹线(110)在所述至少一个电绝缘层结构(102)中和/或在所述至少一个电绝缘层结构(102)上，并且所述多个第一电传导迹线(110)包括第一线间距；以及
多个第二电传导迹线(120)，所述多个第二电传导迹线(120)在所述至少一个电绝缘层结构(102)中和/或在所述至少一个电绝缘层结构(102)上，并且所述多个第二电传导迹线(120)包括第二线间距；
其中，所述第二线间距大于所述第一线间距，以及
其中，至少一个第一电传导迹线(110)的第一表面(111)比至少一个第二电传导迹线(120)的第二表面(121)平滑或粗糙。
2.根据权利要求1所述的部件承载件(100)，
其中，所述多个第一电传导迹线(110)和所述多个第二电传导迹线(120)沿着所述叠置件(101)的竖向高度(z)上下布置。
3.根据前述权利要求中的任一项所述的部件承载件(100)，
其中，至少一个第一电传导迹线(110)的第一侧壁(112)是倾斜的，特别地，至少一个第一电传导迹线(110)的第一侧壁(112)是弯曲的，
更特别地，其中，所述第一电传导迹线(110)包括梯形形状或截头锥形形状。
4.根据前述权利要求中的任一项所述的部件承载件(100)，
其中，至少一个第一电传导迹线(110)的另外的第一侧壁(113)是直的，
特别地，其中，所述第一电传导迹线(110)包括矩形形状。
5.根据前述权利要求中的任一项所述的部件承载件(100)，其中，所述多个第二电传导迹线(120)的高度大于或小于所述多个第一电传导迹线(110)的高度。
6.根据前述权利要求中的任一项所述的部件承载件(100)，其中，所述第一线间距为12/12μm或更小，特别地，所述第一线间距为10/10μm或更小。
7.根据前述权利要求中的任一项所述的部件承载件(100)，其中，所述多个第一电传导迹线(110)是由超低轮廓的箔(115)制造的。
8.根据前述权利要求中的任一项所述的部件承载件(100)，
其中，所述多个第一电传导迹线(110)和/或所述多个第二电传导迹线(120)形成在所述至少一个电绝缘层结构(102)上，特别地，所述多个第一电传导迹线(110)和/或所述多个第二电传导迹线(120)直接形成在所述至少一个电绝缘层结构(102)上。
9.根据前述权利要求中的任一项所述的部件承载件(100)，
其中，所述多个第一电传导迹线(110)被嵌入在所述至少一个电绝缘层结构(102)的顶部部分中，特别地，所述多个第一电传导迹线(110)被压入在所述至少一个电绝缘层结构(102)的顶部部分中，
特别地，其中，所述电绝缘层结构(102)包括预浸料。
10.根据权利要求9所述的部件承载件(100)，所述部件承载件(100)还包括：
至少一个介电层结构(160)，所述至少一个介电层结构(160)形成在被嵌入的所述多个第一电传导迹线(110)的顶部上和/或形成在所述多个第二电传导迹线(120)的顶部上。
11.根据前述权利要求中的任一项所述的部件承载件(100)，
其中，所述多个第二电传导迹线(120)形成在所述至少一个电绝缘层结构(102)中，
特别地，所述多个第二电传导迹线(120)被嵌入在所述至少一个电绝缘层结构(102)中，
特别地，所述多个第二电传导迹线(120)于所述至少一个电绝缘层结构(102)的底部处形成在所述至少一个电绝缘层结构(102)中，
特别地，所述多个第二电传导迹线(120)于所述至少一个电绝缘层结构(102)的底部处被嵌入在所述至少一个电绝缘层结构(102)中。
12.根据前述权利要求中的任一项所述的部件承载件(100)，所述部件承载件(100)还包括：
另外的电绝缘层结构(140)，所述另外的电绝缘层结构(140)在所述至少一个电绝缘层结构(102)的顶部上，特别地从而将所述多个第一电传导迹线(110)或所述多个第二电传导迹线(120)嵌入。
13.根据前述权利要求中的任一项所述的部件承载件(100)，所述部件承载件(100)还包括：
过孔(170)，所述过孔(170)被形成为至少部分地穿过所述叠置件(101)，并且所述过孔(170)将至少一个第一电传导迹线(110)与至少一个第二电传导迹线(120)电连接。
14.一种制造部件承载件(100)的方法，所述方法包括：
形成叠置件(101)，所述叠置件(101)包括至少一个电绝缘层结构(102)；
在所述叠置件(101)中和/或在所述叠置件(101)上形成多个第一电传导迹线(110)，所述多个第一电传导迹线(110)包括第一线间距；以及
在所述叠置件(101)中和/或在所述叠置件(101)上形成多个第二电传导迹线(120)，所述多个第二电传导迹线(120)包括第二线间距；
其中，所述第二线间距大于所述第一线间距，以及
其中，至少一个第一电传导迹线(110)的第一表面(111)比至少一个第二电传导迹线(120)的第二表面(121)平滑或粗糙。
15.根据权利要求14所述的方法，所述方法还包括：
在所述至少一个电绝缘层结构(102)上形成电传导层(115)，特别地，在所述至少一个电绝缘层结构(102)上形成箔；以及
使所述电传导层(115)图形化，从而形成所述多个第一电传导迹线(110)和/或所述多个第二电传导迹线(120)。
16.根据权利要求15所述的方法，所述方法还包括：
将所述多个第一电传导迹线(110)和/或所述多个第二电传导迹线(120)至少部分地压入到所述至少一个电绝缘层结构(102)中，以从而将所述多个第一电传导迹线(110)嵌入在所述电绝缘层结构(102)中，特别地，所述至少一个电绝缘层结构(102)为预浸料。
17.根据权利要求15或16所述的方法，
其中，所述电传导层(115)包括超薄轮廓的箔。
18.根据权利要求14至17中的任一项所述的方法，
其中，形成所述多个第一电传导迹线(110)和/或所述多个第二电传导迹线包括：减成法；和/或半加成法；和/或改良半加成法。
19.将多个第一电传导迹线(110)用在根据权利要求1至13中的任一项所述的部件承载件中的用途，其中，所述部件承载件(100)的所述第一传导迹线(110)具有比所述第二电传导迹线(120)平滑的表面(111)并且具有比所述第二电传导迹线(120)小的线间距，以用于在所述部件承载件(100)中和/或在所述部件承载件(100)上引导频率至少为6GHz的信号。
CN202211503277.7A 2022-11-28 2022-11-28 部件承载件及其制造方法和用途 Pending CN118099132A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211503277.7A CN118099132A (zh) 2022-11-28 2022-11-28 部件承载件及其制造方法和用途
PCT/EP2023/083151 WO2024115379A1 (en) 2022-11-28 2023-11-27 Component carrier with different line spacing in metal traces, and manufacture method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211503277.7A CN118099132A (zh) 2022-11-28 2022-11-28 部件承载件及其制造方法和用途

Publications (1)

Publication Number Publication Date
CN118099132A true CN118099132A (zh) 2024-05-28

Family

ID=88978301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211503277.7A Pending CN118099132A (zh) 2022-11-28 2022-11-28 部件承载件及其制造方法和用途

Country Status (2)

Country Link
CN (1) CN118099132A (zh)
WO (1) WO2024115379A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9332642B2 (en) * 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
JP6298722B2 (ja) * 2014-06-10 2018-03-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
TWI578472B (zh) * 2014-11-27 2017-04-11 矽品精密工業股份有限公司 封裝基板、半導體封裝件及其製法
JP6951838B2 (ja) * 2016-08-29 2021-10-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR20210047528A (ko) * 2019-10-22 2021-04-30 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법

Also Published As

Publication number Publication date
WO2024115379A1 (en) 2024-06-06

Similar Documents

Publication Publication Date Title
CN108076587B (zh) 具有附着增强形状的布线结构的部件承载件
CN112702840B (zh) 有嵌入的部件和水平长型过孔的部件承载件及其制造方法
CN210928127U (zh) 部件承载件
US20220386464A1 (en) Component Carrier Interconnection and Manufacturing Method
CN118099132A (zh) 部件承载件及其制造方法和用途
CN111757590B (zh) 部件承载件及其制造方法
CN116234175A (zh) 制造部件承载件的方法以及部件承载件
CN115707169A (zh) 部件承载件及其制造方法和用途以及布置结构
CN117581641A (zh) 具有光敏粘合促进剂的部件承载件及其制造方法
EP4439657A1 (en) Component carrier and manufacture method thereof and component carrier arrangement
CN117015132A (zh) 部件承载件、部件承载件的制造方法和金属迹线的用途
CN211320082U (zh) 部件承载件
CN213960402U (zh) 部件承载件及用于制造部件承载件的制造系统
US20240332104A1 (en) Component Carrier With Reinforcement Layer Structure and Manufacturing Method Using Two Temporary Carriers
EP4345895A1 (en) Ic substrate with embedded bridge element, arrangement, and manufacture method
EP4444047A1 (en) Component carrier and method of manufacturing the same
EP4192209A1 (en) A method of manufacturing a component carrier and a component carrier
CN213960397U (zh) 用于部件承载件的层结构
US20230262892A1 (en) Component Carrier With Protruding Portions and Manufacturing Method
EP4274393A1 (en) Component carrier interconnection and manufacturing method
EP4404256A1 (en) Electronic device with pads shifted towards a functionality
CN118139265A (zh) 具有增强部分的部件承载件和制造方法
CN118741849A (zh) 嵌体、部件承载件和制造嵌体的方法
CN117915545A (zh) 部件承载件、布置结构、半成品及制造方法
WO2023242035A1 (en) Package and its manufacturing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination