KR20090057820A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20090057820A
KR20090057820A KR1020070124567A KR20070124567A KR20090057820A KR 20090057820 A KR20090057820 A KR 20090057820A KR 1020070124567 A KR1020070124567 A KR 1020070124567A KR 20070124567 A KR20070124567 A KR 20070124567A KR 20090057820 A KR20090057820 A KR 20090057820A
Authority
KR
South Korea
Prior art keywords
insulating layer
pad
printed circuit
circuit board
hole
Prior art date
Application number
KR1020070124567A
Other languages
English (en)
Inventor
조정우
류창섭
조순진
김승철
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070124567A priority Critical patent/KR20090057820A/ko
Priority to JP2008046616A priority patent/JP2009141305A/ja
Priority to US12/076,274 priority patent/US20080225501A1/en
Priority to CNA2008100891941A priority patent/CN101453827A/zh
Publication of KR20090057820A publication Critical patent/KR20090057820A/ko
Priority to JP2010137273A priority patent/JP2010206224A/ja

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09545Plated through-holes or blind vias without lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. 제1 절연층; 제1 절연층을 관통하는 제1 비아; 및 제1 절연층의 일면에 형성되며, 전부 또는 일부가 제1 비아에 매립되는 제1 패드를 포함하는 인쇄회로기판은, 패드의 전부 또는 일부가 비아에 매립되도록 함으로써, 패드와 비아 사이의 접촉 면적을 넓혀 높은 신뢰도를 제공할 수 있다.
인쇄회로기판, 비아, 패드

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method thereof}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
인쇄회로기판에서 층간 도통(Interconnection)을 위하여 절연재에 비아를 형성하는데, 주로 레이저 드릴이 이용되고 있다.
즉, 상하층을 도통하기 위하여 레이저 드릴을 이용하여 절연재에 홀을 형성한 다음, 스미어(Smear) 및 절연재 잔사를 제거하기 위하여 디스미어(Desmear) 공정을 진행한다. 이후 무전해 화학 동도금과 전해도금을 이용하여 가공된 홀의 내부에 전도성 물질을 충전함으로써 상하층이 도통되도록 할 수 있게 되는 것이다.
도 1은 종래기술에 따른 인쇄회로기판을 나타내는 단면도이다. 도 1을 참조하면, 기판(1), 회로패턴(2,6), 패드(3), 절연층(4), 비아(5)가 도시되어 있다.
종래기술에 따른 인쇄회로기판의 경우에는, 도 1을 참조하면, 패드(3)의 상면이 비아(5)의 하면보다 넓게 형성되어 패드(3)와 비아(5)가 1면을 통해서만 접촉 할 수 있었다. 이러한 종래기술에 따르면, 비아(5)와 패드(3) 사이에 소정의 접촉 면적을 확보하기 위해서는 패드(3)와 비아(5)가 그 만큼 넓게 형성되어야 하는 관계로, 미세 피치를 구현하기 곤란한 문제가 발생하곤 하였다.
이처럼, 종래기술에 따른 인쇄회로기판 구조에 있어서는, 스미어 및 절연재 잔사에 의한 도통 불량 문제, 패드(3)와 비아(5) 사이의 밀착력 저하에 의한 신뢰성 문제, 및 크레비스(Crevice) 문제가 큰 이슈가 되고 있다.
이 가운데, 비아(5)와 패드(3) 사이의 밀착력 저하 문제와 크레비스 문제는 근본적으로 비아와 패드의 구조적인 문제라고 할 수 있다.
본 발명은 패드의 전부 또는 일부가 비아에 매립되도록 함으로써, 패드와 비아 사이의 접촉 면적을 넓혀 신뢰도 높은 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 제1 절연층; 제1 절연층을 관통하는 제1 비아; 및 제1 절연층의 일면에 형성되며, 전부 또는 일부가 제1 비아에 매립되는 제1 패드를 포함하는 인쇄회로기판을 제공할 수 있다.
한편, 제1 비아의 위치에 상응하는 제1 절연층의 타면에 형성되는 제2 패드 와, 제1 절연층의 타면에 적층되는 제2 절연층; 및 제2 절연층을 관통하는 제2 비아를 더 구비할 수 있으며, 이 때, 제2 패드의 전부 또는 일부는 제2 비아에 매립될 수 있다.
본 발명의 다른 측면에 따르면, 일면에 제1 패드가 형성된 제1 절연층을 제공하는 단계; 제1 패드의 측면이 노출되도록, 제1 절연층의 타면으로부터 제1 홀을 가공하는 단계; 및 제1 홀에 전도성 물질을 충전시키는 단계를 포함하는 인쇄회로기판 제조방법을 제공할 수 있다.
이 때, 전도성 물질을 충전시키는 단계는, 제1 홀의 내부 및 제1 절연층의 타면에 시드층을 형성하고, 제1 절연층의 타면에 패터닝된 도금 레지스트를 형성한 다음, 전해도금을 수행함으로써 실시될 수 있으며, 제1 홀의 깊이는 제1 절연층의 깊이와 동일할 수 있다.
한편, 제1 홀의 위치에 상응하는 제1 절연층의 타면에 제2 패드를 형성하는 단계; 제1 절연층의 타면에 제2 절연층을 적층하는 단계; 제2 패드의 측면이 노출되도록, 제2 절연층의 타면으로부터 제2 홀을 가공하는 단계; 및 제2 홀에 전도성 물질을 충전시키는 단계를 더 수행할 수도 있다.
제1 홀을 가공하는 단계는 레이저 드릴을 통하여 수행될 수 있다.
본 발명의 바람직한 실시예에 따르면, 패드의 전부 또는 일부가 비아에 매립되도록 함으로써, 패드와 비아 사이의 접촉 면적을 넓혀 신뢰도 높은 인쇄회로기판 을 제공할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 2 내지 도 4는 본 발명의 일 측면에 따른 인쇄회로기판을 나타내는 단면도이다. 도 2 내지 도 4를 참조하면, 기판(10), 회로패턴(12,24,34), 패드(14,23), 제1 절연층(20) 및 제1 비아(22), 제2 절연층(30), 제2 비아(32)가 도시되어 있다.
본 실시예에 따른 인쇄회로기판(10)은 제1 절연층(20)의 하측에 형성된 패드(14)가, 제1 절연층(20)을 관통하여 층간 도통을 구현하는 제1 비아(22)에 매립되는 구조를 제시한다.
전술한 바와 같이 종래기술에 따른 인쇄회로기판의 경우에는, 도 1을 참조하면, 패드(3)의 상면이 비아(5)의 하면보다 넓게 형성되어 패드(3)와 비아(5)가 1면을 통해서만 접촉할 수 있었다. 이러한 종래기술에 따르면, 비아(5)와 패드(3) 사이에 소정의 접촉 면적을 확보하기 위해서는 패드(3)와 비아(5)가 그 만큼 넓게 형성되어야 하는 관계로, 미세 피치를 구현하기 곤란한 문제가 발생하곤 하였다.
이러한 점을 고려하여, 본 실시예에서는 패드(14)가 비아(22)에 매립되도록 함으로써, 패드(14)의 상면을 통한 접촉뿐만 아니라, 패드(14)의 측면을 통한 접촉도 가능한 구조를 제시하는 것이다. 그 결과, 본 실시예에 따르면, 종래보다 작은 크기의 패드로도 종래와 동일한 접촉면적을 확보할 수 있게 되어 제품의 고밀도화를 효율적으로 구현할 수 있게 된다. 뿐만 아니라, 동일한 크기의 패드를 가지고도 종래에 비해 넓은 접촉면적을 확보할 수 있게 되므로, 제품의 신뢰도 도한 향상시킬 수 있게 된다.
도 3에 도시된 바와 같이, 패드(14)의 전부가 제1 비아(22)에 매립되는 경우 제1 비아(22)와 패드(14) 사이의 접촉면적이 극대화되어 이상적인 구조를 구현할 수 있을 것이나, 제조상의 오차 등을 고려하여 도 2에 도시된 바와 같이, 패드(14)의 일부만이 제1 비아(22)에 매립되도록 할 수도 있을 것이다.
한편, 설계상의 필요에 따라 도 4에 도시된 바와 같이, 상술한 비아(22, 32)와 패드(14, 23)의 구조가 연속적으로 형성된 구조를 구현할 수도 있을 것이다.
이하에서는, 상술한 구조의 인쇄회로기판을 제조하는 방법에 대해 도 5 내지 도 15를 참조하여 설명하도록 한다. 도 5는 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 6 내지 도 10은 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 제1 실시예를 나타내는 흐름도이며, 도 11 내지 도 15는 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 제2 실시예를 나타내는 흐름도이다.
도 5 내지 도 15를 참조하면, 기판(10), 회로패턴(12,24), 패드(14), 제1 절연층(20), 제1 홀(21), 제1 비아(22), 시드층(23), 회로패턴(12,24), 도금 레지스트(25)가 도시되어 있다.
먼저, 일면에 회로패턴(12)과 제1 패드(14)가 형성된 제1 절연층(20)을 제공한 다음(S110), 제1 패드(14)의 측면이 노출되도록, 제1 절연층(20)의 타면으로부 터 제1 홀(21)을 가공한다(S120).
즉, 도 6에 도시된 바와 같이 제1 패드(14)와 회로패턴(12)이 형성된 기판(10)의 상면에 제1 절연층(20)을 적층하여 제1 패드(14)와 회로패턴(12)이 제1 절연층(20)에 매립되도록 한 다음, 도 8에 도시된 바와 같이 제1 홀(21)을 가공하여 제1 패드(14)의 측면에 노출되도록 할 수 있는 것이다. 이 때, 제1 홀(21)을 가공하는 수단으로 물리적/화학적 수단을 모두 사용할 수 있음은 물론이나, 본 실시예에서는 가공 깊이를 효율적으로 제어할 수 있는 레이저 드릴을 제시하도록 한다.
이렇게 제1 홀(21)을 가공한 다음, 도 9에 도시된 바와 같이, 제1 홀(21)에 전도성 물질을 충전하고(S130), 도 10에 도시된 바와 같이 제1 절연층(20)의 상면에 회로패턴(24)을 형성할 수 있다.
앞선 공정을 통해 패드(14)의 측면이 노출된 상태에서, 제1 홀(21)에 전도성 물질을 충전하게 되면, 전도성 물질이 패드(14)의 상면은 물론 측면과도 접촉하게 된다. 이렇게 충전된 전도성 물질이 소결되고 나면, 패드(14)는 비아(22)에 매립되는 구조를 가질 수 있게 된다.
제1 홀(21)에 전도성 물질을 충전하는 방법으로는, 금속 잉크를 이용한 인쇄방법, 무전해도금과 전해도금을 이용하는 방법 등을 제시할 수 있다.
한편, 도 9 및 도 10에 도시된 바와 같이 전도성 물질의 충전과 회로패턴(24)의 형성을 단계적으로 수행할 수도 있으나, 도 11 내지 도 15에 도시된 바와 같이 이들을 한번에 수행할 수도 있다. 이에 대해 보다 구체적으로 설명하면 다음과 같다.
먼저, 도 11에 도시된 바와 같이, 제1 홀(21)의 내부 및 제1 절연층(20)의 상면에 시드층(23)을 형성하고(S131), 도 12에 도시된 바와 같이, 제1 절연층(20)의 상면에 패터닝된 도금 레지스트(25)를 형성한다(S132). 그리고 나서, 도 13에 도시된 바와 같이, 전해도금을 수행한다(S133). 그 후, 도 14에 도시된 바와 같이 도금 레지스트(25)를 제거하고, 도 15에 도시된 바와 같이 플레시 에칭을 수행하게 되면, 회로패턴(24)의 형성과 전도성 물질의 충전이 동시에 수행될 수 있게 된다.
한편, 상술한 공정을 반복적으로 수행함으로써, 도 4에 도시된 바와 같이, 본 실시예를 통해 제시하는 비아(22,32)와 패드(14,23)의 구조가 연속적으로 형성되는 구조를 형성할 수도 있다.
즉, 제1 홀(21)의 위치에 상응하는 제1 절연층(20)의 상면에 제2 패드(23)를 형성하고(S140), 제1 절연층(20)의 상면에 제2 절연층(30)을 적층한 후(S150), 제2 패드(23)의 측면이 노출되도록, 제2 절연층(30)의 타면으로부터 제2 홀(미도시)을 가공한 다음(S160), 제2 홀(미도시)에 전도성 물질을 충전하여 제2 비아(32)를 형성할 수 있는 것이다(S170).
제2 홀(미도시)을 가공하는 공정은 앞서 설명한 제1 홀(21)을 가공하는 공정과 동일한 방법으로 수행될 수 있으며, 제2 홀(미도시)에 전도성 물질을 충전하는 공정은 앞서 설명한 제1 홀(21)에 전도성 물질을 충전하는 공정과 동일한 방법으로 수행될 수 있으므로, 이에 대한 구체적인 설명은 생략하도록 한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 종래기술에 따른 인쇄회로기판을 나타내는 단면도.
도 2 내지 도 4는 본 발명의 일 측면에 따른 인쇄회로기판을 나타내는 단면도.
도 5는 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법을 나타내는 순서도.
도 6 내지 도 10은 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 제1 실시예를 나타내는 흐름도.
도 11 내지 도 15는 본 발명의 다른 측면에 따른 인쇄회로기판 제조방법의 제2 실시예를 나타내는 흐름도.
<도면의 주요부분에 대한 부호의 설명>
10: 기판 12, 24, 34: 회로패턴
14, 23: 패드 20: 제1 절연층
21: 제1 홀 22, 22-1: 제1 비아
23: 시드층 24: 회로패턴
25: 도금 레지스트 30: 제2 절연층
32: 제2 비아

Claims (7)

  1. 제1 절연층;
    상기 제1 절연층을 관통하는 제1 비아; 및
    상기 제1 절연층의 일면에 형성되며, 전부 또는 일부가 상기 제1 비아에 매립되는 제1 패드를 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 제1 비아의 위치에 상응하는 상기 제1 절연층의 타면에 형성되는 제2 패드;
    상기 제1 절연층의 타면에 적층되는 제2 절연층; 및
    상기 제2 절연층을 관통하는 제2 비아를 더 포함하되,
    상기 제2 패드의 전부 또는 일부는 상기 제2 비아에 매립되는 것을 특징으로 하는 인쇄회로기판.
  3. 일면에 제1 패드가 형성된 제1 절연층을 제공하는 단계;
    상기 제1 패드의 측면이 노출되도록, 상기 제1 절연층의 타면으로부터 제1 홀을 가공하는 단계; 및
    상기 제1 홀에 전도성 물질을 충전시키는 단계를 포함하는 인쇄회로기판 제조방법.
  4. 제3항에 있어서,
    상기 전도성 물질을 충전시키는 단계는,
    상기 제1 홀의 내부 및 상기 제1 절연층의 타면에 시드층을 형성하는 단계;
    상기 제1 절연층의 타면에 패터닝된 도금 레지스트를 형성하는 단계; 및
    전해도금을 수행하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  5. 제3항에 있어서,
    상기 제1 홀의 깊이는 상기 제1 절연층의 깊이와 동일한 것을 특징으로 하는 인쇄회로기판 제조방법.
  6. 제3항에 있어서,
    상기 제1 홀의 위치에 상응하는 상기 제1 절연층의 타면에 제2 패드를 형성하는 단계;
    상기 제1 절연층의 타면에 제2 절연층을 적층하는 단계;
    상기 제2 패드의 측면이 노출되도록, 상기 제2 절연층의 타면으로부터 제2 홀을 가공하는 단계; 및
    상기 제2 홀에 전도성 물질을 충전시키는 단계를 더 포함하는 인쇄회로기판 제조방법.
  7. 제3항에 있어서,
    상기 제1 홀을 가공하는 단계는 레이저 드릴을 통하여 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
KR1020070124567A 2007-03-12 2007-12-03 인쇄회로기판 및 그 제조방법 KR20090057820A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070124567A KR20090057820A (ko) 2007-12-03 2007-12-03 인쇄회로기판 및 그 제조방법
JP2008046616A JP2009141305A (ja) 2007-12-03 2008-02-27 印刷回路基板及びその製造方法
US12/076,274 US20080225501A1 (en) 2007-03-12 2008-03-14 Printed circuit board and manufacturing method thereof
CNA2008100891941A CN101453827A (zh) 2007-12-03 2008-04-22 印刷电路板及其制造方法
JP2010137273A JP2010206224A (ja) 2007-12-03 2010-06-16 印刷回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070124567A KR20090057820A (ko) 2007-12-03 2007-12-03 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20090057820A true KR20090057820A (ko) 2009-06-08

Family

ID=39762455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070124567A KR20090057820A (ko) 2007-03-12 2007-12-03 인쇄회로기판 및 그 제조방법

Country Status (4)

Country Link
US (1) US20080225501A1 (ko)
JP (2) JP2009141305A (ko)
KR (1) KR20090057820A (ko)
CN (1) CN101453827A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110037332A (ko) * 2009-10-06 2011-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9793199B2 (en) * 2009-12-18 2017-10-17 Ati Technologies Ulc Circuit board with via trace connection and method of making the same
KR101692453B1 (ko) * 2010-03-17 2017-01-04 삼성전자주식회사 전자 장치
US9265147B2 (en) * 2012-11-14 2016-02-16 Fujikura Ltd. Multi-layer wiring board
JP5789872B2 (ja) * 2012-11-14 2015-10-07 株式会社フジクラ 多層配線基板
KR101397303B1 (ko) * 2012-12-31 2014-05-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
JP6505521B2 (ja) * 2015-06-26 2019-04-24 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US10334728B2 (en) * 2016-02-09 2019-06-25 Advanced Semiconductor Engineering, Inc. Reduced-dimension via-land structure and method of making the same
WO2021016961A1 (zh) * 2019-07-31 2021-02-04 深南电路股份有限公司 线路板及其制作方法
US11398408B2 (en) 2019-09-24 2022-07-26 Advanced Semiconductor Engineering, Inc. Semiconductor substrate with trace connected to via at a level within a dielectric layer
KR20210047528A (ko) * 2019-10-22 2021-04-30 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US11869833B2 (en) 2021-09-15 2024-01-09 Qualcomm Incorporated Package comprising a substrate with a via interconnect coupled to a trace interconnect and method of fabricating the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3069356B2 (ja) * 1989-05-31 2000-07-24 イビデン株式会社 多層プリント配線板およびその製造方法
JPH09214083A (ja) * 1996-02-07 1997-08-15 Matsushita Electric Ind Co Ltd 印刷部品とその製造方法
JP3633136B2 (ja) * 1996-09-18 2005-03-30 株式会社東芝 印刷配線基板
JP3623639B2 (ja) * 1997-09-29 2005-02-23 京セラ株式会社 多層配線基板の製造方法
JP2001177243A (ja) * 1999-12-14 2001-06-29 Nitto Denko Corp 多層配線基板
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
JP2004273575A (ja) * 2003-03-05 2004-09-30 Sony Corp 多層プリント配線基板及びその製造方法
JP2005167094A (ja) * 2003-12-04 2005-06-23 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
US7772116B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects

Also Published As

Publication number Publication date
US20080225501A1 (en) 2008-09-18
JP2010206224A (ja) 2010-09-16
CN101453827A (zh) 2009-06-10
JP2009141305A (ja) 2009-06-25

Similar Documents

Publication Publication Date Title
KR20090057820A (ko) 인쇄회로기판 및 그 제조방법
TWI473548B (zh) 多層印刷電路板之改良式背鑽技術
TW200731908A (en) Multilayer printed wiring board and method for manufacturing same
CN101188914A (zh) 制造印刷电路板的方法
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
CN104284514A (zh) 印刷电路板及其制造方法
KR101012403B1 (ko) 인쇄회로기판 및 그 제조방법
KR100887393B1 (ko) 인쇄회로기판 제조방법
KR101013992B1 (ko) 인쇄회로기판 제조방법
KR101008929B1 (ko) 인쇄회로기판 제조방법
KR101044790B1 (ko) 인쇄회로기판 제조방법
CN104470195A (zh) 印刷电路板及其制造方法
KR101008676B1 (ko) 인쇄회로기판 제조방법
KR100960954B1 (ko) 인쇄회로기판 제조방법
KR100999515B1 (ko) 인쇄회로기판 제조방법
KR100945080B1 (ko) 인쇄회로기판 제조방법
KR101171100B1 (ko) 회로기판 제조방법
KR20090099334A (ko) 인쇄회로기판 및 그 제조방법
KR101165330B1 (ko) 인쇄회로기판 및 그 제조 방법
KR101067074B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
KR20090086830A (ko) 인쇄회로기판 제조방법
KR100997801B1 (ko) 인쇄회로기판 제조방법
KR102544563B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
KR100952640B1 (ko) 인쇄회로기판 및 그 제조방법
KR100882263B1 (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application