KR20090086830A

KR20090086830A - 인쇄회로기판 제조방법

Info

Publication number: KR20090086830A
Application number: KR1020080012317A
Authority: KR
Inventors: 신희범; 문정호; 엄재현; 목지수
Original assignee: 삼성전기주식회사
Priority date: 2008-02-11
Filing date: 2008-02-11
Publication date: 2009-08-14

Abstract

인쇄회로기판 제조방법이 개시된다. 회로패턴 및 비아랜드가 형성된 내층기판을 제공하는 단계, 내층기판에 절연재를 적층하는 단계, 내층기판 및 절연재를 관통하는 비아홀과 절연재를 관통하는 블라인드 비아홀을 형성하는 단계, 절연재, 비아홀 내벽 및 블라인드 비아홀 내벽에 시드층을 형성하는 단계, 시드층에 도금 레지스트를 형성하는 단계, 시드층 표면, 블라인드 비아홀 내부 및 비아홀 내부에 도전성 물질을 형성하는 단계, 도금 레지스트를 제거하는 단계를 포함하는 인쇄회로기판 제조방법은, 패턴 및 비아의 형성을 도전성 물질 형성 과정에서 한번에 구현함으로써 인쇄회로기판의 제조공정 및 비용을 줄일 수 있고, 전자소자에서 발생하는 열을 방출을 원활히 할 수 있으며, 외부 충격 시 비아와 비아랜드 사이 계면에서 발생하였던 크랙을 줄일 수 있다.

인쇄회로기판, 필 도금, 비아

Description

인쇄회로기판 제조방법{Manufacturing Method for Printed Circuit Board}

본 발명은 인쇄회로기판 제조방법에 관한 것이다.

종래에는 층간 도통 비아 및 외층에 회로패턴이 형성된 인쇄회로기판을 제조하는 방법으로 코어기판에 회로패턴 및 코어기판을 관통하는 비아를 형성 형성한 다음, 스택 비아(Stack via)를 적층하는 방식을 이용하였다.

종래기술에 따르면, 코어기판을 드릴 가공하여 비아홀을 형성한 다음, 비아홀 내벽에 도금층을 형성한 후, 비아홀 내부를 절연 수지로 충전하였다. 그리고 나서 수지로 충전된 비아홀 상면 및 하면에 캡 도금(Cap Plating) 방식으로 비아를 형성하였다. 그 후 절연재를 적층한 후 동일한 방식으로 스택 비아(Stack via)를 적층하여 외층과 내층을 도통시켰다. 또한 비아를 형성한 후, 회로패턴 및 패드를 형성하기 위한 공정이 필요하였다.

종래 기술에 따른 인쇄회로기판 제조방법은 기계적 드릴 가공 후 도금으로 비아홀을 도통시킨 다음, 절연 수지 충전 공정 후, 다시 캡 도금(Cap Plating)하는 여러 단계의 공정이 요구됨에 따라 공정이 복잡하고 공정에 따른 비용도 증가하는 문제가 있었다.

또한, 비아에 충전된 절연 수지와 캡 도금(Cap Plating) 사이의 계면에서의 밀착력이 저하되는 문제점이 있으며, 절연 수지 충전 공정에서 보이드(void) 또는 딤플(dimple)이 발생하는 문제점이 있었다.

본 발명은 패턴 및 비아의 형성을 도전성 물질 형성 과정에서 한번에 구현함으로써 기판 제조의 공정 수 및 비용을 줄이고, 비아의 형성 시 비아 내부에 충전된 수지의 보이드(Void) 및 딤플(Dimple) 발생 문제를 없애며, 비아와 비아랜드 사이 계면에서 발생하였던 밀착력 저하 문제를 제거할 수 있는 인쇄회로기판 제조방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, 회로패턴 및 비아랜드가 형성된 내층기판을 제공하는 단계, 내층기판에 절연재를 적층하는 단계, 내층기판 및 절연재를 관통하는 비아홀과 절연재를 관통하는 블라인드 비아홀을 형성하는 단계, 절연재, 비아홀 내벽 및 블라인드 비아홀 내벽에 시드층을 형성하는 단계, 시드층에 도금 레지스트를 형성하는 단계, 시드층 표면, 블라인드 비아홀 내부 및 비아홀 내부에 도전성 물질을 형성하는 단계, 도금 레지스트를 제거하는 단계를 포함하는 인쇄회로기판 제조 방법이 제공된다.

전술한 회로패턴 및 비아랜드가 형성된 내층기판을 제공하는 단계는, 절연재에 금속층이 적층된 금속적층판을 제공하는 단계, 금속층에 에칭 레지스트를 형성하는 단계, 에칭 용액을 공급하여 금속층을 식각함으로써 회로패턴 및 비아랜드를 형성하는 단계, 에칭 레지스트를 제거하는 단계로 수행될 수 있다.

그리고 비아홀을 형성하는 단계는 드릴 공정을 통하여 절연재 및 내층기판을 천공함으로써 수행될 수 있으며, 블라인드 비아홀을 형성하는 단계는 레이저 공정을 통하여 절연재를 천공함으로써 수행될 수 있다.

또한 시드층을 형성하는 단계는 무전해 도금 공정을 통하여 수행될 수 있으며, 도전성 물질을 형성하는 단계는 전해 도금을 통하여 시드층 표면, 블라인드 비아홀 내부 및 비아홀 내부를 필 도금함으로써 수행될 수 있다.

한편, 도전성 물질에 솔더 레지스트를 형성하는 단계를 더 수행할 수 있다.

본 발명의 실시예에 따르면 패턴 및 비아의 형성을 도전성 물질 형성 과정에서 한번에 구현함으로써 인쇄회로기판의 제조공정 및 비용을 줄일 수 있고, 전자소자에서 발생하는 열을 방출을 원활히 할 수 있으며, 외부 충격 시 비아와 비아랜드 사이 계면에서 발생하였던 크랙을 줄일 수 있다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 본 발명에 따른 인쇄회로기판 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 2 내지 도 12는 본 발명의 일 실시예에 따른 인쇄회로기판 제조공정을 나 타낸 흐름도이다. 도 2 내지 도 12를 참조하면, 금속층(2), 절연재(4), 내층기판(10), 회로패턴(12), 비아랜드(14), 금속적층판(16), 에칭 레지스트(18), 절연재(20), 블라인드 비아홀(22), 비아홀(24), 시드층(26), 도금 레지스트(28), 도전성 물질(30), 솔더 레지스트(32), 블라인드 비아(34), 비아(36), 비아랜드(38), 랜드리스(Landless) 비아(40), 패드(42), 회로패턴(44)이 도시되어 있다.

본 발명의 일 실시예에 따른 인쇄회로기판 제조공정을 도면을 참조하여 이하 설명한다.

회로패턴(12) 및 비아랜드(14)가 형성된 내층기판(10)을 제공한다(S100). 본 실시예에 따른 회로패턴(12) 및 비아랜드(14)가 형성된 내층기판(10)을 제공하는 단계는 도 2 내지 도 5에 도시된 바와 같이 수행될 수 있다. 이하 도면의 순서에 따라 설명한다.

먼저 도 2에 도시된 바와 같이 절연재(4)에 금속층(2)이 형성된 금속적층판(16)을 제공한다(S110). 금속적층판(16)은 절연재(4)의 양면에 도전성 금속층(2)이 적층된 형태로 제공될 수 있다. 즉 본 설명에서 의미하는 금속적층판(16)은 당업자가 손쉽게 사용할 수 있는 동박적층판, 알루미늄 적층판 등이 될 수 있다.

다음으로 도 3과 같이 금속층(2)에 에칭 레지스트(18)를 형성한다(S120). 에칭 레지스트(18)는 내층기판(10)에 형성하고자 하는 회로패턴(12) 및 비아랜드(14)에 상응하는 패턴으로 형성된다. 에칭 레지스트(18)는 금속층(2)을 선택적으로 커버하며, 후술할 에칭 공정에서 에칭 용액으로부터 금속층(2)이 식각되는 것을 방지한다.

그리고 나서 도 4와 같이 에칭 용액을 공급하여 금속층(2)을 식각함으로써 회로패턴(12) 및 비아랜드(14)를 형성한다(S130). 에칭 공정에서 내층기판(10)의 회로패턴(12) 및 비아랜드(14)의 패턴에 상응하는 금속층(2)의 일부분에만 에칭 레지스트(18)가 형성되어 있다. 따라서 에칭 레지스트(18)로 커버되지 않은 금속층(2)은 에칭 용액에 의하여 선택적으로 식각됨으로써 회로패턴(12) 및 비아랜드(14)가 형성될 수 있다.

다음으로 도 5와 같이 에칭 레지스트(18)를 제거한다(S140). 금속적층판(16)의 금속층(2)을 부분적으로 커버하여 형성된 에칭 레지스트(18)를 제거함으로써 회로패턴(12) 및 비아랜드(14)가 형성된 내층기판(10)이 제공될 수 있다.

다음으로 도 6과 같이 내층기판(10)에 절연재(20)를 적층한다(S200). 본 발명의 일 실시예에 따르면 내층기판(10)의 회로패턴(12) 및 비아랜드(14)를 커버하도록 내층기판(10)의 양면에 절연재(20)를 적층한다.

그리고 나서 도 7과 같이, 내층기판(10) 및 절연재(20)를 관통하는 비아홀(24)과 절연재(20)를 관통하는 블라인드 비아홀(22)을 형성한다(S300).

본 발명의 일 실시예에 따르면, 내층기판(10) 및 절연재(20)를 관통하는 비아홀(24)을 형성하는 단계는 드릴 공정을 통하여 절연재(20) 및 내층기판(10)을 천공함으로써 수행될 수 있다. 내층기판(10)에 절연재(20)를 적층한 후, 드릴 공정을 통하여 적층된 내층기판(10) 및 절연재(20)를 관통하는 비아홀(24)을 가공할 수 있다.

또한 본 발명의 일 실시예에 따르면, 절연재(20)를 관통하는 블라인드 비아 홀(22)을 형성하는 단계는, 레이저 공정을 통하여 절연재(20)를 천공함으로써 수행될 수 있다. 내층기판(10)에 절연재(20)를 적층한 후, 레이저 가공 방법을 이용하여 절연재(20)만을 천공하여 외층의 절연재(20)를 관통하며, 외층에서 내층기판(10)을 연결시키는 블라인드 비아홀(22)을 형성할 수 있다.

본 실시예에 따르면, 도 7에 도시된 바와 같이, 드릴 공정을 통하여 절연재(20) 및 내층기판(10)을 동시에 관통시켜 비아홀(24)을 형성하고, 레이저 공정을 통하여 블라인드 비아홀(22)을 형성함으로써, 정밀도가 낮은 기계적 드릴 가공 공정의 수를 종래의 스택 비아 방식에 비해 줄일 수 있다.

그리고 나서 도 8과 같이 절연재(20), 비아홀(24) 내벽 및 블라인드 비아홀(22) 내벽에 시드층(26)을 형성한다(S400). 본 실시예에 따르면, 도 8에 도시된 바와 같은 시드층(26)을 형성하는 단계는 무전해 도금 공정을 통하여 수행될 수 있다. 즉 무전해 화학 도금을 통하여 절연재(20)의 표면, 비아홀(24) 내벽 및 블라인드 비아홀(22) 내벽에 도금층을 형성하여, 시드층(26)이 형성될 수 있다. 시드층(26)은 후술할 전해 도금 공정에서 도전성 물질(30)이 형성되기 위한 기반층이 된다.

다음으로 도 9에 도시된 바와 같이, 시드층(26)에 도금 레지스트(28)를 형성한다(S500). 도금 레지스트(28)는 내층기판(10)에 빌드업(Bulid-up) 된 외층에 형성하고자 하는 회로패턴(44), 비아랜드(38) 및 패드(42)에 상응하는 패턴으로 형성된다.

도금 레지스트(28)는 감광성 물질을 시드층(26)에 형성한 후, 드라이 필름 또는 글라스 마스크 등을 이용하여 감광성 물질을 선택적으로 노광하고 현상함으로써 형성될 수 있다.

도금 레지스트(28)는 시드층(26)에서 외층에 형성하고자 하는 회로패턴(44), 비아랜드(38) 및 패드(42) 이외의 부분을 커버한다. 즉 후술할 전해 도금 공정에서 도금 레지스트(28)가 형성된 부분은 도전성 물질(30)이 형성되지 않는다. 따라서 드라이 필름 또는 글라스 마스크 등을 사용하여 형성된 도금 레지스트(28)의 패턴을 이용함으로써 배선 설계에 따라 회로패턴(44), 비아랜드(38) 및 패드(42)를 외층에 형성할 수 있다.

그리고 나서 도 10과 같이 시드층(26) 표면, 블라인드 비아홀(22) 내부 및 비아홀(24) 내부에 도전성 물질(30)을 형성한다(S600). 본 실시예에 따르면, 시드층(26) 표면, 블라인드 비아홀(22) 내부 및 비아홀(24) 내부에 도전성 물질(30)을 형성하는 단계는, 전해 도금을 통하여 시드층(26) 표면, 블라인드 비아홀(22) 내부 및 비아홀(24) 내부를 필 도금함으로써 수행될 수 있다.

시드층(26)에 도금 레지스트(28)가 형성된 상태에서, 전해 도금 공정을 행하여 도금 레지스트(28)가 형성되지 않은 부분에 도전성 물질(30)을 형성한다. 일정시간 지속하여 전해 도금을 수행함으로써 시드층(26) 표면에는 도전성 물질(30)이 층상으로 형성되며, 블라인드 비아홀(22) 내부 및 비아홀(24) 내부에는 도전성 물질(30)이 충전되어 형성될 수 있다.

즉, 본 실시예에 따르면, 도 10에 도시된 바와 같이 도금 레지스트(28) 이외의 부분에 형성된 도전성 물질(30)은 전해 도금 수행과정에서 일체로 형성된다.

다음으로 도 11에 도시된 바와 같이, 도금 레지스트(28)를 제거한다(S700). 본 실시예에 따르면 도금 레지스트(28)를 제거함으로써 도 11과 같이 회로패턴(44), 비아랜드(38), 패드(42)의 형상이 외층에 구현된다.

또한, 도 11에 도시된 회로패턴(44), 비아랜드(38), 패드(42), 블라인드 비아(34), 비아(36), 및 랜드리스(Landless) 비아(40)는 전해 도금 과정에서 동시에 형성되는 도전성 물질(30)에 의해 구현된다.

본 발명의 실시예에 대한 설명에서 블라인드 비아홀(22) 및 비아홀(24)은 기판의 층간 도통 역할을 수행하기 전 단계로 절연재(20)와 절연재(20) 및 내층기판(10)에 형성된 가공홀을 의미하며, 블라인드 비아(34) 및 비아(36)는 각각 블라인드 비아홀(22) 내벽과 비아홀(24) 내부에 동 도금이 수행된 것으로 기판의 층간 도통 비아를 의미한다.

본 실시예에 따르면 도 11에 도시된 블라인드 비아(34), 비아(36), 랜드리스 비아(40)는 도전성이 우수한 금속으로 충전하는 기술을 이용하여 패드(42)와 회로패턴(44) 및 비아랜드(38)를 구현하면서 동시에 형성될 수 있다. 본 실시예에 따라 도전성 물질(30)로 충전되어 형성된 블라인드 비아(34), 비아(36), 랜드리스 비아(40)는 전자소자에서 발생하는 열을 원활히 방출할 수 있다.

또한 종래 스택 비아(Stack-via) 방식에서는 층별 비아의 적층 시 비아의 구조상 일렬로 형성하기에 어려움이 있었으나, 본 실시예에서는 드릴에 의해 가공된 층간 쓰루홀을 도전성이 우수한 금속으로 충전하여 비아를 형성함으로써 제품 디자인에 의한 제약에서 벗어날 수 있다.

또한 블라인드 비아(34), 비아(36) 및 랜드리스 비아(40)와 회로패턴(44), 비아랜드(38) 및 패드(42)를 전해 도금 공정에서 동시에 형성함으로써 종래 방식에 비해 공정 수의 단축이 가능하다. 즉 종래에는 내층기판에 비아를 형성한 후, 스택 비아(Stack-via)를 형성하고, 외층에 회로패턴, 비아랜드 및 패드를 형성하는 다수의 공정을 수행해야 하는 어려움이 있었다.

즉, 도11에 도시된 회로패턴(44), 비아랜드(38), 패드(42), 블라인드 비아(34), 비아(36), 및 랜드리스 비아(40)를 하나의 공정에서 동시에 형성함으로써 공정 수를 줄일 수 있고 공정 비용도 감소시킬 수 있다.

또한 블라인드 비아(34) 및 비아(36)와 연결되는 비아랜드(38)는 일체로 형성되어 종래 방식에서 블라인드 비아 및 비아와 비아랜드 사이에 발생하였던 계면이 없어져, 외부충격 시 크랙 등의 발생이 줄일 수 있다.

다음으로, 도 12와 같이 회로패턴(44), 패드(42) 및 비아랜드(38)의 패턴으로 형성된 도전성 물질에 솔더 레지스트(32)를 형성하여(S800), 회로패턴(44), 패드(42) 및 비아랜드(38)의 전기적 신뢰성을 확보할 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한 다.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도.

도 2 내지 도 12는 본 발명의 일 실시예에 따른 인쇄회로기판 제조공정을 나타낸 흐름도.

<도면의 주요부분에 대한 부호의 설명>

2: 금속층 4: 절연재

10: 내층기판 12: 회로패턴

14: 비아랜드 16: 금속적층판

18: 에칭 레지스트 20: 절연재

22: 블라인드 비아홀 24: 비아홀

26: 시드층 28: 도금 레지스트

30: 도전성 물질 32: 솔더 레지스트

34: 블라인드 비아 36: 비아

38: 비아랜드 40: 랜드리스 비아

42: 패드 44: 회로패턴

Claims

회로패턴 및 비아랜드가 형성된 내층기판을 제공하는 단계;

상기 내층기판에 절연재를 적층하는 단계;

상기 내층기판 및 상기 절연재를 관통하는 비아홀과 상기 절연재를 관통하는 블라인드 비아홀을 형성하는 단계;

상기 절연재, 상기 비아홀 내벽 및 상기 블라인드 비아홀 내벽에 시드층을 형성하는 단계;

상기 시드층에 도금 레지스트를 형성하는 단계;

상기 시드층 표면, 상기 블라인드 비아홀 내부 및 상기 비아홀 내부에 도전성 물질을 형성하는 단계; 및

상기 도금 레지스트를 제거하는 단계를 포함하는 인쇄회로기판 제조방법.
제1항에 있어서,

상기 회로패턴 및 비아랜드가 형성된 내층기판을 제공하는 단계는,

절연재에 금속층이 형성된 금속적층판을 제공하는 단계;

상기 금속층에 에칭 레지스트를 형성하는 단계;

에칭 용액을 공급하여 상기 금속층을 식각함으로써 상기 회로패턴 및 상기 비아랜드를 형성하는 단계; 및

상기 에칭 레지스트를 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
제1항에 있어서,

상기 비아홀을 형성하는 단계는,

드릴 공정을 통하여 상기 절연재 및 상기 내층기판을 천공함으로써 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
제1항에 있어서,

상기 블라인드 비아홀을 형성하는 단계는,

레이저 공정을 통하여 상기 절연재를 천공함으로써 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
제1항에 있어서,

상기 시드층을 형성하는 단계는,

무전해 도금 공정을 통하여 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
제1항에 있어서,

상기 도전성 물질을 형성하는 단계는,

전해 도금을 통하여 상기 시드층 표면, 상기 블라인드 비아홀 내부 및 상기 비아홀 내부를 필 도금함으로써 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
제1항에 있어서,

상기 도전성 물질에 솔더 레지스트를 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.