KR100952483B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100952483B1
KR100952483B1 KR1020080014405A KR20080014405A KR100952483B1 KR 100952483 B1 KR100952483 B1 KR 100952483B1 KR 1020080014405 A KR1020080014405 A KR 1020080014405A KR 20080014405 A KR20080014405 A KR 20080014405A KR 100952483 B1 KR100952483 B1 KR 100952483B1
Authority
KR
South Korea
Prior art keywords
insulating material
circuit pattern
conductive material
circuit board
printed circuit
Prior art date
Application number
KR1020080014405A
Other languages
English (en)
Other versions
KR20090089062A (ko
Inventor
신희범
문정호
엄재현
목지수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080014405A priority Critical patent/KR100952483B1/ko
Priority to US12/230,101 priority patent/US8220149B2/en
Publication of KR20090089062A publication Critical patent/KR20090089062A/ko
Application granted granted Critical
Publication of KR100952483B1 publication Critical patent/KR100952483B1/ko
Priority to US13/527,040 priority patent/US20120255769A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. 제1 절연재, 제1 절연재에 적층되는 제2 절연재, 제2 절연재에 매립된 회로패턴 및 비아랜드, 제1 절연재를 관통하고 비아랜드와 일체로 형성되며 도전성 물질로 이루어진 비아를 포함하는 인쇄회로기판 및 그 제조방법은, 회로패턴 및 비아랜드가 절연재에 매립되어 있고 회로패턴, 비아랜드 및 비아가 도전성 물질의 형성과정에서 동시에 일체로 형성됨으로써 배선패턴 및 비아의 전기적 신뢰성을 높임과 동시에 비아의 열방출 효과를 높일 수 있고, 회로패턴, 비아랜드 및 비아의 형성과정을 단순화함으로써 기판 제조의 생산성을 높일 수 있다.
인쇄회로기판, 감광성 절연재, 필 도금

Description

인쇄회로기판 및 그 제조방법{Printed Circuit Board and Manufacturing Method Thereof}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
종래에는 층간 도통 비아 및 외층에 회로패턴이 형성된 인쇄회로기판을 제조하는 방법으로 코어기판에 회로패턴 및 코어기판을 관통하는 비아를 형성 형성한 다음, 스택 비아(Stack via)를 적층하는 방식을 이용하였다.
종래기술에 따르면, 코어기판을 드릴 가공하여 비아홀을 형성한 다음, 비아홀 내벽에 도금층을 형성한 후, 비아홀 내부를 절연 수지로 충전하였다. 그리고 나서 수지로 충전된 비아홀 상면 및 하면에 캡 도금(Cap Plating) 방식으로 비아를 형성하였다. 그 후 절연재를 적층한 후 동일한 방식으로 스택 비아(Stack via)를 적층하여 외층과 내층을 도통시켰다. 또한 비아를 형성한 후, 배선패턴을 형성하기 위한 공정이 필요하였다.
종래 기술에 따른 인쇄회로기판 제조방법은 기계적 드릴 가공 후 도금으로 비아홀을 도통시킨 다음, 절연 수지 충전 공정 후, 다시 캡 도금(Cap Plating)하는 여러 단계의 공정이 요구됨에 따라 공정이 복잡하고 공정에 따른 비용도 증가하는 문제가 있었다.
또한, 종래 기술에 따라 제조된 인쇄회로기판은 비아에 충전된 절연 수지와 캡 도금(Cap Plating) 사이의 계면에서의 밀착력이 저하되는 문제점이 있으며, 절연 수지 충전 공정에서 보이드(void) 또는 딤플(dimple)이 발생하는 문제점이 있었다.
본 발명은 회로패턴, 비아랜드 및 비아의 모양이 형성된 절연재에 도전성 물질을 형성하는 공정을 수행하여 절연재에 매립된 회로패턴 및 비아랜드, 그리고 비아랜드와 일체로 동시에 형성된 비아를 형성함으로써 회로패턴, 비아랜드 및 비아의 전기적 신뢰성이 우수하고 기판의 제조 공정이 단순한 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 제1 절연재, 제1 절연재에 적층되는 제2 절연재, 제2 절연재에 매립된 회로패턴 및 비아랜드, 제1 절연재를 관통하고 비아랜드와 일체로 형성되며 도전성 물질로 이루어진 비아를 포함하는 인쇄회로기판이 제공된다.
또한, 본 발명의 다른 측면에 따르면, 회로패턴 및 비아랜드가 형성된 인쇄회로기판을 제조하는 방법에 있어서, 제1 절연재를 제공하는 단계, 제1 절연재에 감광성 물질로 이루어진 제2 절연재를 적층하는 단계, 제1 절연재 및 제2 절연재를 관통하는 비아홀을 가공하는 단계, 제2 절연재에 회로패턴 및 비아랜드의 모양을 전사하는 단계, 회로패턴 및 비아랜드의 모양과 비아홀 내부에 도전성 물질을 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.
전술한 비아홀을 가공하는 단계는, 드릴 공정을 통하여 제1 절연재 및 제2 절연재를 천공함으로써 수행될 수 있다.
그리고 제2 절연재에 회로패턴 및 비아랜드의 모양을 전사하는 단계는, 제2 절연재를 선택적으로 노광시키는 단계, 현상액을 공급하여 제2 절연재를 선택적으로 제거하는 단계로 수행될 수 있다. 여기에서 제2 절연재를 선택적으로 노광시키는 단계는, 제2 절연재에 마스크를 적층하여 제2 절연재의 일부를 노광시킴으로써 수행될 수 있다.
한편, 전술한 회로패턴 및 비아랜드의 모양과 비아홀 내부에 도전성 물질을 형성하는 단계는, 무전해 도금을 통하여 제1 절연재, 제2 절연재 및 비아홀 내벽에 시드층을 형성하는 단계, 전해 도금을 통하여 시드층에 도전성 물질을 형성하는 단계, 제2 절연재가 노출되도록 도전성 물질을 식각하는 단계로 수행될 수 있다.
또한, 도전성 물질을 식각하는 단계는 에칭 용액을 공급하여 도전성 물질을 하프에칭하거나 연마 공정을 통하여 도전성 물질의 일부를 제거함으로써 수행될 수 있다.
본 발명의 실시예에 따르면 회로패턴 및 비아랜드가 절연재에 매립되어 있고 회로패턴, 비아랜드 및 비아가 도전성 물질의 형성과정에서 동시에 일체로 형성됨으로써 배선패턴 및 비아의 전기적 신뢰성을 높임과 동시에 비아의 열방출 효과를 높일 수 있고, 회로패턴, 비아랜드 및 비아의 형성과정을 단순화함으로써 기판 제조의 생산성을 높일 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 도 1 내지 도 9를 참조하여 설명한다.
도 1는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 2 내지 도 9은 본 발명의 일 실시예에 따른 인쇄회로기판 제조공정을 나타낸 흐름도이다. 도 3 내지 도 10을 참조하면, 제1 절연재(10), 제2 절연재(20), 회로패턴(32), 비아랜드(34), 회로패턴 및 비아랜드의 모양(36), 비아(40), 비아홀(50), 도전성 물질(60), 시드층(62), 마스크(64), 빛(66)이 도시되어 있다.
먼저, 도 2와 같이 제1 절연재(10)를 제공하고(S100), 도 3에 도시된 바와 같이 제1 절연재(10)에 감광성 물질로 이루어진 제2 절연재(20)를 적층한다(S200).
제1 절연재(10)는 기판의 전기 절연성, 기계적 강도와 강성 및 치수 안정성을 보전, 유지하기 위한 소재이다.
그리고 내층에 위치한 제1 절연재(10)에 적층되며, 감광성 물질로 이루어진 제2 절연재(20)는 같이 자외선 등 빛에 의해 감광되어 선택적으로 경화될 수 있다. 또한 제2 절연재(20)는 반응형 변성 아크릴계를 메인 수지로 하여, 경화제 역할을 하는 에폭시 수지를 주성분으로 포함할 수 있으며, 보조성분으로 아크릴 모노머, 무기 Filler, 중합 게시제, 촉진제, 용제 및 기타 첨가물을 포함할 수 있다.
다음으로, 도 4와 같이 제1 절연재(10) 및 제2 절연재(20)를 관통하는 비아홀(50)을 가공한다(S300). 본 발명의 일 실시예에 따르면 비아홀(50)은 드릴 공정을 통하여 제1 절연재(10) 및 제2 절연재(20)를 천공함으로써 가공될 수 있다.
본 발명의 실시예에 대한 설명에서 비아홀(50)은 기판의 층간 도통 역할을 수행하기 전 단계로 제1 절연재(10)와 제2 절연재(20)에 형성된 가공홀을 의미하며, 비아(40)는 비아홀(50) 내부에 도전성 물질이 형성되어 층간 도통 역할을 수행할 수 있는 기판의 층간 도통 연결로를 의미한다.
다음으로 도 5 및 도 6에 도시된 바와 같이 제2 절연재(20)에 회로패턴 및 비아랜드의 모양(36)을 전사한다(S400). 제2 절연재(20)에 회로패턴 및 비아랜드의 모양을 전사하는 단계는 다음과 같이 수행될 수 있다.
우선, 도 5과 같이 제2 절연재(20)를 선택적으로 노광시킨다(S410). 본 실시예에 따르면 제2 절연재(20)를 선택적으로 노광시키는 단계는, 도 5에 도시된 바와 같이 제2 절연재(20)에 회로패턴 및 비아랜드의 모양(36)을 구비한 마스크(64)를 적층하여 제2 절연재(20)의 일부를 노광시킴으로써 수행될 수 있다.
또한 회로패턴 및 비아랜드의 모양(36)을 구비한 아트워크 필름을 제2 절연재(20)에 적층하여 제2 절연재(20)를 선택적으로 노광시킬 수도 있다.
그리고 나서 도 6에 도시된 바와 같이 현상액을 공급하여 제2 절연재(20)를 선택적으로 제거한다(S420). 본 실시예에 따르면 도 5과 같이 마스크(64)에 의해 커버되지 않아 빛(66), 즉 자외선에 노출된 제2 절연재(20)는 경화된다. 반면 마스크(64)에 의해 커버되어 빛(66)에 노출되지 않은 제2 절연재(20)는 현상액을 공급함으로써 선택적으로 제거될 수 있다.
현상 공정을 수행하여 제2 절연재(20)의 일부를 제거함으로써 제2 절연재에 도 6과 같이 회로패턴 및 비아랜드의 모양(36)을 전사할 수 있다.
다음으로, 도 7 내지 도 9에 도시된 바와 같이 회로패턴 및 비아랜드의 모양(36)과 비아홀(50) 내부에 도전성 물질을 형성한다(S500). 회로패턴 및 비아랜드의 모양(36)과 비아홀(50) 내부에 도전성 물질을 형성하는 단계는 다음과 같이 수행될 수 있다.
도 7에 도시된 바와 같이 제1 절연재(10), 제2 절연재(20) 및 비아홀(50) 내벽에 시드층을 형성한다(S510). 도 7에 도시된 시드층(62)은 무전해 화학 도금방법을 통하여 제1 절연재(10), 제2 절연재(20) 및 비아홀(50) 내벽에 형성될 수 있다. 시드층(62)은 후술할 전해도금 과정에서 도전성 물질이 형성되기 위한 기반층 역할을 한다.
그리고 나서 도 8에 도시된 바와 같이 전해 도금을 통하여 시드층(62)에 도전성 물질(60)을 형성한다(S520). 기판을 이루고 있는 제1 절연재(10), 제2 절연재(20) 및 비아홀(50) 내벽에 시드층(62)이 형성되어 있으므로, 전해 도금 공정을 통하여 제1 절연재(10), 제2 절연재(20) 및 비아홀(50) 내벽에 도전성 물질(60)이 도 8와 같이 형성될 수 있다. 도전성 물질(60)은 전해 도금 물질로 사용되는 구리(Cu)를 포함하는 재질일 수 있다.
본 실시예에 따르면, 도 8에 도시된 도전성 물질(60)은 전해 도금 공정에서 동시에 기판 전면에 일체로 형성될 수 있다.
다음으로 도 9에 도시된 바와 같이 제2 절연재(20)가 노출되도록 도전성 물질(60)을 식각한다(S530). 도 9에 도시된 바와 같이 기판 외층 전면을 덮고 있는 도전성 물질(60)을 제2 절연재(20)가 노출되도록 식각하여 기판 외층에 회로패턴(32) 및 비아랜드(34)를 형성할 수 있다.
본 발명에 대한 설명에서 비아랜드는 비아와 회로패턴이 연결되는 부분에서 넓게 형성된 배선라인의 일부를 의미한다.
도 9과 같이 기판 외층의 도전성 물질(60)이 전체적으로 식각되면, 제2 절연재(20)에 매립된 도전성 물질의 일부가 남게 된다. 제2 절연재(20)에 매립되어 남아 있는 도전성 물질은 회로패턴(32) 및 비아랜드(34)가 된다. 즉, 본 실시예에 따르면 제2 절연재(20)가 노출되도록 도전성 물질(60)의 일부를 식각함으로써 제2 절연재(20)에 매립된 회로패턴(32) 및 비아랜드(34)가 형성될 수 있다.
여기에서 제2 절연재(20)가 노출되도록 도전성 물질(60)을 식각하는 단계는 에칭 용액을 공급하여 도전성 물질(60)을 하프에칭함으로써 수행될 수 있다. 에칭 용액에 기판 외층에 형성된 도전성 물질의 높이가 낮아지고, 제2 절연재(20)가 노출될 수 있다.
또한 제2 절연재(20)가 노출되도록 도전성 물질(60)을 식각하는 단계는 연마 공정을 통하여 도전성 물질(60)의 일부를 제거함으로써 수행될 수도 있다. 기판 외층에 두껍게 형성되어 있는 도전성 물질을 전체적으로 버프(Buff) 연마하여 기판 외층에 형성된 도전성 물질의 높이가 낮아지고, 제2 절연재(20)가 노출될 수 있다.
그리고 도 9에 도시된 회로패턴(32) 및 비아랜드(34)는 제2 절연재(20)에 매립되어 형성되어 있다. 그리고 도 9에서와 같이 도전성 물질(60)의 형성 공정에서 회로패턴(32) 및 비아랜드(34)와 동시에 형성된 비아(40)는 도 9에서와 같이 비아랜드(34)와 일체를 이루어 형성될 수 있다.
본 실시예에 따른 인쇄회로기판 제조방법은 회로패턴(32), 비아랜드(34) 및 비아(40)가 도전성 물질(60)의 형성과정에서 동시에 일체로 형성되는 방식을 이용하였다. 따라서 본 실시예에 따른 인쇄회로기판 제조방법은 비아의 내벽을 도금하고 비아 내부를 절연 수지로 충전한 후, 비아 상면 및 하면을 캡 도금하는 공정을 거쳤던 종래 방식에 비해 제조 공정이 단순화되는 이점이 있다.
요컨대 전술한 인쇄회로기판 제조방법을 통하여 기판 제조 공정을 단순화하여 기판 제조의 생산성을 높일 수 있으며, 비아 내부의 절연 수지 충전 공정을 없앰으로써 절연 수지 충전 시 발생하는 보이드(Void) 및 딤플(Dimple)의 문제를 해결할 수 있다. 또한 본 실시예에 따르면 회로패턴(32), 비아랜드(34) 및 비아(40)의 전기적 신뢰성과 비아의 열방출 효과가 우수한 인쇄회로기판을 제조할 수 있다.
이하 본 발명의 일 실시예에 따른 인쇄회로기판을 설명한다.
도 10은 본 발명의 일 실시예에 따른 인쇄회로기판를 나타낸 단면도이다. 도 10을 참조하면, 제1 절연재(10), 제2 절연재(20), 회로패턴(32), 비아랜드(34), 비아(40)가 도시되어 있다.
도 10을 참조하면, 기판의 내층을 이루는 제1 절연재(10), 제1 절연재(10)에 적층되는 제2 절연재(20), 제2 절연재(20)에 매립되어 형성된 회로패턴(32) 및 비아랜드(34), 제1 절연재(10)를 관통하고 비아랜드(34)와 일체로 형성되며, 도전성 물질로 이루어진 비아(40)를 구성요소로 하는 인쇄회로기판이 도시되어 있다.
제1 절연재(10)는 기판 중심에 배치되며, 내층 기판의 역할을 한다. 제1 절연재(10)는 기판의 전기 절연성, 기계적 강도와 강성 및 치수 안정성을 보전, 유지하기 위한 소재이다.
본 발명의 일 실시예에 따르면, 제2 절연재(20)는 기판 외층에 형성할 회로패턴(32) 및 비아랜드(34)의 모양을 구비하며, 제1 절연재(10)에 적층된다.
본 발명에 대한 설명에서 비아랜드는 비아와 회로패턴이 연결되는 부분에서 넓게 형성된 배선라인의 일부를 의미한다.
그리고 회로패턴(32) 및 비아랜드(34)의 모양을 구비한 제2 절연재(20)에는 회로패턴(32) 및 비아랜드(34)가 매립된 형태로 형성되어 있다. 즉, 기판의 외층에는 회로패턴(32) 및 비아랜드(34)가 제2 절연재(20)에 매립된 형태로 형성된 전기배선층이 배치된다.
본 실시예에 따르면 회로패턴(32) 및 비아랜드(34)가 제2 절연재(20)에 매립된 구조로 형성됨에 따라 회로패턴(32) 및 비아랜드(34)의 전기적 신뢰성이 향상될 수 있다. 회로패턴(32) 및 비아랜드(34)가 제2 절연재(20)에 매립되어 회로패 턴(32) 및 비아랜드(34) 사이에 제2 절연재(20)가 존재함에 따라, 전자 소자 등에서 발생하는 높은 열에 의해 회로패턴(32) 및 비아랜드(34)가 열팽창하여 발생하는 브릿지 또는 쇼트 문제를 방지할 수 있다.
또한 전술한 전기적 신뢰성이 확보되어, 회로패턴(32) 및 비아랜드(34)의 피치를 줄일 수 있으므로 고밀도 회로패턴(32) 및 비아랜드(34)의 형성이 가능하다.
한편, 도 10에 도시된 바와 같이 본 발명의 일 실시예에 따르면, 제1 절연재(10)를 관통하고 비아랜드(34)와 일체로 형성되며 도전성 물질로 이루어진 비아(40)가 형성되어 있다.
본 발명의 일 실시예에 따르면, 제1 절연재(10)를 관통하여 기판 외층에 형성된 전기배선층을 층간 도통시키는 비아(40)는 비아랜드(34)와 일체로 형성되어 있다. 즉 본 실시예에 따르면 기판 상면과 하면의 비아랜드(34)와 이를 층간 연결시키는 비아(40) 사이에는 계면이 존재하지 않는다.
비아랜드(34)와 비아(40)는 구별되는 도전체의 접속으로 각각 별개로 형성된 구조가 아니라, 도전성 물질을 형성하는 하나의 공정에서 만들어지는 일체형 구조이다. 따라서 비아랜드와 비아 사이에 경계면이 존재하지 않는다.
따라서 본 실시예에 따르면 비아의 내벽에 도금물질을 형성하고 절연 수지를 충전한 후, 비아 상면 및 하면을 캡 도금(Cap Plating)하는 종래 방식에서 발생하였던 비아와 배선패턴 사이 계면에서의 크랙(Crack) 현상을 감소시킬 수 있다.
그리고 본 발명의 일 실시예에서 비아(40)는 도전성 물질로 이루어진 구조이다. 비아(40) 전체가 층간 도통이 가능하게 하는 도전성 물질로 형성되어 있다. 본 실시예에서 비아(40)를 구성하는 도전성 물질은 구리(Cu)를 포함하는 재질로 이루어질 수 있다.
구리(Cu)와 같은 도전성 물질로 비아(40)가 이루어짐으로써 비아의 열방출 효과를 높일 수 있다. 즉 구리와 같은 도전성 물질로 형성된 비아(40)를 통하여 기판에 실장되는 전자소자 등에서 발생하는 고온의 열을 쉽게 방출할 수 있다.
또한 본 실시예에 따른 비아(40)는 도전성 물질로 이루어져 있어, 종래 절연 수지에 의해 충전되었던 비아 내부에서 발생하였던 보이드(Void) 및 딤플(Dimple) 발생에 의한 신뢰성 저하 문제를 해결할 수 있다.
요컨대 본 발명의 실시예에 따르면 도 10과 같이 회로패턴(32) 및 비아랜드(34)가 제2 절연재(20)에 매립되어 있고 비아랜드와 비아가 도전성 물질의 형성과정에서 동시에 일체로 형성됨으로써 회로패턴(32), 비아랜드(34) 및 비아(40)의 전기적 신뢰성을 높임과 동시에 비아(40)의 열방출 효과를 높일 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도.
도 2 내지 도 9는 본 발명의 일 실시예에 따른 인쇄회로기판 제조공정을 나타낸 흐름도.
도 10은 본 발명의 일 실시예에 따른 인쇄회로기판를 나타낸 단면도.
<도면의 주요부분에 대한 부호의 설명>
10: 제1 절연재 20: 제2 절연재
32: 회로패턴 34: 비아랜드
36: 회로패턴 및 비아랜드의 모양
40: 비아 50: 비아홀
60: 도전성 물질 62: 시드층
64: 마스크 66: 빛

Claims (8)

  1. 삭제
  2. 회로패턴 및 비아랜드가 형성된 인쇄회로기판을 제조하는 방법에 있어서,
    제1 절연재를 제공하는 단계;
    상기 제1 절연재에 감광성 물질로 이루어진 제2 절연재를 적층하는 단계;
    상기 제1 절연재 및 상기 제2 절연재를 관통하는 비아홀을 가공하는 단계;
    상기 제2 절연재에 상기 회로패턴 및 비아랜드의 모양을 전사하는 단계; 및
    상기 회로패턴 및 비아랜드의 모양과 상기 비아홀 내부에 도전성 물질을 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
  3. 제2항에 있어서,
    상기 비아홀을 가공하는 단계는,
    드릴 공정을 통하여 상기 제1 절연재 및 상기 제2 절연재를 천공함으로써 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  4. 제2항에 있어서,
    상기 제2 절연재에 상기 회로패턴 및 비아랜드의 모양을 전사하는 단계는,
    상기 제2 절연재를 선택적으로 노광시키는 단계; 및
    현상액을 공급하여 상기 제2 절연재를 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  5. 제4항에 있어서,
    상기 제2 절연재를 선택적으로 노광시키는 단계는,
    상기 제2 절연재에 마스크를 적층하여 상기 제2 절연재의 일부를 노광시킴으로써 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  6. 제2항에 있어서,
    상기 회로패턴 및 비아랜드의 모양과 상기 비아홀 내부에 도전성 물질을 형성하는 단계는,
    무전해 도금을 통하여 상기 제1 절연재, 상기 제2 절연재 및 상기 비아홀 내벽에 시드층을 형성하는 단계;
    전해 도금을 통하여 상기 시드층에 도전성 물질을 형성하는 단계; 및
    상기 제2 절연재가 노출되도록 상기 도전성 물질을 식각하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  7. 제6항에 있어서,
    상기 도전성 물질을 식각하는 단계는,
    에칭 용액을 공급하여 상기 도전성 물질을 하프에칭함으로써 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  8. 제6항에 있어서,
    상기 도전성 물질을 식각하는 단계는,
    연마 공정을 통하여 상기 도전성 물질의 일부를 제거함으로써 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
KR1020080014405A 2008-02-18 2008-02-18 인쇄회로기판 및 그 제조방법 KR100952483B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080014405A KR100952483B1 (ko) 2008-02-18 2008-02-18 인쇄회로기판 및 그 제조방법
US12/230,101 US8220149B2 (en) 2008-02-18 2008-08-22 Method of manufacturing a printed circuit board
US13/527,040 US20120255769A1 (en) 2008-02-18 2012-06-19 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080014405A KR100952483B1 (ko) 2008-02-18 2008-02-18 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090089062A KR20090089062A (ko) 2009-08-21
KR100952483B1 true KR100952483B1 (ko) 2010-04-13

Family

ID=40954068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080014405A KR100952483B1 (ko) 2008-02-18 2008-02-18 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (2) US8220149B2 (ko)
KR (1) KR100952483B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9161454B2 (en) * 2012-12-24 2015-10-13 Unimicron Technology Corp. Electrical device package structure and method of fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168868A (ja) 2001-12-03 2003-06-13 Nippon Avionics Co Ltd プリント配線板の製造方法
KR20060064309A (ko) * 2004-12-08 2006-06-13 삼성전기주식회사 전도성 액상 감광성 물질을 이용한 다층 인쇄회로기판의제조 방법
KR100774529B1 (ko) 2006-04-10 2007-11-08 (주)인터플렉스 연성인쇄회로기판의 동도금방법
KR100797691B1 (ko) 2005-12-19 2008-01-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
US5266446A (en) * 1990-11-15 1993-11-30 International Business Machines Corporation Method of making a multilayer thin film structure
US5759911A (en) * 1995-08-22 1998-06-02 International Business Machines Corporation Self-aligned metallurgy

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003168868A (ja) 2001-12-03 2003-06-13 Nippon Avionics Co Ltd プリント配線板の製造方法
KR20060064309A (ko) * 2004-12-08 2006-06-13 삼성전기주식회사 전도성 액상 감광성 물질을 이용한 다층 인쇄회로기판의제조 방법
KR100797691B1 (ko) 2005-12-19 2008-01-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100774529B1 (ko) 2006-04-10 2007-11-08 (주)인터플렉스 연성인쇄회로기판의 동도금방법

Also Published As

Publication number Publication date
US20120255769A1 (en) 2012-10-11
US20090205862A1 (en) 2009-08-20
US8220149B2 (en) 2012-07-17
KR20090089062A (ko) 2009-08-21

Similar Documents

Publication Publication Date Title
KR100792352B1 (ko) 패키지 온 패키지의 바텀기판 및 그 제조방법
JP4703680B2 (ja) 埋込型印刷回路基板の製造方法
JP2007142403A (ja) プリント基板及びその製造方法
JP2011249792A (ja) 埋め込み印刷回路基板及びその製造方法
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2011018948A (ja) 多層印刷回路基板及びその製造方法
KR20090096809A (ko) 반도체 부품 내장형 인쇄회로기판 제조 방법
KR100965341B1 (ko) 인쇄회로기판의 제조방법
KR101012403B1 (ko) 인쇄회로기판 및 그 제조방법
JP6674016B2 (ja) 印刷配線板およびその製造方法
CN105530768A (zh) 一种电路板的制作方法及电路板
KR100952483B1 (ko) 인쇄회로기판 및 그 제조방법
JP6798076B2 (ja) エンベデッド基板及びエンベデッド基板の製造方法
KR101167787B1 (ko) 임베디드 인쇄회로기판 및 이의 제조 방법
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
KR101023372B1 (ko) 다중 층구성 인쇄회로기판의 제조방법 및 이에 의한 인쇄회로기판
KR101089923B1 (ko) 인쇄회로기판의 제조방법
JP6725099B2 (ja) プリント回路基板及びその製造方法
KR20170028710A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
JP2008124124A (ja) コア基板の製造方法及び配線基板の製造方法
KR102331487B1 (ko) 서로 다른 재질의 층간 절연층을 포함하는 인쇄회로기판 및 이의 제조 방법
JP5608262B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
JP2015070169A (ja) 配線基板および配線基板製造方法
KR102149797B1 (ko) 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee