JP5652481B2 - 樹脂多層基板およびその製造方法 - Google Patents

樹脂多層基板およびその製造方法 Download PDF

Info

Publication number
JP5652481B2
JP5652481B2 JP2012556872A JP2012556872A JP5652481B2 JP 5652481 B2 JP5652481 B2 JP 5652481B2 JP 2012556872 A JP2012556872 A JP 2012556872A JP 2012556872 A JP2012556872 A JP 2012556872A JP 5652481 B2 JP5652481 B2 JP 5652481B2
Authority
JP
Japan
Prior art keywords
conductor
pattern
via hole
resin
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012556872A
Other languages
English (en)
Other versions
JPWO2012108381A1 (ja
Inventor
酒井 範夫
範夫 酒井
喜人 大坪
喜人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012556872A priority Critical patent/JP5652481B2/ja
Publication of JPWO2012108381A1 publication Critical patent/JPWO2012108381A1/ja
Application granted granted Critical
Publication of JP5652481B2 publication Critical patent/JP5652481B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709Staggered pads, lands or terminals; Parallel conductors in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Description

本発明は、樹脂多層基板およびその製造方法に関するものである。
樹脂フィルムと導体パターンとが交互に積層されることによって形成された受動素子内蔵基板の一例が特開2003−332749号公報(特許文献1)に記載されている。この文献によれば、樹脂フィルムの一方の表面に導体パターンが形成され、さらに樹脂フィルムを貫通するようにビアホールが形成されている。ただし、いずれのビアホールも導体パターンによって一方の端が完全に塞がれた形となっている。この状態でビアホールに導体ペーストが充填され、この導体ペーストが硬化することによってビア導体が形成される。その後に、このように作製された複数の樹脂フィルムが積層され、熱融着されることによって一体化し、多層基板が形成されている。
特開2003−332749号公報
特許文献1に記載されているように、ビア導体と接続される導体パターンは、ビア導体より大きいパッド部として形成される。パッド部がビア導体より大きく形成されるのは、ビア導体と導体パターンとの間の電気的接続を確実にするためである。
導体ペーストをビアホールに充填する際には、ビアホール内に導体ペーストを充填したかのように見えても、その後に導体ペーストが硬化する際には収縮が生じるので、図18に示すように、ビアホール6内のビア導体3の上面が凹んだ状態となって仕上がるという現象が見受けられる。ただし、ここでいう「上面」とは絶対的な上下における上面ではなく、貫通孔としてのビアホール6の内径が広くなっている側の面という程度の意味である。たとえばビアホール6形成のためにレーザ照射を用いた場合、ビアホール6は、レーザ光が入射した側の内径が大きくなったテーパ状の貫通孔となる。
ビア導体3の上面に凹みが生じると、その後の積層の際にこのビア導体上面と他の導体との間の電気的な接続が十分にされなくなるおそれがある。たとえば図19に示すように、ビア導体3の凹みと金属箔4とが対向する部分、あるいは、ビア導体3の凹み同士が対向する部分において、空隙が生じやすく、その結果、電気的接続の不良が生じ得る。
ビア導体の上面が凹むという現象を防ぐためには予め十分な量の導体ペーストをビアホール内に充填することが必要である。そのためには、真空印刷法によって導体ペーストを供給することが考えられる。「真空印刷法」とは、真空環境下で印刷をするという方法である。しかし、真空中で印刷をするための設備は高価であるので、この方法は採用しにくい。
予め十分な量の導体ペーストをビアホール内に充填するための他の方法としては、充填の際にビアホールの一方の側から導体ペーストを吸引することが考えられる。しかし、ビアホールの一方の端が導体パターンによって完全に塞がれている状態では、導体パターンに遮られてビアホール内の導体ペーストを十分に吸引することができなかった。
そこで、本発明は、ビア導体と他の導体との間の電気的接続をより確実にすることができる樹脂多層基板およびその製造方法を提供することを目的とする。
上記目的を達成するため、本発明に基づく樹脂多層基板は、それぞれ主表面を有し互いに積層された複数の樹脂層と、上記主表面の一部を覆うように配置された導体パターンとを備える。上記複数の樹脂層の各々を厚み方向に貫通するようにビア導体が形成されている。上記ビア導体と上記導体パターンとは、上記ビア導体が上記主表面に露出する領域である1つのビア導体露出領域において、上記導体パターンが上記ビア導体露出領域を部分的にのみ覆うことによって電気的に接続されている。上記ビア導体は、上記ビア導体露出領域のうち少なくとも上記導体パターンに覆われない領域を通じて、厚み方向に隣接する他の導体と電気的に接続されている。この構成を採用することにより、導体パターンがビア導体露出領域を部分的にのみ覆う状態となっており、ビア導体は、ビア導体露出領域のうち導体パターンに覆われない領域を通じて、厚み方向に隣接する他の導体と電気的に接続されている。すなわち、ビア導体と他の導体とは、互いに直接当接して電気的に接続されている。したがって、電気的接続をより確実にすることができ、信頼性の高い製品とすることができる。
上記構成において好ましくは、上記導体パターンは金属箔からなる。この構成を採用することにより、薄膜でより微細な導体パターンを形成することができ、小型で高性能な製品とすることができる。
上記構成において好ましくは、上記導体パターンは配線であり、上記ビア導体と上記導体パターンとが電気的に接続されている箇所では、上記ビア導体露出領域の径が上記配線の幅より大きい。この構成を採用することにより、配線の構造を利用してビア導体露出領域の一部に導体パターンに覆われない領域を形成することができるので、ビア導体と厚み方向に隣接する他の導体との電気的接続をより確実にすることができ、信頼性の高い製品とすることができる。
上記構成において好ましくは、上記ビア導体と上記導体パターンとが電気的に接続されている箇所では、上記配線が上記ビア導体露出領域を横断している。この構成を採用することにより、この構成を採用することにより、配線の途中の位置にビア導体が位置する場合であっても、ビア導体露出領域の一部に導体パターンに覆われない領域を形成することができるので、ビア導体と厚み方向に隣接する他の導体との電気的接続をより確実にすることができ、信頼性の高い製品とすることができる。
上記構成において好ましくは、上記ビア導体露出領域において、複数の上記導体パターンが1つの上記ビア導体露出領域を部分的にのみ覆うことによって、上記ビア導体と上記複数の上記導体パターンとが電気的に接続されている。この構成を採用することにより、1つのビア導体と複数の導体パターンとの間の電気的接続を図りつつ、ビア導体と厚み方向に隣接する他の導体との電気的接続をより確実にすることができ、信頼性の高い製品とすることができる。
上記目的を達成するため、本発明に基づく樹脂多層基板の製造方法は、樹脂層の主表面に導体膜が形成されたものに対して、上記導体膜は残して上記樹脂層を厚み方向に貫通するようにビアホールを形成する工程と、上記ビアホールが上記主表面に露出する領域であるビアホール開口領域において、上記導体膜が上記ビアホール開口領域を部分的にのみ覆うように、上記導体膜をパターニングして導体パターンを形成する工程と、上記導体パターンが形成された上記樹脂層の上記ビアホールに導体を充填する工程と、上記導体を充填する工程を終えた上記樹脂層を、上記ビアホールに充填された上記導体が上記導体パターンを介さずに他の導体と互いに対向する領域が生じるように、積み重ねる工程と、上記積み重ねる工程によって得られた積層体を圧着する工程とを含む。この方法を採用することにより、ビア導体と他の導体との間の電気的接続をより確実にすることができ、信頼性の高い製品を得ることができる。
上記方法において好ましくは、上記導体を充填する工程の後に、上記樹脂層の上記導体パターンが配置されている側から上記ビアホール内に配置された上記導体を吸引する工程を含む。この方法を採用することにより、吸引する工程によって、ビアホール内に十分な量の導体をより確実に充填することができ、硬化後のビア導体の上面に凹みが生じる現象を予防することができる。したがって、ビア導体と他の導体との間の電気的な接続をより確実にすることができ、得られる樹脂多層基板はさらに信頼性の高いものとすることができる。
上記方法において好ましくは、上記導体パターンは金属箔からなる。この方法を採用することにより、薄膜でより微細な導体パターンを形成することができ、小型で高性能な製品を得ることができる。
本発明に基づく実施の形態1における樹脂多層基板の断面図である。 本発明に基づく実施の形態1における樹脂多層基板が備え得る金属箔とビア導体露出領域との幾何学的関係の第1の例の平面図である。 本発明に基づく実施の形態1における樹脂多層基板が備え得る金属箔とビア導体露出領域との幾何学的関係の第2の例の平面図である。 本発明に基づく実施の形態1における樹脂多層基板が備え得る金属箔とビア導体露出領域との幾何学的関係の第3の例の平面図である。 本発明に基づく実施の形態1における樹脂多層基板が備え得る金属箔とビア導体露出領域との幾何学的関係の第4の例の平面図である。 本発明に基づく実施の形態1における樹脂多層基板が備え得る金属箔とビア導体露出領域との幾何学的関係の第5の例の平面図である。 本発明に基づく実施の形態1における樹脂多層基板が備え得る金属箔とビア導体露出領域との幾何学的関係の第6の例の平面図である。 本発明に基づく実施の形態1における樹脂多層基板が備え得る金属箔とビア導体露出領域との幾何学的関係の第7の例の平面図である。 本発明に基づく実施の形態1における樹脂多層基板が備え得る金属箔とビア導体露出領域との幾何学的関係の第8の例の平面図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第1の工程の説明図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第2の工程の説明図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第3の工程の説明図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第4の工程の説明図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第5の工程の説明図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第6の工程の説明図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法の第7の工程の説明図である。 本発明に基づく実施の形態2における樹脂多層基板の製造方法のフローチャートである。 従来技術に基づく樹脂多層基板の製造方法においてビアホール内のビア導体の上面が凹んだ状態の断面図である。 従来技術に基づく樹脂多層基板において内部に空隙が生じた状態の断面図である。
(実施の形態1)
図1を参照して、本発明に基づく実施の形態1における樹脂多層基板1について説明する。本実施の形態における樹脂多層基板1は、それぞれ主表面2aを有し互いに積層された複数の樹脂層2と、主表面2aの一部を覆うように配置された金属箔4とを備える。複数の樹脂層2の各々を厚み方向に貫通するようにビア導体3が形成されている。ビア導体3と金属箔4とは、ビア導体3が主表面2aに露出する領域である1つのビア導体露出領域5において、金属箔4がビア導体露出領域5を部分的にのみ覆うことによって電気的に接続されている。ビア導体3は、ビア導体露出領域5のうち少なくとも金属箔4に覆われない領域を通じて、厚み方向に隣接する他の導体と電気的に接続されている。
図1に示した例では、上から2番目の樹脂層2に注目した場合、この樹脂層2に配置されたビア導体3は、ビア導体露出領域5のうち少なくとも金属箔4に覆われない領域を通じて、厚み方向に隣接する「他の導体」としてのビア導体10と電気的に接続されている。
なお、「他の導体」とは、樹脂層2に隣接する樹脂層に形成されるビア導体10や、樹脂層2と隣接する樹脂層との界面に配置される配線(図示せず)を意味するものである。
なお、樹脂層2は熱可塑性樹脂の層であってよい。樹脂層2は、たとえば液晶ポリマー(LCP)や、ポリエーテルエーテルケトン(PEEK)の層であってもよい。金属箔4は銅箔であってよい。金属箔4は、Cu層と他の金属層とを組み合わせた多層構造であってもよい。
なお、樹脂多層基板1が「複数の樹脂層2」を備えているという場合、樹脂多層基板1に含まれるすべての樹脂層が「樹脂層2」に該当するとは限らない。図1に示した樹脂多層基板1が複数の樹脂層2の他に樹脂層9を備えていることに例示されるように、樹脂多層基板1は「複数の樹脂層2」の他に「樹脂層2」に該当しない樹脂層を含んでいてもよい。樹脂多層基板1の中に「複数の樹脂層2」とみなせる複数の樹脂層が含まれていれば足りる。したがって、たとえば樹脂多層基板1には厚み方向に貫通するビア導体3が形成されていない樹脂層が含まれていてもよい。
本実施の形態における樹脂多層基板1では、金属箔4がビア導体露出領域5を部分的にのみ覆う状態となっており、ビア導体3は、ビア導体露出領域5のうち少なくとも金属箔4に覆われない領域を通じて、厚み方向に隣接する他の導体と電気的に接続されている。すなわち、ビア導体3と前記他の導体とは、互いに直接当接して電気的に接続されている部分を備える。ビア導体と金属箔とは異種材料であるので、これらの間の接続は不安定であるが、ビア導体と前記他の導体とはともに導体ペーストで形成されているため、これらの間の接続性は優れている。したがって、電気的接続をより確実にすることができ、信頼性の高い製品とすることができる。また、この構造であれば、ビアホールの底が金属箔4で完全に塞がれているわけではないので、各樹脂層においてビアホールに導体ペーストを充填した際に、必要に応じて底の側から吸引することもできる。したがって、ビアホール内に十分な量の導体ペーストを充填することができ、ビア導体の上面が凹むという現象が発生する確率を低減することができる。その結果、ビア導体上面と他の導体との間の電気的接続をより確実にすることができる。
なお、本実施の形態においてより詳細にいえば、樹脂多層基板1は、いずれかの層において図2に示すような構成を備えていてもよい。図2はある樹脂層の主表面2aにおける金属箔4とビア導体露出領域5との幾何学的関係を平面図で示したものである。すなわち、金属箔4は配線であり、ビア導体3と金属箔4とが電気的に接続されている箇所では、ビア導体露出領域5の径が前記配線の幅より大きい構成であってもよい。
あるいは、樹脂多層基板1は、図3に示すような構成を備えていてもよい。すなわち、ビア導体3と金属箔4とが電気的に接続されている箇所では、前記配線がビア導体露出領域5を横断していてもよい。
あるいは、樹脂多層基板1は、図4に示す構成であってもよい。すなわち、ビア導体露出領域5において、複数の金属箔4a,4bが1つのビア導体露出領域5を部分的にのみ覆うことによって、ビア導体3と複数の金属箔4とが電気的に接続されていてもよい。図4では、同一直線上にある2つの金属箔4a,4bが配置された例を示したが、たとえば図5、図6に示すように同一直線上にない配置であってもよい。図7に示すように1つのビア導体露出領域5に3以上の金属箔4が重なっていてもよい。図7では3つの金属箔4a,4b,4cが示されている。1つのビア導体露出領域5に注目したときにいずれの金属箔にも覆われない領域が残っていればよい。
なお、本実施の形態では、金属箔4の幅がビア導体露出領域5の径より小さな例を示して説明してきたが、そのような構成に限られない。金属箔4の幅の方がビア導体露出領域5の径より大きくてもよく、たとえば図8、図9に示すような配置であってもよい。1つのビア導体露出領域5に注目したときに、ビア導体露出領域5の一部が金属箔4に覆われ、他の一部はいずれの金属箔にも覆われない状態であればよい。
(実施の形態2)
図10〜図17を参照して、本発明に基づく実施の形態2における樹脂多層基板の製造方法について説明する。
まず、図10に示すように、金属箔付きシート31を用意する。金属箔付きシート31は、たとえば250℃以上の融点を持つ熱可塑性樹脂からなる絶縁層である樹脂層2の主表面2aに金属箔40が張られたものである。250℃以上の融点を持つ熱可塑性樹脂の例としては、たとえば液晶ポリマー(LCP)や、ポリエーテルエーテルケトン(PEEK)などが挙げられる。金属箔40はたとえば銅箔であってよい。この時点では金属箔40は主表面2aの全面を覆っていてよい。金属箔付きシート31としては、市販されているものを使用してよい。
図11に示すように、レーザ加工により、樹脂層2の所定の位置にビアホール6を形成する。このレーザ加工は、金属箔40が形成されていない側の面からレーザ光を照射して行なう。このレーザ加工によって、金属箔40の裏面に達するように貫通孔としてのビアホール6を形成する。この時点では、金属箔40はまだパターニングされていない。
図12に示すように、金属箔40上にレジストパターン7を形成する。レジストパターン7の形成方法は印刷であってもよい。ただし、レジストパターン7は、ビアホール6の主表面2a側の開口領域(以下、「ビアホール開口領域」という。)を部分的にのみ覆うように配置する。実際には、主表面2a側ではビアホール6の開口領域は金属箔40に完全に覆われて隠れているが、レジストパターン7の配置を設計する上では、金属箔40の存在は無視してよい。レジストパターン7と、金属箔40の下に隠れたビアホール開口領域との幾何学的位置関係を考えたときに、レジストパターン7がビアホール開口領域を部分的に覆うようになっていればよい。
レジストパターン7をマスクとしてエッチングを行なう。その結果、図13に示すように、所望のパターンの金属箔4を形成する。金属箔4は金属箔40の一部を以ってそれぞれ形成されたものである。レジストパターン7を除去して図14に示す構造を得る。金属箔4は、ビアホール開口領域を部分的にのみ覆うように形成される。
なお、金属箔4を形成するにあたっては、レジストパターンをマスクとしてエッチングする方法の他に、予めパターン化した金属箔を所定位置に張り付ける方法を採用してもよい。
ここでは、レーザ加工によるビアホール6の形成を先に行なってから金属箔のパターニングを行なったが、その代わりに、金属箔のパターニングを行なってから、レーザ加工によるビアホール6の形成を行なってもよい。
図15に示すように、各樹脂層2のビアホール6に対して、導体8としての導電性ペーストを充填する。導電性ペーストは、Ag粒子を主成分とするものであってよい。導体8は、ビアホール6に充填することができるものであれば、導電性ペースト以外のものであってもよい。
図16に示すように、各樹脂層2を所定の順に積層し、積層体とする。図16に示すように、異なるパターンを有する樹脂層2を混在させて積層してよい。また、一部の樹脂層2は故意に表裏逆として積層してもよい。積層した後に最外層となる面には、別途、何らかの金属箔を配置するようにしてよい。
この積層体に真空プレスを施すことによって、積層体を圧着する。圧着の際には、導体8としての導電性ペースト中の金属粒子の融点よりも低い温度であって、かつ、樹脂層2の材料である熱可塑性樹脂が可塑性を示すが溶融はしない温度とする。金属粒子はこの場合、たとえばAg粒子であるので、圧着温度はたとえば250℃〜350℃であってよい。圧着温度は、金属箔4の材料が溶融しない温度である。圧着については、全ての樹脂層2を積み重ねてから一括して圧着させてもよく、新たな1層を積み重ねるごとに圧着する作業を繰り返してもよい。1層積み重ねるごとに圧着するのではなく、新たな所定枚数の樹脂層2を積み重ねるごとに圧着する作業を繰り返してもよい。
このように積層および圧着の工程を経て、樹脂層2同士の間の圧着による接合が完了し、全体が完全に一体化する。導体8はビア導体3となり、ビア導体3と金属箔4とは電気的に接合される。
本実施の形態における樹脂多層基板の製造方法のフローチャートを図17に示す。本実施の形態における樹脂多層基板の製造方法は、樹脂層の主表面に金属箔が形成されたものに対して、前記金属箔は残して前記樹脂層を厚み方向に貫通するようにビアホールを形成する工程S1と、前記ビアホールが前記主表面に露出する領域であるビアホール開口領域において、前記金属箔が前記ビアホール開口領域を部分的にのみ覆うように、前記金属箔をパターニングする工程S2と、前記金属箔をパターニングする工程を終えた前記樹脂層の前記ビアホールに導体を充填する工程S3と、前記導体を充填する工程を終えた前記樹脂層を、前記ビアホールに充填された前記導体が前記金属箔を介さずに他の導体と互いに対向する領域が生じるように、積み重ねる工程S4と、前記積み重ねる工程によって得られた積層体を圧着する工程S5とを含む。
ビアホール開口領域は、ビアホールに導体が充填されることにより、最終的に図1に示したビア導体露出領域5となる。
本実施の形態における樹脂多層基板の製造方法によれば、得られる製品は、金属箔4がビア導体露出領域5を部分的にのみ覆う状態となっており、ビア導体3は、ビア導体露出領域5のうち少なくとも金属箔4に覆われない領域を通じて、厚み方向に隣接する他の導体と電気的に接続されている。すなわち、ビア導体3と他の導体とは金属箔4を介さずに互いに直接当接して電気的に接続される部分を備える構造となる。ビア導体と金属箔とは異種材料であるので、これらの間の接続は不安定であるが、ビア導体と前記他の導体とはともに導体ペーストで形成されているため、これらの間の接続性は優れている。したがって、この製造方法によれば、電気的接続をより確実にすることができ、信頼性の高い製品を得ることができる。
なお、ビアホールに導体を充填する工程S3においては、単に導体をビアホールに向けて供給するだけでなく、図15における上側から吸引することが好ましい。すなわち、本実施の形態における樹脂多層基板の製造方法は、前記導体を充填する工程S3の後に、前記樹脂層の前記金属箔が配置されている側から前記ビアホール内に配置された前記導体を吸引する工程S6を含むことが好ましい。各樹脂層2において、導体の吸引を効果的に行なうためには、吸引する工程S6は、図17に示したフローチャートにおいては、充填する工程S3と積み重ねる工程S4との間に行なわれることが好ましい。
本実施の形態における樹脂多層基板の製造方法において、吸引する工程S6を行なうこととすれば、ビアホール開口領域のうち、金属箔4に覆われていない部分を通じてビアホール6内の導体8が吸引する側に引き寄せられるので、ビアホール6内に残る空隙をなくすことができ、ビアホール6内に十分な量の導体8をより確実に充填することができる。その結果、硬化後のビア導体の上面に凹みが生じる現象(図18参照)を予防することができ、ビア導体上面と他の導体との間の電気的な接続をより確実にすることができる。したがって、得られる樹脂多層基板はさらに信頼性の高いものとすることができる。
なお、樹脂層2の材料としては、上述したものの他に、ポリイミド、ポリフェニレンサルファイド(PPS)であってもよい。樹脂層2の材料は、熱可塑性樹脂に限らず、熱硬化性樹脂であってもよい。導体8の材料は、上述したものの他に、銅、銀、アルミニウム、ステンレス、ニッケル、金などの金属、あるいは、これらの金属を含む合金などの導電性材料に基づく導電性ペーストであってもよい。
なお、上記各実施の形態では、導体パターンとして金属箔を用いる例を前提に説明したが、導体パターンは金属箔に限られない。導体パターンは、たとえば導電性ペーストを樹脂層の表面に塗布して形成されたものであってもよい。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
本発明は、樹脂多層基板およびその製造方法に利用することができる。
1 樹脂多層基板、2 樹脂層、2a 主表面、3 ビア導体、4,4a,4b,4c 金属箔、5 ビア導体露出領域、6 ビアホール、7 レジストパターン、8 導体、9 樹脂層、10 (他の導体としての)ビア導体、31 金属箔付きシート、40 金属箔。

Claims (6)

  1. それぞれ主表面を有し互いに積層された複数の樹脂層(2)と、
    前記主表面(2a)の一部を覆うように配置された導体パターンとを備え、
    前記複数の樹脂層の各々を厚み方向に貫通するようにビア導体(3)が形成されており、
    前記ビア導体と前記導体パターンとは、前記ビア導体が前記主表面に露出する領域である1つのビア導体露出領域(5)において、前記導体パターンが前記ビア導体露出領域を部分的にのみ覆うことによって電気的に接続されており、
    前記ビア導体は、前記ビア導体露出領域のうち少なくとも前記導体パターンに覆われない領域を通じて、厚み方向に隣接する他の導体と電気的に接続されており、
    前記導体パターンは線状の配線であり、
    前記ビア導体と前記導体パターンとが電気的に接続されている箇所では、前記ビア導体露出領域の径が前記配線の幅より大きく、
    前記ビア導体露出領域において、複数の前記導体パターンが1つの前記ビア導体露出領域を部分的にのみ覆うことによって、前記ビア導体と前記複数の前記導体パターンとが電気的に接続されている、樹脂多層基板。
  2. 前記導体パターンは金属箔(4)からなる、請求項1に記載の樹脂多層基板。
  3. 前記ビア導体と前記導体パターンとが電気的に接続されている箇所では、前記配線が前記ビア導体露出領域を横断している、請求項1に記載の樹脂多層基板。
  4. 樹脂層(2)の主表面(2a)に導体膜が形成されたものに対して、前記導体膜は残して前記樹脂層を厚み方向に貫通するようにビアホール(6)を形成する工程と、
    前記ビアホールが前記主表面に露出する領域であるビアホール開口領域において、前記導体膜が前記ビアホール開口領域を部分的にのみ覆うように、前記導体膜をパターニングして導体パターンを形成する工程と、
    前記導体パターンが形成された前記樹脂層の前記ビアホールに導体を充填する工程と、
    前記導体を充填する工程を終えた前記樹脂層を、前記ビアホールに充填された前記導体が前記導体パターンを介さずに他の導体と互いに対向する領域が生じるように、積み重ねる工程と、
    前記積み重ねる工程によって得られた積層体を圧着する工程とを含み、
    前記導体パターンは線状の配線であり、
    前記ビアホールに充填された前記導体と前記導体パターンとが接する箇所では、前記ビアホール開口領域の径が前記配線の幅より大きく、
    前記ビアホールに充填された導体をビア導体と呼び、前記ビア導体が前記主表面に露出する領域をビア導体露出領域と呼ぶこととすると、
    前記ビア導体露出領域において、複数の前記導体パターンが1つの前記ビア導体露出領域を部分的にのみ覆うことによって、前記ビア導体と前記複数の前記導体パターンとが電気的に接続されている、樹脂多層基板の製造方法。
  5. 前記導体を充填する工程の後に、前記樹脂層の前記導体パターンが配置されている側から前記ビアホール内に配置された前記導体を吸引する工程を含む、請求項に記載の樹脂多層基板の製造方法。
  6. 前記導体パターンは金属箔(4)からなる、請求項またはに記載の樹脂多層基板の製造方法。
JP2012556872A 2011-02-08 2012-02-06 樹脂多層基板およびその製造方法 Active JP5652481B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012556872A JP5652481B2 (ja) 2011-02-08 2012-02-06 樹脂多層基板およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011025162 2011-02-08
JP2011025162 2011-02-08
JP2012556872A JP5652481B2 (ja) 2011-02-08 2012-02-06 樹脂多層基板およびその製造方法
PCT/JP2012/052611 WO2012108381A1 (ja) 2011-02-08 2012-02-06 樹脂多層基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2012108381A1 JPWO2012108381A1 (ja) 2014-07-03
JP5652481B2 true JP5652481B2 (ja) 2015-01-14

Family

ID=46638596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012556872A Active JP5652481B2 (ja) 2011-02-08 2012-02-06 樹脂多層基板およびその製造方法

Country Status (3)

Country Link
JP (1) JP5652481B2 (ja)
CN (1) CN103329637B (ja)
WO (1) WO2012108381A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5994825B2 (ja) * 2014-08-06 2016-09-21 大日本印刷株式会社 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
CN109156082B (zh) * 2016-05-18 2021-02-09 株式会社村田制作所 多层基板以及多层基板的制造方法
CN115088394A (zh) * 2019-12-04 2022-09-20 Lg伊诺特有限公司 印刷电路板
WO2022244335A1 (ja) * 2021-05-21 2022-11-24 株式会社村田製作所 電子部品及びその製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214497A (ja) * 1985-03-18 1986-09-24 シャープ株式会社 プリント配線板の製造方法
JPH1084186A (ja) * 1996-09-06 1998-03-31 Matsushita Electric Ind Co Ltd 配線基板の製造方法並びに配線基板
JPH1093242A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 印刷配線基板
JP2001177243A (ja) * 1999-12-14 2001-06-29 Nitto Denko Corp 多層配線基板
JP2001203460A (ja) * 1999-11-11 2001-07-27 Shinko Electric Ind Co Ltd 多層配線基板と半導体装置
JP2002016334A (ja) * 2000-06-30 2002-01-18 Hitachi Aic Inc プリント配線板およびその製造方法
JP2004193278A (ja) * 2002-12-10 2004-07-08 Fujikura Ltd 多層配線基板、多層配線基板用基材およびその製造方法
JP2004273575A (ja) * 2003-03-05 2004-09-30 Sony Corp 多層プリント配線基板及びその製造方法
JP2005167094A (ja) * 2003-12-04 2005-06-23 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
JP2008270385A (ja) * 2007-04-18 2008-11-06 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法とこれに用いるプリント配線板用ビアペースト
JP2009081305A (ja) * 2007-09-26 2009-04-16 Tdk Corp 基板用ワークの貫通孔充填方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200505304A (en) * 2003-05-20 2005-02-01 Matsushita Electric Ind Co Ltd Multilayer circuit board and method for manufacturing the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214497A (ja) * 1985-03-18 1986-09-24 シャープ株式会社 プリント配線板の製造方法
JPH1084186A (ja) * 1996-09-06 1998-03-31 Matsushita Electric Ind Co Ltd 配線基板の製造方法並びに配線基板
JPH1093242A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 印刷配線基板
JP2001203460A (ja) * 1999-11-11 2001-07-27 Shinko Electric Ind Co Ltd 多層配線基板と半導体装置
JP2001177243A (ja) * 1999-12-14 2001-06-29 Nitto Denko Corp 多層配線基板
JP2002016334A (ja) * 2000-06-30 2002-01-18 Hitachi Aic Inc プリント配線板およびその製造方法
JP2004193278A (ja) * 2002-12-10 2004-07-08 Fujikura Ltd 多層配線基板、多層配線基板用基材およびその製造方法
JP2004273575A (ja) * 2003-03-05 2004-09-30 Sony Corp 多層プリント配線基板及びその製造方法
JP2005167094A (ja) * 2003-12-04 2005-06-23 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
JP2008270385A (ja) * 2007-04-18 2008-11-06 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法とこれに用いるプリント配線板用ビアペースト
JP2009081305A (ja) * 2007-09-26 2009-04-16 Tdk Corp 基板用ワークの貫通孔充填方法

Also Published As

Publication number Publication date
CN103329637A (zh) 2013-09-25
WO2012108381A1 (ja) 2012-08-16
JPWO2012108381A1 (ja) 2014-07-03
CN103329637B (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
JP5610064B2 (ja) 部品内蔵樹脂基板およびその製造方法
JP5743038B2 (ja) 樹脂多層基板およびその製造方法
JP5757376B1 (ja) 多層基板の製造方法、多層基板および電磁石
JP2014107552A (ja) 多層回路基板及びその製作方法
JP5652481B2 (ja) 樹脂多層基板およびその製造方法
JP5962184B2 (ja) 樹脂多層基板
JP2011249745A (ja) 多層基板
JP6519714B2 (ja) 樹脂多層基板、伝送線路、モジュールおよびモジュールの製造方法
JP6696996B2 (ja) 樹脂多層基板およびその製造方法
JP2012195423A (ja) 多層配線板の製造方法および多層アンテナ
WO2018163859A1 (ja) 多層基板、電子機器および多層基板の製造方法
JP6729754B2 (ja) 樹脂多層基板の製造方法
JP2014107498A (ja) 部品内蔵樹脂多層基板およびその製造方法
JP5516830B2 (ja) 部品内蔵樹脂基板
JP6323047B2 (ja) 樹脂多層基板およびその製造方法
JP2011228471A (ja) 多層基板とその製造方法
WO2013002035A1 (ja) 部品内蔵基板
JP5585035B2 (ja) 回路基板の製造方法
JP4978709B2 (ja) 電子部品内蔵配線基板
WO2016039139A1 (ja) 樹脂多層基板
JP2014222686A (ja) 樹脂多層基板
JP5556984B2 (ja) 多層配線基板およびその製造方法
WO2012124673A1 (ja) 部品内蔵基板
JP5333634B2 (ja) 多層基板の製造方法
JP5949978B2 (ja) 電子部品内蔵配線基板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140905

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141103

R150 Certificate of patent or registration of utility model

Ref document number: 5652481

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150