CN103329637B - 树脂多层基板及其制造方法 - Google Patents

树脂多层基板及其制造方法 Download PDF

Info

Publication number
CN103329637B
CN103329637B CN201280006337.2A CN201280006337A CN103329637B CN 103329637 B CN103329637 B CN 103329637B CN 201280006337 A CN201280006337 A CN 201280006337A CN 103329637 B CN103329637 B CN 103329637B
Authority
CN
China
Prior art keywords
via hole
conductor
hole conductor
conductive pattern
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280006337.2A
Other languages
English (en)
Other versions
CN103329637A (zh
Inventor
酒井范夫
大坪喜人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN103329637A publication Critical patent/CN103329637A/zh
Application granted granted Critical
Publication of CN103329637B publication Critical patent/CN103329637B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709Staggered pads, lands or terminals; Parallel conductors in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

树脂多层基板(1)包括:各自具有主表面(2a)且互相层叠的多个树脂层(2)、以及被配置成覆盖主表面(2a)的一部分的金属箔(4)。以在厚度方向上分别贯通多个树脂层(2)的方式形成有过孔导体(3)。通过在过孔导体(3)露出于主表面(2a)的区域即一个过孔导体露出区域(5)中、使金属箔(4)仅覆盖过孔导体露出区域(5)的一部分,从而使过孔导体(3)与金属箔(4)电连接。过孔导体(3)至少穿过过孔导体露出区域(5)中的、未被金属箔(4)覆盖的区域,从而与作为在厚度方向上相邻的其它导体的过孔导体(10)电连接。

Description

树脂多层基板及其制造方法
技术领域
本发明涉及一种树脂多层基板及其制造方法。
背景技术
日本专利特开2003-332749号公报(专利文献1)中记载了一个通过交替地对树脂薄膜与导体图案进行层叠而得以形成的无源元件内置基板的示例。根据该文献,在树脂薄膜的一个表面上形成有导体图案,并且还形成有贯通树脂薄膜的过孔。其中,所有过孔均呈现为一端完全被导体图案填塞的形状。在该状态下将导体糊料填充于过孔中,并使该导体糊料固化,由此过孔导体得以形成。之后,对由此制成的多片树脂薄膜进行层叠,并进行热熔接,使其一体化,由此,多层基板得以形成。
现有技术文献
专利文献
专利文献1:日本专利特开2003-332749号公报
发明内容
发明所要解决的技术问题
如专利文献1所记载的那样,由与过孔导体相连的导体图案形成比过孔导体要大的衬垫部。使衬垫部形成得比过孔导体要大是为了可靠地使过孔导体与导体图案之间进行电连接。
在将导体糊料填充至过孔中时,即使看上去导体糊料已填充于过孔内,但是由于随后导体糊料发生固化时将收缩,因此如图18所示,将会产生过孔6内的过孔导体3的上表面变成凹陷状态的现象。其中,这里所说的“上表面”并非绝对性的上下表面的上表面,而表示作为贯通孔的过孔6的内径变大的一侧的表面。例如,在为形成过孔6而使用激光照射时,过孔6是有激光入射的一侧的内径变大的呈锥形的贯通孔。
在过孔导体3的上表面产生凹陷的情况下,在随后进行层叠时,该过孔导体上表面与其它导体之间的电连接可能不够充分。例如,如图19所示,在过孔导体3的凹陷与金属箔4相对的部分、或过孔导体3的凹陷彼此相对的部分,容易产生空隙,其结果是,可能产生电连接不良的情况。
为了防止过孔导体的上表面发生凹陷这一现象,需要预先将足够量的导体糊料填充到过孔内。为此,考虑利用真空印刷法来提供导体糊料。所谓的“真空印刷法”是在真空环境下进行印刷的方法。然而,用于在真空中进行印刷的设备较为昂贵,因此难以采用该方法。
作为用于预先将足够量的导体糊料填充至过孔内的其它方法,考虑在填充时、从过孔一侧吸引导体糊料的方法。然而,过孔的一端在完全被导体图案填塞的状态下,被导体图案挡住,使得无法充分地吸引过孔内的导体糊料。
因此,本发明的目的在于,提供一种能可靠地使过孔导体与其它导体间进行电连接的树脂多层基板及其制造方法。
解决技术问题所采用的技术方案
为了达成所述目的,基于本发明的树脂多层基板包括:各自具有主表面且互相层叠的多个树脂层、以及被配置成覆盖所述主表面的一部分的导体图案。以在厚度方向上分别贯通所述多个树脂层的方式形成有过孔导体。通过在所述过孔导体露出于所述主表面的区域即一个过孔导体露出区域中、使所述导体图案仅覆盖所述过孔导体露出区域的一部分,从而使所述过孔导体与所述导体图案电连接。所述过孔导体至少穿过所述过孔导体露出区域中的、未被所述导体图案覆盖的区域,从而与在厚度方向上相邻的其它导体电连接。通过采用该结构,从而使导体图案处于仅覆盖过孔导体露出区域的一部分的状态,而过孔导体至少穿过过孔导体露出区域中的、未被导体图案覆盖的区域,从而与在厚度方向上相邻的其它导体电连接。即,过孔导体与其它导体直接相抵接,并电连接。因此,能够进行可靠的电连接,从而生产出可靠性较高的产品。
在所述结构中,优选为,所述导体图案由金属箔构成。通过采用该结构,能够在薄膜上形成更为精细的导体图案,从而生产出小型且高性能的产品。
在所述结构中,优选为,所述导体图案是布线,在所述过孔导体与所述导体图案进行电连接的位置,所述过孔导体露出区域的直径大于所述布线的宽度。通过采用该结构,能够利用布线的结构在过孔导体露出区域的一部分形成未被导体图案覆盖的区域,因此能够可靠地使过孔导体与在厚度方向上相邻的其它导体进行电连接,从而生产出可靠性较高的产品。
在所述结构中,优选为,在所述过孔导体与所述导体图案进行电连接的位置,所述布线横向穿过所述过孔导体露出区域。通过采用该结构,即使过孔导体位于布线的中间位置处,也能在过孔导体露出区域的一部分形成不被导体图案覆盖的区域,因此能够可靠地使过孔导体与在厚度方向上相邻的其它导体进行电连接,从而生产出可靠性较高的产品。
在所述结构中,优选为,通过在所述过孔导体露出区域中、使多个所述导体图案仅覆盖一个所述过孔导体露出区域的一部分,从而使所述过孔导体与所述多个所述导体图案电连接。通过采用该结构,能够实现一个过孔导体与多个导体图案间的电连接的同时,还能更可靠地使过孔导体与在厚度方向上相邻的其它导体进行电连接,从而生产出可靠性较高的产品。
为了达成所述目的,基于本发明的树脂多层基板的制造方法包含如下工序:对于在树脂层的主表面上形成导体膜后的部件,形成不贯通所述导体膜而在厚度方向上贯通所述树脂层的过孔的工序;在所述过孔露出于所述主表面的区域即过孔开口区域中,将所述导体膜进行图案化以形成导体图案,使得所述导体膜仅覆盖所述过孔开口区域的一部分的工序;将导体填充于形成有所述导体图案的所述树脂层的所述过孔中的工序;对填充所述导体的工序结束以后的所述树脂层进行层叠,使得填充于所述过孔中的所述导体不隔着所述导体图案地与其它导体彼此相对的区域得以生成的工序;以及对通过所述层叠工序得到的层叠体进行压接的工序。通过采用该方法,能够得到一种能可靠地使过孔导体与其它导体间进行电连接、且可靠性较高的产品。
在所述方法中,优选为,包含在对所述导体进行填充的工序后、从配置有所述树脂层的所述导体图案的一侧对配置在所述过孔内的所述导体进行吸引的工序。通过采用该方法,能够通过吸引的工序,来可靠地向过孔内填充足够量的导体,并能预先防止固化后的过孔导体的上表面产生凹陷的现象。因此,能够更可靠地使过孔导体与其它导体间进行电连接,并使得所得到的树脂多层基板的可靠性更高。
在所述方法中,优选为,所述导体图案由金属箔构成。通过采用该方法,能够在薄膜上形成更为精细的导体图案,从而生产出小型且高性能的产品。
附图说明
图1是基于本发明的实施方式1中的树脂多层基板的剖视图。
图2是基于本发明的实施方式1中的树脂多层基板可具有的金属箔与过孔导体露出区域的几何关系的第1示例的俯视图。
图3是基于本发明的实施方式1中的树脂多层基板可具有的金属箔与过孔导体露出区域的几何关系的第2示例的俯视图。
图4是基于本发明的实施方式1中的树脂多层基板可具有的金属箔与过孔导体露出区域的几何关系的第3示例的俯视图。
图5是基于本发明的实施方式1中的树脂多层基板可具有的金属箔与过孔导体露出区域的几何关系的第4示例的俯视图。
图6是基于本发明的实施方式1中的树脂多层基板可具有的金属箔与过孔导体露出区域的几何关系的第5示例的俯视图。
图7是基于本发明的实施方式1中的树脂多层基板可具有的金属箔与过孔导体露出区域的几何关系的第6示例的俯视图。
图8是基于本发明的实施方式1中的树脂多层基板可具有的金属箔与过孔导体露出区域的几何关系的第7示例的俯视图。
图9是基于本发明的实施方式1中的树脂多层基板可具有的金属箔与过孔导体露出区域的几何关系的第8示例的俯视图。
图10是基于本发明的实施方式2中的树脂多层基板的制造方法的第1工序的说明图。
图11是基于本发明的实施方式2中的树脂多层基板的制造方法的第2工序的说明图。
图12是基于本发明的实施方式2中的树脂多层基板的制造方法的第3工序的说明图。
图13是基于本发明的实施方式2中的树脂多层基板的制造方法的第4工序的说明图。
图14是基于本发明的实施方式2中的树脂多层基板的制造方法的第5工序的说明图。
图15是基于本发明的实施方式2中的树脂多层基板的制造方法的第6工序的说明图。
图16是基于本发明的实施方式2中的树脂多层基板的制造方法的第7工序的说明图。
图17是基于本发明的实施方式2中的树脂多层基板的制造方法的流程图。
图18是在基于现有技术的树脂多层基板的制造方法中、过孔内的过孔导体的上表面处于凹陷状态的剖视图。
图19是在基于现有技术的树脂多层基板中、处于内部产生空隙的状态的剖视图。
实施方式
(实施方式1)
参照图1,对基于本发明的实施方式1中的树脂多层基板1进行说明。本实施方式中的树脂多层基板1包括:各自具有主表面2a且互相层叠的多个树脂层2、以及被配置成覆盖主表面2a的一部分的金属箔4。以在厚度方向上分别贯通多个树脂层2的方式形成有过孔导体3。通过在过孔导体3露出于主表面2a的区域即一个过孔导体露出区域5中、使金属箔4仅覆盖过孔导体露出区域5的一部分,从而使过孔导体3与金属箔4电连接。过孔导体3至少穿过过孔导体露出区域5中的、未被金属箔4覆盖的区域,从而与在厚度方向上相邻的其它导体电连接。
在图1所示的示例中,若观察从上方起的第2层树脂层2,则配置在该树脂层2上的过孔导体3至少穿过过孔导体露出区域5中的、未被金属箔4覆盖的区域,从而与在厚度方向上相邻的作为“其它导体”的过孔导体10进行电连接。
此外,所谓的“其它导体”是指形成在与树脂层2相邻的树脂层上的过孔导体10、或者配置在树脂层2与相邻的树脂层间的界面上的布线(未图示)。
此外,树脂层2可以是由热可塑性树脂制成的层。树脂层2也可以是例如由液晶聚合物(LCP)、聚醚醚酮(PEEK)制成的层。金属箔4可以是铜箔。金属箔4也可以是Cu层与其它金属层相组合后得到的多层结构。
此外,在树脂多层基板1包括“多个树脂层2”的情况下,并非所有包含在树脂多层基板1中的树脂层都属于“树脂层2”。图1示出树脂多层基板1在多个树脂层2之外还包括树脂层9,如该示例所示,树脂多层基板1也可以在“多个树脂层2”之外还包含不属于“树脂层2”的树脂层。树脂多层基板1中只要包含可视作为“多个树脂层2”的多个树脂层即可。因此,例如树脂多层基板1上也可以包含未形成有在厚度方向上贯通的过孔导体3的树脂层。
在本实施方式中的树脂多层基板1中,处于金属箔4仅覆盖过孔导体露出区域5的一部分的状态,过孔导体3至少穿过过孔导体露出区域5中的、未被金属箔4覆盖的区域,从而与在厚度方向上相邻的其它导体电连接。即,过孔导体3与所述其它导体具有直接相抵接、从而电连接的部分。由于过孔导体与金属箔是不同种类的材料,因此其之间的连接不稳定,然而由于均利用导体糊料来形成过孔导体与所述其它导体,因此其之间的连接性能较优。因此,能够进行可靠的电连接,从而生产出可靠性较高的产品。另外,根据该结构,金属箔4未必完全挡住过孔的底部,因此在各树脂层上将导体糊料填充于过孔中时,能够根据需要从底部一侧对导体糊料进行吸引。因此,能够将足够量的导体糊料填充至过孔内,并能够减小过孔导体的上表面发生凹陷的现象的概率。其结果是,能够更可靠地使过孔导体上表面与其它导体之间进行电连接。
此外,若对本实施方式进行详细说明,则树脂多层基板1可以在某一层上具备如图2所示的结构。图2是表示某个树脂层的主表面2a上的金属箔4与过孔导体露出区域5的几何关系的俯视图。即,金属箔4可以是布线,并且,在过孔导体3与金属箔4进行电连接的位置,过孔导体露出区域5的直径大于所述布线的宽度。
或者,树脂多层基板1也可以具备图3所示的结构。即,所述布线可以在过孔导体3与金属箔4进行电连接的位置,横向穿过过孔导体露出区域5。
或者,树脂多层基板1也可以具备图4所示的结构。即,在过孔导体露出区域5中,通过使多个金属箔4a、4b仅覆盖一个过孔导体露出区域5的一部分,从而使过孔导体3与多个金属箔4电连接。图4中,示出了在同一直线上配置有两个金属箔4a、4b的示例,但例如,也可以如图5、图6所示那样,配置成不在同一直线上。如图7所示,一个过孔导体露出区域5上也可以重叠有3个以上的金属箔4。图7中,示出了三个金属箔4a、4b、4c。只要在观察一个过孔导体露出区域5时,留有任何金属箔都不覆盖的区域即可。
此外,在本实施方式中,示出并说明了金属箔4的宽度小于过孔导体露出区域5的直径的示例,但并不局限于该结构。金属箔4的宽度也可以大于过孔导体露出区域5的直径,例如也可以配置成如图8、图9所示那样。只要观察一个过孔导体露出区域5时,过孔导体露出区域5的一部分被金属箔4覆盖,而其它部分为不被任何金属箔覆盖的姿态即可。
(实施方式2)
参照图10~17,对基于本发明的实施方式2中的树脂多层基板的制造方法进行说明。
首先,如图10所示,准备带有金属箔的片材31。带有金属箔的片材31例如是在由具有250℃以上的熔点的热可塑性树脂构成的绝缘层、即树脂层2的主表面2a上贴附有金属箔40的片材。作为具有250℃以上的熔点的热可塑性树脂的示例,例如可以列举出液晶聚合物(LCP)、聚醚醚酮(PEEK)等。金属箔40例如可以是铜箔。此时,金属箔40可以覆盖主表面2a的整个表面。带有金属箔的片材31可以使用市场上有售的片材。
如图11所示,通过激光加工,在树脂层2的规定位置上形成过孔6。该激光加工通过从未形成有金属箔40的一侧的表面照射激光来实现。通过该激光加工,来形成到达金属箔40背面的作为贯通孔的过孔6。此时,金属箔40上还未形成图案。
如图12所示,在金属箔40上形成抗蚀剂图案7。抗蚀剂图案7的形成方法可以是印刷。其中,抗蚀剂图案7被配置成仅覆盖过孔6的主表面2a一侧的开口区域(以下称作“过孔开口区域”)的一部分。实际上,在主表面2a一侧,过孔6的开口区域被金属箔40完全覆盖而隐藏,但在对抗蚀剂图案7的配置进行设计时,可以忽略金属箔40的存在。考虑抗蚀剂图案7、与隐藏在金属箔40下方的过孔开口区域的几何位置关系时,只要使抗蚀剂图案7覆盖过孔开口区域的一部分即可。
将抗蚀剂图案7作为掩模来进行蚀刻。其结果是,如图13所示,形成所希望的金属箔4。金属箔4利用金属箔40的一部分而分别得以形成。通过去除抗蚀剂图案7,来得到图14所示的结构。所形成的金属箔4仅覆盖过孔开口区域的一部分。
此外,在形成金属箔4时,除了采用将抗蚀剂图案作为掩模来进行蚀刻的方法以外,也可以采用将预先形成图案的金属箔贴附到规定位置上的方法。
这里,在先通过激光加工来形成过孔6之后,对金属箔形成图案,也可以取而代之地,在对金属箔形成图案以后,通过激光加工来形成过孔6。
如图15所示,对各树脂层2的过孔6填充作为导体8的导电性糊料。导电性糊料可以以Ag粒子为主要成分。也可以使用导电糊料以外的材料,只要导体8能够填充于过孔6中即可。
如图16所示,按照规定顺序对各树脂层2进行层叠,从而形成层叠体。如图16所示,可以将具有不同图案的树脂层2混合来进行层叠。另外,一部分树脂层2也可以故意表面与背面相反地来进行层叠。可以在层叠后最外层的表面上另外配置某种金属箔。
通过对该层叠体实施真空冲压,从而对层叠体进行压接。在进行压接时,使温度比作为导体8的导电性糊料中的金属粒子的熔点还要低,且该温度下,树脂层2的材料、即热可塑性树脂表现为具有可塑性、但还未发生熔融。在该情况下,由于金属粒子例如为Ag粒子,因此压接温度例如可以是250℃~350℃。压接温度是金属箔4的材料不发生熔融的温度。关于压接,可以将所有树脂层2层叠后一并压接,也可以每层叠新的一层后重复进行压接的操作。也可以每层叠新的规定片数的树脂层2以后重复进行压接的操作,而并非每层叠一层就进行压接。
由此,经过层叠以及压接的工序,通过树脂层2之间的压接来使其相接合,从而使其整体完全一体化。导体8成为过孔导体3,过孔导体3与金属箔4进行电接合。
图17示出了本实施方式中的树脂多层基板的制造方法的流程图。本实施方式中的树脂多层基板的制造方法包含如下工序:工序S1,该工序S1中,对于在树脂层的主表面上形成金属箔后的部件,形成不贯通所述金属箔而在厚度方向上贯通所述树脂层的过孔;工序S2,该工序S2中,在所述过孔露出于所述主表面的区域、即过孔开口区域中,将所述金属箔进行图案化,使得所述金属箔仅覆盖所述过孔开口区域的一部分;工序S3,在该工序S3中,在将所述金属箔进行图案化的工序结束以后的所述树脂层的所述过孔中填充导体;工序S4,在该工序S4中,对填充所述导体的工序结束以后的所述树脂层进行层叠,使得填充于所述过孔中的所述导体不隔着所述金属箔地与其它导体彼此相对的区域得以生成;以及工序S5,该工序S5中,对通过所述层叠工序得到的层叠体进行压接。
过孔开口区域通过在过孔中填充导体,而最终变成图1所示的过孔导体露出区域5。
根据本实施方式中的树脂多层基板的制造方法,所得到的产品处于金属箔4仅覆盖过孔导体露出区域5的一部分的状态,并且过孔导体3至少穿过过孔导体露出区域5中的、未被金属箔4覆盖的区域,从而与在厚度方向上相邻的其它导体电连接。即,过孔导体3与其它导体具有不隔着金属箔4而直接相抵接、从而电连接的部分。由于过孔导体与金属箔是不同种类的材料,因此其之间的连接不稳定,然而由于均利用导体糊料来形成过孔导体与所述其它导体,因此其之间的连接性能较优。因此,根据该制造方法,能够进行可靠的电连接,从而生产出可靠性较高的产品。
此外,优选为,在过孔中填充导体的步骤S3中,不单单将导体提供给过孔,还从图15中的上侧进行吸引。即,优选为,本实施方式中的树脂多层基板的制造方法中,在填充所述导体的工序S3以后,还包含工序S6,用于从配置有所述树脂层的所述金属箔的一侧、对配置在所述过孔内的所述导体进行吸引。为了有效地在各树脂层2中对导体进行吸引,而优选为在图17所示的流程图中、在进行填充的工序S3与进行层叠的工序S4之间执行进行吸引的工序S6。
在本实施方式中的树脂多层基板的制造方法中,若执行进行吸引的步骤S6,则通过过孔开口区域中、未被金属箔4覆盖的部分来使过孔6内的导体8靠近吸引侧,因此能够消除过孔6内所剩余的空隙,从而能够更可靠地将足够量的导体8填充于过孔6内。其结果是,能够预先防止固化后的过孔导体的上表面产生凹陷的现象(参照图18),从而能够使过孔导体上表面与其它导体间的电连接更可靠。因此,能够使所得到的树脂多层基板的可靠性更高。
此外,树脂层2的材料除了上述材料以外,也可以是聚酰亚胺、聚苯硫醚(PPS)。树脂层2的材料并不局限于热可塑性树脂,也可以是热固化性树脂。导体8的材料除了上述材料以外,也可以是铜、银、铝、不锈钢、镍、金等金属,或者也可以是基于包含这些金属的合金等导电性材料的导电性糊料。
此外,在上述各实施方式中,以将金属箔用作为导体图案的示例为前提进行了说明,但导体图案并不局限于金属箔。导体图案例如也可以通过将导电性糊料涂覆于树脂层的表面来得以形成。
此外,以上公开的实施方式均为示例,并不起到限定的作用。本发明的范围并非由上述说明所示,而由权利要求所示,与权利要求同等含义及范围内的所有修改均包含在其内。
工业上的实用性
本发明能适用于树脂多层基板及其制造方法。
标号说明
1树脂多层基板、2树脂层、2a主表面、3过孔导体、4,4a,4b,4c金属箔、5过孔导体露出区域、6过孔、7抗蚀剂图案、8导体、9树脂层、10(作为其它导体的)过孔导体、31带金属箔的片材、40金属箔。

Claims (7)

1.一种树脂多层基板,其特征在于,包括:
多个树脂层(2),该多个树脂层(2)各自具有主表面且互相层叠;以及
导体图案,该导体图案被配置成覆盖所述主表面(2a)的一部分,
以填满在厚度方向上分别贯通所述多个树脂层的孔的内部空间的方式形成有过孔导体(3),
通过在所述过孔导体露出于所述主表面的区域即一个过孔导体露出区域(5)中、使所述导体图案仅覆盖所述过孔导体露出区域的一部分,从而使所述过孔导体与所述导体图案电连接,
所述过孔导体至少穿过所述过孔导体露出区域中的、未被所述导体图案覆盖的区域,从而与在厚度方向上相邻的其它导体电连接,
所述导体图案是布线,
在所述过孔导体与所述导体图案进行电连接的位置,所述过孔导体露出区域的直径大于所述布线的宽度。
2.如权利要求1所述的树脂多层基板,其特征在于,
所述导体图案由金属箔(4)构成。
3.如权利要求1所述的树脂多层基板,其特征在于,
在所述过孔导体与所述导体图案进行电连接的位置,所述布线横向穿过所述过孔导体露出区域。
4.如权利要求1所述的树脂多层基板,其特征在于,
通过在所述过孔导体露出区域中、使多个所述导体图案仅覆盖一个所述过孔导体露出区域的一部分,从而使所述过孔导体与所述多个所述导体图案电连接。
5.一种树脂多层基板的制造方法,其特征在于,包含如下工序:
对于在树脂层(2)的主表面(2a)上形成导体膜后的部件,形成不贯通所述导体膜而在厚度方向上贯通所述树脂层的过孔(6)的工序;
在所述过孔露出于所述主表面的区域即过孔开口区域中,将所述导体膜进行图案化以形成导体图案,使得所述导体膜仅覆盖所述过孔开口区域的一部分的工序;
将导体填充于形成有所述导体图案的所述树脂层的所述过孔中以填满所述过孔的内部空间的工序;
对填充所述导体的工序结束以后的所述树脂层进行层叠,使得填充于所述过孔中的所述导体不隔着所述导体图案地与其它导体彼此相对的区域得以生成的工序;以及
对通过所述层叠工序得到的层叠体进行压接的工序,
所述导体图案是布线,
在所述过孔导体与所述导体图案进行电连接的位置,所述过孔导体露出区域的直径大于所述布线的宽度。
6.如权利要求5所述的树脂多层基板的制造方法,其特征在于,
包含在填充所述导体的工序后、从配置有所述树脂层的所述导体图案的一侧对配置在所述过孔内的所述导体进行吸引的工序。
7.如权利要求5或6所述的树脂多层基板的制造方法,其特征在于,
所述导体图案由金属箔(4)构成。
CN201280006337.2A 2011-02-08 2012-02-06 树脂多层基板及其制造方法 Active CN103329637B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011025162 2011-02-08
JP2011-025162 2011-02-08
PCT/JP2012/052611 WO2012108381A1 (ja) 2011-02-08 2012-02-06 樹脂多層基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN103329637A CN103329637A (zh) 2013-09-25
CN103329637B true CN103329637B (zh) 2016-04-13

Family

ID=46638596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280006337.2A Active CN103329637B (zh) 2011-02-08 2012-02-06 树脂多层基板及其制造方法

Country Status (3)

Country Link
JP (1) JP5652481B2 (zh)
CN (1) CN103329637B (zh)
WO (1) WO2012108381A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5994825B2 (ja) 2014-08-06 2016-09-21 大日本印刷株式会社 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
CN109156082B (zh) * 2016-05-18 2021-02-09 株式会社村田制作所 多层基板以及多层基板的制造方法
WO2021112499A1 (ko) * 2019-12-04 2021-06-10 엘지이노텍 주식회사 인쇄회로기판
WO2022244335A1 (ja) * 2021-05-21 2022-11-24 株式会社村田製作所 電子部品及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1575094A (zh) * 2003-05-20 2005-02-02 松下电器产业株式会社 多层基板及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214497A (ja) * 1985-03-18 1986-09-24 シャープ株式会社 プリント配線板の製造方法
JP3241605B2 (ja) * 1996-09-06 2001-12-25 松下電器産業株式会社 配線基板の製造方法並びに配線基板
JP3633136B2 (ja) * 1996-09-18 2005-03-30 株式会社東芝 印刷配線基板
JP2001203460A (ja) * 1999-11-11 2001-07-27 Shinko Electric Ind Co Ltd 多層配線基板と半導体装置
JP2001177243A (ja) * 1999-12-14 2001-06-29 Nitto Denko Corp 多層配線基板
JP2002016334A (ja) * 2000-06-30 2002-01-18 Hitachi Aic Inc プリント配線板およびその製造方法
JP2004193278A (ja) * 2002-12-10 2004-07-08 Fujikura Ltd 多層配線基板、多層配線基板用基材およびその製造方法
JP2004273575A (ja) * 2003-03-05 2004-09-30 Sony Corp 多層プリント配線基板及びその製造方法
JP2005167094A (ja) * 2003-12-04 2005-06-23 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
JP2008270385A (ja) * 2007-04-18 2008-11-06 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法とこれに用いるプリント配線板用ビアペースト
JP2009081305A (ja) * 2007-09-26 2009-04-16 Tdk Corp 基板用ワークの貫通孔充填方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1575094A (zh) * 2003-05-20 2005-02-02 松下电器产业株式会社 多层基板及其制造方法

Also Published As

Publication number Publication date
CN103329637A (zh) 2013-09-25
JP5652481B2 (ja) 2015-01-14
WO2012108381A1 (ja) 2012-08-16
JPWO2012108381A1 (ja) 2014-07-03

Similar Documents

Publication Publication Date Title
CN103141164B (zh) 元器件内置基板及其制造方法
CN103687339B (zh) 电路板及其制作方法
CN103460821B (zh) 元器件内置树脂基板及其制造方法
CN103458628B (zh) 多层电路板及其制作方法
CN103329637B (zh) 树脂多层基板及其制造方法
CN102111951B (zh) 多层布线基板
CN204335177U (zh) 电子元器件内置模块
CN109769344B (zh) 电路板及该电路板的制造方法
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
CN104241231A (zh) 芯片封装基板及其制作方法
CN103460823B (zh) 柔性多层基板
CN103857197A (zh) 电路板及其制作方法
CN104103531A (zh) 封装结构及其制作方法
CN105762131A (zh) 封装结构及其制法
JP4219371B2 (ja) 多数個取り配線基板
DE102006037540B4 (de) Thermoelektrische Vorrichtung und Verfahren zu deren Herstellung
CN103857204B (zh) 承载板及其制作方法
CN104377187A (zh) Ic载板、具有该ic载板的半导体器件及制作方法
US20180213643A1 (en) Resin multilayer substrate and method of manufacturing the same
CN104254202B (zh) 具有内埋电子元件的电路板及其制作方法
CN103781292B (zh) 电路板及其制作方法
CN103430639B (zh) 树脂多层基板
CN104105337A (zh) 高密度线路的电路板及其制作方法
CN107666782A (zh) 具厚铜线路的电路板及其制作方法
CN102036498B (zh) 内埋式组件基板结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant