CN115226301A - 线路板及其制造方法 - Google Patents
线路板及其制造方法 Download PDFInfo
- Publication number
- CN115226301A CN115226301A CN202210161006.1A CN202210161006A CN115226301A CN 115226301 A CN115226301 A CN 115226301A CN 202210161006 A CN202210161006 A CN 202210161006A CN 115226301 A CN115226301 A CN 115226301A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- circuit
- conductive
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims description 139
- 229910052751 metal Inorganic materials 0.000 claims description 139
- 239000000758 substrate Substances 0.000 claims description 81
- 238000005530 etching Methods 0.000 claims description 48
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 8
- 238000004380 ashing Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 239000011888 foil Substances 0.000 claims description 6
- 238000011161 development Methods 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 543
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000009713 electroplating Methods 0.000 description 7
- 239000000654 additive Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000002861 polymer material Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
- H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
本发明是一种线路板及其制造方法。所述线路板包括绝缘层、线路层与多个导电柱。绝缘层具有第一表面与相对第一表面的第二表面。线路层配置于绝缘层中，并具有第三表面与相对第三表面的第四表面。绝缘层覆盖第三表面，而绝缘层的第二表面与线路层的第四表面切齐。这些导电柱配置于绝缘层中，并连接线路层。这些导电柱从线路层的第三表面朝向绝缘层的第一表面延伸，并凸出于第一表面。利用上述导电柱，有助于提高线路密度，满足高线路密度的发展趋势。此外，上述线路板的制造方法在此也提出。
Description
技术领域
本发明是有关于一种线路板及其制造方法，且特别是有关于一种具有多根凸出于绝缘层表面的导电柱的线路板以及此线路板的制造方法。
背景技术
现今有的线路板具有多个导电盲孔(blind via)，其中有的导电盲孔会连接两个接垫。受到一般制程机台的对位能力限制，各个接垫的宽度通常会大于导电盲孔的宽度(即直径)，以确保导电盲孔能连接这些接垫。因此，接垫通常会凸出于导电盲孔的侧壁，以至于这些接垫因具有较大的尺寸而在线路板的表面上占据较多的面积，造成线路板在提高线路密度的发展上受到限制。
发明内容
本发明至少一实施例提供一种线路板，其所包括的多根导电柱有助于提高线路密度。
本发明至少一实施例提供一种上述线路板的制造方法。
本发明至少一实施例所提供的线路板包括第一绝缘层、第一线路层与多个第一导电柱。第一绝缘层具有第一表面与相对第一表面的第二表面。第一线路层配置于第一绝缘层中，并具有第三表面与相对第三表面的第四表面，其中第一绝缘层覆盖第三表面，而第一绝缘层的第二表面与第一线路层的第四表面切齐。这些第一导电柱配置于第一绝缘层中，并连接第一线路层，其中这些第一导电柱从第一线路层的第三表面朝向第一绝缘层的第一表面延伸，且这些第一导电柱凸出于第一表面。
在本发明至少一实施例中，各个第一导电柱具有侧壁与相对于第三表面的端面，其中侧壁连接端面的边缘，并从端面的边缘延伸至第一线路层。各个第一导电柱与第一线路层重叠而形成重叠面积，其中在同一个第一导电柱中，端面的宽度等于重叠面积的宽度。
在本发明至少一实施例中，上述端面的宽度与重叠面积的宽度之间的比值介于0.7至1之间。
在本发明至少一实施例中，至少一个第一导电柱的侧壁与第三表面垂直。
在本发明至少一实施例中，至少一个第一导电柱的侧壁的至少一部分与第一线路层的侧边的至少一部分切齐。
在本发明至少一实施例中，这些第一导电柱与第一线路层一体成型。
在本发明至少一实施例中，线路板还包括第二线路层、第二绝缘层与多个第二导电柱。第二绝缘层配置于第一线路层与第二线路层之间。这些第二导电柱配置于第二绝缘层中，并连接第一线路层与第二线路层。
在本发明至少一实施例中，各个第二导电柱的宽度从第一线路层朝向第二线路层递增。
本发明至少一实施例所提供的线路板的制造方法包括在初始绝缘层上形成第一遮罩层，其中第一遮罩层具有第一镂空图案。在第一遮罩层上形成第二遮罩层，其中第二遮罩层具有不同于第一镂空图案的第二镂空图案，而部分第一镂空图案与部分第二镂空图案重叠。之后，以第一遮罩层与第二遮罩层作为遮罩，蚀刻初始绝缘层，以形成具有多个凹槽与多条沟渠的第一绝缘层，其中这些凹槽与这些沟渠连通，且这些凹槽从这些沟渠的底部朝向远离这些沟渠的方向延伸。之后，沉积导电材料于这些凹槽内与这些沟渠内，以在这些凹槽内形成多个第一导电柱，以及在这些沟渠内形成第一线路层。之后，移除邻接这些第一导电柱的部分第一绝缘层，以使这些第一导电柱凸出于第一绝缘层的表面。
在本发明至少一实施例中，上述线路板的制造方法还包括提供承载板，其包括支撑基板、多层金属层与离型层。这些金属层配置于支撑基板上，其中一层金属层连接支撑基板，而离型层配置于相邻两层金属层之间。在这些金属层上形成初始绝缘层，其中另一层金属层连接初始绝缘层。在形成这些第一导电柱与第一线路层之后，利用离型层，剥离支撑基板以及支撑基板所连接的其中一层金属层，并保留连接第一绝缘层的另一层金属层。在剥离支撑基板以及支撑基板所连接的金属层之后，移除连接第一绝缘层的金属层。
在本发明至少一实施例中，在沉积导电材料于这些凹槽内与这些沟渠内的过程中，更在第一绝缘层上形成导电层，其中导电层连接第一线路层，而第一线路层位于导电层与这些第一导电柱之间。上述线路板的制造方法更包括在剥离支撑基板以及支撑基板所连接的金属层之前，移除导电层。
在本发明至少一实施例中，各个第一导电柱具有端面。在移除邻接这些第一导电柱的部分第一绝缘层之前，这些第一导电柱的端面分别位于这些凹槽的底部，而第一绝缘层的一部分覆盖这些第一导电柱的端面。
在本发明至少一实施例中，上述第一遮罩层为金属图案层，而在初始绝缘层上形成第一遮罩层的方法包括在初始绝缘层上形成金属层。之后，图案化金属层。
在本发明至少一实施例中，在初始绝缘层上形成金属层的方法包括在初始绝缘层上贴合金属箔片。
在本发明至少一实施例中，上述第二遮罩层为光阻图案层，而蚀刻初始绝缘层的方法包括以第一遮罩层作为遮罩，灰化第二遮罩层与部分初始绝缘层。
在本发明至少一实施例中，上述线路板的制造方法更包括在形成这些第一导电柱与第一线路层之后，在第一线路层上形成第二绝缘层、第二线路层与多个第二导电柱，其中第二绝缘层配置于第一线路层与第二线路层之间，而这些第二导电柱配置于第二绝缘层中，并连接第一线路层与第二线路层。
在本发明至少一实施例中，上述线路板的制造方法还包括提供承载板，其包括支撑基板、多层金属层与离型层。这些金属层配置于支撑基板上，其中一层金属层连接支撑基板。离型层配置于相邻两层金属层之间。之后，在这些金属层上形成蚀刻终止层与初始绝缘层，其中另一层金属层连接蚀刻终止层。在形成这些第一导电柱与第一线路层之后，利用离型层，剥离支撑基板以及支撑基板所连接的其中一层金属层，并保留连接第一绝缘层的另一层金属层。在剥离支撑基板以及支撑基板所连接的金属层之后，移除连接第一绝缘层的金属层。
在本发明至少一实施例中，在蚀刻初始绝缘层之后，这些凹槽从这些沟渠的底部延伸至蚀刻终止层。
在本发明至少一实施例中，各个第一导电柱具有端面。在移除邻接这些第一导电柱的部分第一绝缘层之前，上述线路板的制造方法更包括移除蚀刻终止层，以暴露各个第一导电柱的端面。
基于上述，由于这些第一导电柱凸出于第一绝缘层的第一表面，因此各个第一导电柱凸出于第一表面的部分能作为接垫，以电性连接外部电子元件。此外，利用上述第一导电柱，可以有助于提高线路密度，以满足目前线路板的高线路密度的发展趋势。
附图说明
图1至图8是本发明至少一实施例的线路板的制造方法的剖面示意图。
图9至图15是本发明另一实施例的线路板的制造方法的剖面示意图。
【主要元件符号说明】
10：承载板 11、210：金属层
12：离型层 13：支撑基板
51、52：导电层 91：蚀刻终止层
100：线路板 110：初始绝缘层
110a、110b、111：第一绝缘层 111a：第一表面
111b：第二表面 112、112’：第二绝缘层
121、121’：第一线路层 121a：第三表面
121b：第四表面 121s：侧边
122、122’：第二线路层 121p、122p：接垫
121t、122t：走线 130：绝缘保护层
130h：开口 141：第一导电柱
141s：侧壁 141t：端面
142：第二导电柱 311、312：第一遮罩层
311p、312p：第一镂空图案 321、322：第二遮罩层
321p、322p：第二镂空图案 B32a、B32b：底部
P11：覆盖部 R11：重叠面积
R32a、R32b：凹槽 T31a、T31b：沟渠
W11、W22：宽度
具体实施方式
在以下的内文中，为了清楚呈现本案的技术特征，图式中的元件(例如层、膜、基板以及区域等)的尺寸(例如长度、宽度、厚度与深度)会以不等比例的方式放大，而且有的元件数量会减少。因此，下文实施例的说明与解释不受限于图式中的元件数量以及元件所呈现的尺寸与形状，而应涵盖如实际制程及/或公差所导致的尺寸、形状以及两者的偏差。例如，图式所示的平坦表面可以具有粗糙及/或非线性的特征，而图式所示的锐角可以是圆的。所以，本案图式所呈示的元件主要是用于示意，并非旨在精准地描绘出元件的实际形状，也非用于限制本案的申请专利范围。
其次，本案内容中所出现的「约」、「近似」或「实质上」等这类用字不仅涵盖明确记载的数值与数值范围，而且也涵盖发明所属技术领域中具有通常知识者所能理解的可允许偏差范围，其中此偏差范围可由测量时所产生的误差来决定，而此误差例如是起因于测量系统或制程条件两者的限制。此外，「约」可表示在上述数值的一个或多个标准偏差内，例如±30％、±20％、±10％或±5％内。本案文中所出现的「约」、「近似」或「实质上」等这类用字可依光学性质、蚀刻性质、机械性质或其他性质来选择可以接受的偏差范围或标准偏差，并非单以一个标准偏差来套用以上光学性质、蚀刻性质、机械性质以及其他性质等所有性质。
图1至图8是本发明至少一实施例的线路板的制造方法的剖面示意图。请参阅图1，在本实施例的制造方法中，首先，可提供承载板10，其可包括至少两层金属层11、一块支撑基板13以及至少一层离型层12。这些金属层11皆配置于支撑基板13上，而离型层12配置于相邻两层金属层11之间。金属层11可为金属箔片，例如铜箔，而支撑基板13的材料可包括高分子材料，例如树脂。
在图1所示的实施例中，承载板10可以包括四层金属层11、至少两层离型层12以及一块支撑基板13。这些金属层11皆配置于支撑基板13上，其中两层金属层11位于支撑基板13的一侧，而其他两层金属层11位于支撑基板13的另一侧。所以，支撑基板13位于这些金属层11之间。至少一层金属层11连接支撑基板13。
以图1为例，其中两层金属层11分别连接于支撑基板13的相对两侧，并且可以粘合于支撑基板13。各层离型层12配置于相邻两层金属层11之间，以使各层离型层12能被两层金属层11所夹置。此外，支撑基板13也位于两层离型层12之间，如图1所示。
在其他实施例中，承载板10可包括两层金属层11、一块支撑基板13以及一层离型层12，其中离型层12与这两层金属层11皆配置于支撑基板13的同一侧。换句话说，在图1所示的实施例中，位于支撑基板13同一侧的两层金属层11与离型层12可省略，所以图1不限制承载板10所包括的金属层11与离型层12两者的数量。
之后，在这些金属层11上形成至少一层初始绝缘层110，其中一层金属层11连接初始绝缘层110。以图1为例，可以在承载板10的相对两侧上分别形成两层初始绝缘层110，以使承载板10位于这些初始绝缘层110之间，其中各层初始绝缘层110形成于相邻两层金属层11的一侧，如图1所示。因此，相邻两层金属层11可位于支撑基板13与其中一层初始绝缘层110之间。
位于支撑基板13同一侧的这些金属层11中，其中一层金属层11连接支撑基板13，而另一层金属层11连接初始绝缘层110。例如，相邻两层金属层11可以分别粘合于支撑基板13与初始绝缘层110，如图1所示。此外，初始绝缘层110的材料可以是高分子材料，例如ABF(Ajinomoto Film)树脂。
值得一提的是，在其他实施例中，位于支撑基板13同一侧的这些金属层11与离型层12可以省略，以使离型层12与金属层11仅配置于支撑基板13的同一侧。当离型层12与金属层11仅配置于支撑基板13的一侧，未配置于支撑基板13的另一侧时，可以仅形成一层初始绝缘层110，其中初始绝缘层110与这些金属层11都在支撑基板13的同一侧。换句话说，在图1中，位于支撑基板13其中一侧的这些金属层11、离型层12与初始绝缘层110皆可省略，而位于支撑基板13另一侧的这些金属层11、离型层12与初始绝缘层110皆可保留。
请参阅图2，之后，在初始绝缘层110上形成金属层210。在本实施例中，金属层210可为金属箔片，例如铜箔，所以形成金属层210的方法可以是在初始绝缘层110上贴合金属箔片。由于在图1的实施例中，两层初始绝缘层110可分别形成于承载板10的相对两侧，因此在图2所示的实施例中，可以在这些初始绝缘层110上分别形成两层金属层210。不过，须说明的是，在其他实施例中，由于初始绝缘层110可以只形成一层，因此可以仅形成一层金属层210于唯一的初始绝缘层110上。换句话说，金属层210可以仅形成一层。
请参阅图3，之后，图案化这些金属层210，以在这些初始绝缘层110上分别形成两层第一遮罩层311与312，其中图案化这些金属层210的方法可以是微影与蚀刻。由于第一遮罩层311与312是由图案化金属层210而形成，所以第一遮罩层311与312皆为金属图案层。
值得一提的是，在其他实施例中，金属层210也可以是通过沉积而形成的金属膜层，其中前述沉积例如是有电电镀(electroplating)或无电电镀(electroless plating)。所以，第一遮罩层311与312不限制是由金属箔片所制成。此外，在其他实施例中，第一遮罩层311与312也可以是利用半加成法或加成法而形成。具体而言，可以在这些初始绝缘层110上分别形成两层图案层(未绘示)，其例如是经曝光与显影之后的光阻图案。之后，以这些图案层作为遮罩，进行有电电镀或无电电镀。如此，这些第一遮罩层311与312得以形成。在第一遮罩层311与312形成之后，移除这些图案层。
这些第一遮罩层311与312分别具有第一镂空图案311p与312p。第一镂空图案311p与312p皆为第一遮罩层311与312的图案化开口，并且分别局部暴露这些初始绝缘层110，其中第一镂空图案311p与312p两者形状可以相同或相异。以图3为例，第一镂空图案311p与312p两者形状可以彼此不同。
之后，在这些第一遮罩层311与312上分别形成两层第二遮罩层321与322，其中第二遮罩层321与322分别具有第二镂空图案321p与322p。第二镂空图案321p与322p皆为第二遮罩层321与322的图案化开口，其中第二镂空图案321p与322p各自不同于第一镂空图案311p与312p。以图3为例，第二镂空图案321p与第一镂空图案311p不会完全重叠，而第二镂空图案322p与第一镂空图案312p不会完全重叠。因此，第二镂空图案321p与第一镂空图案311p彼此不同，而第二镂空图案322p与第一镂空图案312p彼此不同。
在本实施例中，部分第一镂空图案311p与部分第二镂空图案321p重叠，而部分第一镂空图案312p与部分第二镂空图案322p重叠。由于第一镂空图案311p、312p与第二镂空图案321p、322p皆为图案化开口，因此部分重叠的第一镂空图案311p与第二镂空图案321p两者的至少一部分会彼此连通，而部分重叠的第一镂空图案312p与第二镂空图案322p两者的至少一部分也会彼此连通，以使这些第二镂空图案321p与322p能分别局部暴露这些初始绝缘层110，如图3所示。
请参阅图3与图4，之后，以这些第一遮罩层311、312与这些第二遮罩层321、322作为遮罩，蚀刻这些初始绝缘层110，以形成多个第一绝缘层110a与110b。第一绝缘层110a具有多个凹槽R32a与多条沟渠T31a，而第一绝缘层110b具有多个凹槽R32b与多条沟渠T31b。在第一绝缘层110a中，这些凹槽R32a与这些沟渠T31a连通，且这些凹槽R32a皆从这些沟渠T31a的底部朝向远离这些沟渠T31a的方向延伸。在第一绝缘层110b中，这些凹槽R32b与这些沟渠T31b连通，且这些凹槽R32b皆从这些沟渠T31b的底部朝向远离这些沟渠T31b的方向延伸。
这些第二遮罩层321与322可以皆为光阻图案层。也就是说，第二遮罩层321与322每一者可以是由光阻层经曝光及显影而形成。蚀刻这些初始绝缘层110的方法可以是干蚀刻，也就是利用等离子体来蚀刻这些初始绝缘层110。前述干蚀刻所采用的气体可包括氧气与四氟化碳，所以干蚀刻所用的等离子体是游离化(ionizating)氧气与四氟化碳而形成。因此，被蚀刻的部分初始绝缘层110会被等离子体灰化(plasma ashing)而移除。
由于第二遮罩层321与322可皆为光阻图案层，所以在蚀刻这些初始绝缘层110的过程中，第二遮罩层321与322也会被等离子体灰化而移除。此外，第一遮罩层311与312可皆为金属图案层，所以上述等离子体难以蚀刻第一遮罩层311与312，以使第一遮罩层311与312可以作为蚀刻用的遮罩。因此，蚀刻这些初始绝缘层110的方法可以是以这些第一遮罩层311与312作为遮罩，灰化第二遮罩层321、322与这些初始绝缘层110的一部分。
在蚀刻这些初始绝缘层110的过程中，等离子体会先蚀刻位于最外侧的第二遮罩层321与322以及未被第一遮罩层311、312与第二遮罩层321、322所遮盖的部分初始绝缘层110，从而形成这些凹槽R32a、R32b与这些沟渠T31a、T31b，其中第二遮罩层321与322用于形成这些凹槽R32a与R32b，而第一遮罩层311与312用于形成这些沟渠T31a与T31b。
须说明的是，在本实施例中，第一遮罩层311与312皆为金属图案层，而第二遮罩层321与322皆为光阻图案。然而，在其他实施例中，第一遮罩层311与312以及第二遮罩层321与322可以皆为光阻图案，其中第一遮罩层311与312的光阻成分可以不同于第二遮罩层321与322的光阻成分，以使在蚀刻初始绝缘层110期间，第一遮罩层311与312的蚀刻速率(etching rate)可以不同于第二遮罩层321与322的蚀刻速率，从而形成这些凹槽R32a、R32b与这些沟渠T31a、T31b。因此，第一遮罩层311与312不限制是金属图案层。
值得一提的是，这些凹槽R32a与R32b每一者并未延伸至承载板10的任一层金属层11。换句话说，在蚀刻这些初始绝缘层110的过程中，蚀刻介质(etching media)，例如上述等离子体，并未将任一层初始绝缘层110贯穿，以使各个凹槽R32a的底部B32a位于第一绝缘层110a内，各个凹槽R32b的底部B32b位于第一绝缘层110b内。因此，这些凹槽R32a、R32b与这些沟渠T31a、T31b不会暴露任何金属层11，如图4所示。
请参阅图5，之后，沉积导电材料于这些凹槽R32a、R32b内与这些沟渠T31a、T31b内，以在这些凹槽R32a与R32b内形成多个第一导电柱141，以及在这些沟渠T31a与T31b内形成第一线路层121与121’。第一线路层121与121’包括多个接垫121p与多条走线121t，其中这些第一导电柱141可分别连接这些接垫121p。沉积导电材料的方法可以包括有电电镀以及无电电镀，而上述导电材料可以是金属材料，例如铜。
由于凹槽R32a与沟渠T31a连通，因此在沉积导电材料之后，位于第一绝缘层110a内的这些第一导电柱141会连接第一线路层121’，而且这些第一导电柱141与第一线路层121’一体成型(be integrally formedintoone)。也就是说，在第一绝缘层110a中，各个第一导电柱141与第一线路层121’之间不会存有接缝(seam)或连接件(joint)。纵使将第一导电柱141与第一线路层121’剖面，各个第一导电柱141与第一线路层121’之间的剖面结构也不会存有接缝或连接件。同理，由于凹槽R32b与沟渠T31b连通，因此位于第一绝缘层110b内的这些第一导电柱141会连接第一线路层121，而且这些第一导电柱141与第一线路层121一体成型。
须说明的是，在图5中，会用虚线区隔各个第一导电柱141与第一线路层121或121’，以使图5能清楚呈现第一导电柱141、第一线路层121与121’。然而，在第一线路层121与121’两者分别与对应的这些第一导电柱141一体成型的条件下，图5所示的虚线并非是实际存在且看得见的界线(boundary)，例如接缝或连接件。因此，图5所示的虚线是虚设的，且仅供清楚呈现第一导电柱141以及第一线路层121与121’。
在沉积导电材料于这些凹槽R32a、R32b内与这些沟渠T31a、T31b内的过程中，更会在这些第一绝缘层110a与110b上分别形成两层导电层51与52。在图5所示的实施例中，导电层51连接第一线路层121’，其中第一线路层121’位于导电层51以及第一绝缘层110a内的这些第一导电柱141之间。导电层52连接第一线路层121，其中第一线路层121位于导电层52以及第一绝缘层110b内的这些第一导电柱141之间。这些导电层51与52两者的一部分可以是由第一遮罩层311与312经有电电镀而形成，而导电层51与52可皆为金属层。
各个第一导电柱141具有端面141t，其中这些第一导电柱141的端面141t分别位于这些凹槽R32a与R32b的底部B32a、B32b。由于这些凹槽R32a与R32b每一者并未延伸至承载板10的任一层金属层11，因此第一绝缘层110a与110b两者的一部分会覆盖这些第一导电柱141的端面141t。以图5为例，这些第一绝缘层110a与110b皆具有覆盖部P11，其中各个覆盖部P11位于承载板10与这些第一导电柱141之间，并将各个第一导电柱141与金属层11隔开，以使这些第一导电柱141不会直接接触到金属层11。
请参阅图6，在形成这些第一导电柱141与第一线路层121、121’之后，在这些第一线路层121与121’上分别形成两层第二绝缘层112与112’、两层第二线路层122与122’以及多个第二导电柱142，其中第二线路层122与122’包括多个接垫122p与多条走线122t。第二绝缘层112与112’、第二线路层122与122’以及这些第二导电柱142可以用半加成法来形成。在形成第二绝缘层112与112’、第二线路层122与122’以及第二导电柱142以前，可移除这些导电层51与52(请参考图5)，其中这些导电层51与52可用蚀刻或研磨来移除。
第二绝缘层112’配置于第二线路层122’与第一线路层121’之间，而第二绝缘层112配置于第二线路层122与第一线路层121之间。这些第二导电柱142配置于这些第二绝缘层112与112’中，其中第二绝缘层112’内的第二导电柱142连接第一线路层121’与第二线路层122’，而第二绝缘层112内的第二导电柱142连接第一线路层121与第二线路层122。
请参阅图6与图7，在形成第一导电柱141、第二导电柱142、第一线路层121’、121以及第二线路层122’、122之后，利用这些离型层12，剥离支撑基板13及支撑基板13所连接的金属层11，以使连接第一绝缘层110a与110b的这两层金属层11能与支撑基板13分离。
在剥离支撑基板13以及支撑基板13所连接的金属层11之后，第一绝缘层110a、第一绝缘层110a内的这些第一导电柱141、第一线路层121’、第二绝缘层112’、第二绝缘层112’内的这些第二导电柱142以及第二线路层122’可用来制作成一块线路板。第一绝缘层110b、第一绝缘层110b内的这些第一导电柱141、第一线路层121、第二绝缘层112、第二绝缘层112内的这些第二导电柱142以及第二线路层122可用来制作成另一块线路板。因此，一块承载板10可制造出两块线路板。
图7是以图6中支撑基板13下方的膜层结构作为举例说明，以说明后续的流程，所以图7绘示出图6中的第一绝缘层110b、第一绝缘层110b内的第一导电柱141、第一线路层121、第二绝缘层112、第二绝缘层112内的这些第二导电柱142以及第二线路层122，但未绘示图6中的第一绝缘层110a、第一绝缘层110a内的第一导电柱141、第一线路层121’、第二绝缘层112’、第二绝缘层112’内的第二导电柱142以及第二线路层122’。
须说明的是，图6中的第一绝缘层110a、第一绝缘层110a内的第一导电柱141、第一线路层121’、第二绝缘层112’、第二绝缘层112’内的第二导电柱142以及第二线路层122’也可以进行如图7与图8所揭示的步骤，从而形成另一块线路板。因此，图6所示的支撑基板13上方的膜层结构也可进行后续流程而制成另一块线路板。
请参阅图7与图8，在剥离支撑基板13以及支撑基板13所连接的金属层11之后，移除连接第一绝缘层110b的金属层11，以叠露出第一绝缘层110b，其中移除金属层11的方法可以是蚀刻或研磨。由于第一绝缘层110b一部分(即覆盖部P11)覆盖第一导电柱141的端面141t，因此在以蚀刻方式移除金属层11的过程中，覆盖部P11可作为蚀刻终止层，以避免蚀刻介质(例如蚀刻液)伤害第一导电柱141。
在移除金属层11之后，移除邻接这些第一导电柱141的部分第一绝缘层110b，即移除覆盖部P11，以形成第一绝缘层111。至此，一种包括第一绝缘层111、第一线路层121、第二绝缘层112、第二线路层122、多个第一导电柱141与多个第二导电柱142的线路板100大致上已制造完成。
这些第一导电柱141凸出于第一绝缘层111的表面。以图8为例，第一绝缘层111具有第一表面111a以及相对于第一表面111a的第二表面111b。第一表面111a可为第一绝缘层111的上表面，而第二表面111b可为第一绝缘层111的下表面，其中第一导电柱141凸出于第一表面111a。如此，第一导电柱141具有端面141t的末端可作为接垫，以电性连接外部电子元件，其例如是离散元件、未封装的叠芯或封装后的芯片。
移除邻接第一导电柱141的部分第一绝缘层110b的方法可以是蚀刻，其中可选用不伤害金属的蚀刻介质来蚀刻第一绝缘层110b，以避免在蚀刻第一绝缘层110b的过程中，伤害第一导电柱141。另外，在移除邻接这些第一导电柱141的部分第一绝缘层110b之后，可在第二绝缘层112上形成绝缘保护层130，其例如是防焊层，其中绝缘保护层130覆盖第二绝缘层112，并具有暴露出这些接垫122p的多个开口130h，以使这些接垫122p能电性连接外部电子元件，例如离散元件、未封装的叠芯或封装后的芯片。
值得一提的是，在其他实施例中，当承载板10只包括两层金属层11、一块支撑基板13以及一层离型层12，而初始绝缘层110仅形成一层时，仅承载板10的一侧可以用来制作线路板100，而承载板10的另一侧不会用来制作线路板100。因此，在前述图1至图6所揭示的步骤中，位于支撑基板13上方的膜层，例如金属层11、第一绝缘层110a、第一线路层121’、第二绝缘层112’与第二线路层122’，可以省略，而图1至图6所揭示的流程不限制线路板100的制造方法。
在图8所示的实施例中，线路板100所包括的线路层的数量为两层，即第一线路层121与第二线路层122。然而，在其他实施例中，线路板100所包括的线路层可以仅只有第一线路层121。或者，线路板100可以包括三层或三层以上的线路层。例如，在其他实施例中，线路板100可以包括第一线路层121、第二线路层122与第三线路层(未绘示)，其中第二线路层122位于第一线路层121与第三线路层之间，而第三线路层可以通过半加成法而形成于第二线路层122上。
此外，这些第二线路层122、122’、这些第二导电柱142与上述第三线路层也可以采用与这些第一线路层121、121’及这些第一导电柱141相同的制作方法来制成。或者，第三线路层也可采用与这些第一线路层121、121’相同的制作方法来制成，但第二线路层122、122’与这些第二导电柱142可采用半加成法来形成。因此，第三线路层的制作方法可以相同于或不同于第二线路层122、122’与第二导电柱142的制作方法。
由此可知，线路板100所包括的线路层的数量可以是仅一层、两层或两层以上，而图8不限制线路板100的线路层的数量。此外，当线路板100所包括的线路层仅只有第一线路层121时，线路板100可以不包括第二绝缘层112、第二线路层122、这些第二导电柱142以及绝缘保护层130。换句话说，图8中的第二绝缘层112、第二线路层122、第二导电柱142与绝缘保护层130可以省略。
请参阅图8，第一线路层121配置于第一绝缘层111中，并具有第三表面121a与一相对第三表面121a的第四表面121b，其中第一绝缘层111覆盖第三表面121a。在以上线路板100的制造方法中，当导电层51与52(请参考图5)以研磨方式移除时，第一绝缘层111的第二表面111b与第一线路层121的第四表面121b切齐。换句话说，第二表面111b与第四表面121b可以是共平面(coplanar)，如图8所示。
第二绝缘层112配置于第一线路层121与第二线路层122之间。这些第一导电柱141配置于第一绝缘层111中，其中这些第一导电柱141从第一线路层121的第三表面121a朝向第一绝缘层111的第一表面111a延伸，并且凸出于第一表面111a，以使第一导电柱141的末端(具有端面141t)可作为接垫，从而让线路板100能通过这些第一导电柱141而电性连接外部电子元件。
各个第一导电柱141不仅具有相对于第三表面121a的端面141t，而且还具有侧壁141s，其中侧壁141s连接端面141t的边缘，并从端面141t的边缘延伸至第一线路层121。此外，这些第一导电柱141其中至少一根的侧壁141s可以与第一线路层121的第三表面121a垂直，如图8中位于最左边的第一导电柱141。至少一根第一导电柱141的侧壁141s的至少一部分能与第一线路层121的侧边121s的至少一部分切齐，如图8所示。
各个第一导电柱141会与第一线路层121重叠而形成重叠面积R11。在同一个第一导电柱141中，端面141t的宽度W11可以实质上等于重叠面积R11的宽度，其中重叠面积R11的宽度相当于第一导电柱141的底部宽度。具体而言，在可允许的公差范围内，宽度W11可不等于重叠面积R11的宽度，而宽度W11与重叠面积R11的宽度W22之间的比值可以介于0.7至1之间，例如是0.7、0.8或1。因此，各个第一导电柱141实质上可具有均匀的宽度，其相当于宽度W11。
由于各个第一导电柱141实质上具有均匀的宽度，因此第一导电柱141凸出于第一表面111a的部分可作为没有孔环(annular ring)的接垫，以减少第一导电柱141在线路板100表面(例如第一表面111a)上所占据的面积。如此，有助于提高线路板100的线路密度，以满足目前线路板的高线路密度的发展趋势。
特别一提的是，在本实施例中，各个第二导电柱142可以是导电盲孔，并可利用激光钻孔、无电电镀与有电电镀而形成。因此，有别于第一导电柱141，各个第二导电柱142具有不均匀的宽度，其中各个第二导电柱142的宽度可以是从第一线路层121朝向第二线路层122递增，如图8所示。
图9至图13是本发明另一实施例的线路板的制造方法的剖面示意图，其中本实施例的制造方法与前述实施例的制造方法相似，且本实施例的制造方法基本上也能制造出上述线路板100。以下主要介绍与描绘本实施例与前述实施例之间的差异，两者相同特征基本上不再重复叙述。
请参阅图9，首先，可提供承载板10。之后，可在基板10的金属层11上形成蚀刻终止层91与初始绝缘层110，其中初始绝缘层110可覆盖蚀刻终止层91。以图9为例，可在承载板10的相对两侧上分别形成两层蚀刻终止层91与两层初始绝缘层110，以使承载板10位于这些初始绝缘层110之间以及这些蚀刻终止层91之间。
各层蚀刻终止层91形成于相邻两层金属层11的一侧。因此，相邻两层金属层11可以位于支撑基板13与其中一层蚀刻终止层91之间，其中一层金属层11连接支撑基板13，而另一层金属层11连接蚀刻终止层91。此外，蚀刻终止层91可以是金属层或绝缘层，例如镍金属层、高分子材料层或无机绝缘层。
请参阅图10，接着，在这些初始绝缘层110上分别形成两层第一遮罩层311与312以及两层第二遮罩层321与322，其中第一遮罩层311与312以及第二遮罩层321与322形成方法已揭露于前述实施例中，在此不再重复叙述。
请参阅图10与图11，之后，以第一遮罩层311、312与第二遮罩层321、322作为遮罩，蚀刻这些初始绝缘层110，以形成第一绝缘层110a与110b，其中第一绝缘层110a具有多个凹槽R32a与多条沟渠T31a，而第一绝缘层110b具有多个凹槽R32b与多条沟渠T31b。
有别于前述实施例，在本实施例的第一绝缘层110a中，这些凹槽R32a皆从这些沟渠T31a的底部延伸至其中一层蚀刻终止层91。同样地，在本实施例的第一绝缘层110b中，这些凹槽R32b皆从这些沟渠T31b的底部延伸至另一层蚀刻终止层91。因此，在蚀刻这些初始绝缘层110之后，这些凹槽R32a、R32b与这些沟渠T31a、T31b会局部暴露这些蚀刻终止层91的表面。换句话说，各个凹槽R32a的底部B32a等于其中一层蚀刻终止层91的表面，而各个凹槽R32b的底部B32b等于另一层蚀刻终止层91的表面。
请参阅图11与图12，之后，在这些凹槽R32a与R32b内形成多个第一导电柱141，以及在这些沟渠T31a与T31b内形成第一线路层121与121’，其中这些第一导电柱141分别连接这些第一线路层121与121’。各个第一导电柱141具有端面141t，其中这些第一导电柱141的端面141t分别位于这些凹槽R32a与R32b的底部B32a、B32b。
由于这些凹槽R32a与R32b皆分别延伸至这些蚀刻终止层91，因此这些端面141t皆位于这些蚀刻终止层91上。换句话说，这些第一导电柱141都会延伸到这些蚀刻终止层91，并可接触蚀刻终止层91，而这些蚀刻终止层91会覆盖这些第一导电柱141的端面141t。因此，各个蚀刻终止层91可以位于承载板10与这些第一导电柱141之间，并且将各个第一导电柱141与金属层11隔开，以使这些第一导电柱141不会直接接触到金属层11。接着，在这些第一线路层121与121’上分别形成两层第二绝缘层112与112’、两层第二线路层122与122’以及多个第二导电柱142。
请参阅图12与图13，在形成这些第一导电柱141与第一线路层121、121’之后，利用这些离型层12，剥离支撑基板13及支撑基板13所连接的金属层11，以使连接第一绝缘层110a与110b的这两层金属层11能与支撑基板13分离，其中图13是以图12中支撑基板13下方的膜层结构作为举例说明，以说明后续流程。此外，图12所示的支撑基板13上方的膜层结构也可进行以上后续流程而制成另一块线路板。
请参阅图13与图14，在剥离支撑基板13与支撑基板13所连接的金属层11之后，移除连接蚀刻终止层91的金属层11，以叠露出蚀刻终止层91，其中移除金属层11的方法可为蚀刻或研磨。由于蚀刻终止层91覆盖端面141t，因此在以蚀刻方式移除金属层11的过程中，蚀刻终止层91能保护第一导电柱141不受蚀刻介质(例如蚀刻液)伤害。例如，蚀刻终止层91可为镍金属层，而金属层11可为铜金属层，所以可以选用氢氧化钠作为蚀刻介质来移除金属层11。由于镍金属不易被氢氧化钠腐蚀，因此以镍制成的蚀刻终止层91能保护第一导电柱141不受氢氧化钠的伤害。
请参阅图14与图15，在移除金属层11之后，移除这些蚀刻终止层91，以暴露各个第一导电柱141的端面141t，其中移除这些蚀刻终止层91的方法可以是蚀刻或研磨。之后，移除邻接这些第一导电柱141的部分第一绝缘层110b，以使这些第一导电柱141凸出于第一绝缘层111的表面。至此，线路板100大致上已制造完成。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，本发明所属技术领域中具有通常知识者，在不脱离本发明精神和范围内，当可作些许更动与润饰，因此本发明保护范围当视申请专利范围所界定者为准。
Claims (19)
1.一种线路板，其特征在于，包括：
第一绝缘层，具有第一表面与一相对该第一表面的第二表面；
第一线路层，配置于该第一绝缘层中，并具有第三表面与相对该第三表面的第四表面，其中该第一绝缘层覆盖该第三表面，而该第一绝缘层的该第二表面与该第一线路层的该第四表面切齐；以及
多个第一导电柱，配置于该第一绝缘层中，并连接该第一线路层，其中所述第一导电柱从该第一线路层的该第三表面朝向该第一绝缘层的该第一表面延伸，且所述第一导电柱凸出于该第一表面。
2.根据权利要求1所述的线路板，其特征在于，各该第一导电柱具有侧壁与相对于该第三表面的端面，其中该侧壁连接该端面的边缘，并从该端面的边缘延伸至该第一线路层，各该第一导电柱与该第一线路层重叠而形成重叠面积，其中在同一该第一导电柱中，该端面的宽度等于该重叠面积的宽度。
3.根据权利要求2所述的线路板，其特征在于，该端面的宽度与该重叠面积的宽度之间的比值介于0.7至1之间。
4.根据权利要求2所述的线路板，其特征在于，至少一个该第一导电柱的该侧壁与该第三表面垂直。
5.根据权利要求2所述的线路板，其特征在于，至少一个该第一导电柱的该侧壁的至少一部分与该第一线路层的侧边的至少一部分切齐。
6.根据权利要求1所述的线路板，其特征在于，所述第一导电柱与该第一线路层一体成型。
7.根据权利要求1所述的线路板，其特征在于，还包括：
第二线路层；
第二绝缘层，配置于该第一线路层与该第二线路层之间；以及
多个第二导电柱，配置于该第二绝缘层中，并连接该第一线路层与该第二线路层。
8.根据权利要求7所述的线路板，其特征在于，各该第二导电柱的宽度从该第一线路层朝向该第二线路层递增。
9.一种线路板的制造方法，其特征在于，包括：
在初始绝缘层上形成第一遮罩层，其中该第一遮罩层具有第一镂空图案；
在该第一遮罩层上形成第二遮罩层，其中该第二遮罩层具有不同于该第一镂空图案的第二镂空图案，而部分该第一镂空图案与部分该第二镂空图案重叠；
以该第一遮罩层与该第二遮罩层作为遮罩，蚀刻该初始绝缘层，以形成具有多个凹槽与多条沟渠的第一绝缘层，其中所述凹槽与所述沟渠连通，且所述凹槽从所述沟渠的底部朝向远离所述沟渠的方向延伸；
沉积导电材料于所述凹槽内与所述沟渠内，以在所述凹槽内形成多个第一导电柱，以及在所述沟渠内形成第一线路层；以及
移除邻接所述第一导电柱的部分第一绝缘层，以使所述第一导电柱凸出于该第一绝缘层的表面。
10.根据权利要求9所述的线路板的制造方法，其特征在于，还包括：
提供承载板，其包括：
支撑基板；
多层金属层，配置于该支撑基板上，其中一该金属层连接该支撑基板；以及
离型层，配置于相邻两层金属层之间；
在所述金属层上形成该初始绝缘层，其中另一该金属层连接该初始绝缘层；
在形成所述第一导电柱与该第一线路层之后，利用该离型层，剥离该支撑基板以及该支撑基板所连接的其中一该金属层，并保留连接该第一绝缘层的另一该金属层；以及
在剥离该支撑基板以及该支撑基板所连接的该金属层之后，移除连接该第一绝缘层的该金属层。
11.根据权利要求10所述的线路板的制造方法，其特征在于，在沉积该导电材料于所述凹槽内与所述沟渠内的过程中，更在该第一绝缘层上形成导电层，其中该导电层连接该第一线路层，而该第一线路层位于该导电层与所述第一导电柱之间，该线路板的制造方法更包括：
在剥离该支撑基板以及该支撑基板所连接的该金属层之前，移除该导电层。
12.根据权利要求9所述的线路板的制造方法，其特征在于，各该第一导电柱具有端面，在移除邻接所述第一导电柱的部分第一绝缘层之前，所述第一导电柱的该端面分别位于所述凹槽的底部，而该第一绝缘层的一部分覆盖所述第一导电柱的该端面。
13.根据权利要求9所述的线路板的制造方法，其特征在于，该第一遮罩层为金属图案层，而在该初始绝缘层上形成该第一遮罩层的方法包括：
在该初始绝缘层上形成金属层；以及
图案化该金属层。
14.根据权利要求13所述的线路板的制造方法，其特征在于，在该初始绝缘层上形成该金属层的方法包括在该初始绝缘层上贴合金属箔片。
15.根据权利要求9所述的线路板的制造方法，其特征在于，该第二遮罩层为光阻图案层，蚀刻该初始绝缘层的方法包括：
以该第一遮罩层作为遮罩，灰化该第二遮罩层与部分该初始绝缘层。
16.根据权利要求9所述的线路板的制造方法，其特征在于，更包括：
在形成所述第一导电柱与该第一线路层之后，在该第一线路层上形成第二绝缘层、第二线路层与多个第二导电柱，其中该第二绝缘层配置于该第一线路层与该第二线路层之间，而所述第二导电柱配置于该第二绝缘层中，并连接该第一线路层与该第二线路层。
17.根据权利要求9所述的线路板的制造方法，其特征在于，还包括；
提供承载板，其包括：
支撑基板；
多层金属层，配置于该支撑基板上，其中一该金属层连接该支撑基板；以及
离型层，配置于相邻两层金属层之间；
在所述金属层上形成蚀刻终止层与该初始绝缘层，其中另一该金属层连接该蚀刻终止层；
在形成所述第一导电柱与该第一线路层之后，利用该离型层，剥离该支撑基板以及该支撑基板所连接的其中一该金属层，并保留连接该第一绝缘层的另一该金属层；以及
在剥离该支撑基板以及该支撑基板所连接的该金属层之后，移除连接该第一绝缘层的该金属层。
18.根据权利要求17所述的线路板的制造方法，其特征在于，在蚀刻该初始绝缘层之后，所述凹槽从所述沟渠的底部延伸至该蚀刻终止层。
19.根据权利要求18所述的线路板的制造方法，其特征在于，各该第一导电柱具有端面，在移除邻接所述第一导电柱的部分第一绝缘层之前，更包括：
移除该蚀刻终止层，以暴露各该第一导电柱的该端面。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108125490A TWI728410B (zh) | 2019-07-18 | 2019-07-18 | 電路板結構及其製作方法 |
| US17/234,826 US11315865B2 (en) | 2019-07-18 | 2021-04-20 | Circuit board structure and manufacturing method thereof |
| US17/234,826 | 2021-04-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115226301A true CN115226301A (zh) | 2022-10-21 |
Family
ID=74344032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210161006.1A Pending CN115226301A (zh) | 2019-07-18 | 2022-02-22 | 线路板及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11011458B2 (zh) |
| CN (1) | CN115226301A (zh) |
| TW (2) | TWI728410B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11637060B2 (en) | 2019-07-18 | 2023-04-25 | Unimicron Technology Corp. | Wiring board and method of manufacturing the same |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5246817A (en) | 1985-08-02 | 1993-09-21 | Shipley Company, Inc. | Method for manufacture of multilayer circuit board |
| JP3889856B2 (ja) * | 1997-06-30 | 2007-03-07 | 松下電器産業株式会社 | 突起電極付きプリント配線基板の製造方法 |
| JP2003059971A (ja) * | 2001-08-20 | 2003-02-28 | Nec Kansai Ltd | 配線基板及びその製造方法並びに半導体装置 |
| TW502392B (en) | 2001-09-28 | 2002-09-11 | Taiwan Semiconductor Mfg | Manufacturing method of solder bumps |
| CN101902884B (zh) | 2009-05-26 | 2012-11-07 | 欣兴电子股份有限公司 | 形成复合材料电路板结构的方法 |
| TWI393233B (zh) | 2009-08-18 | 2013-04-11 | Unimicron Technology Corp | 無核心層封裝基板及其製法 |
| TWI556382B (zh) | 2014-08-26 | 2016-11-01 | 矽品精密工業股份有限公司 | 封裝基板及其製法 |
| CN107424973B (zh) * | 2016-05-23 | 2020-01-21 | 凤凰先驱股份有限公司 | 封装基板及其制法 |
| CN107872929B (zh) | 2016-09-27 | 2021-02-05 | 欣兴电子股份有限公司 | 线路板与其制作方法 |
| TWI644598B (zh) | 2017-04-21 | 2018-12-11 | 南亞電路板股份有限公司 | 電路板結構及其形成方法 |
| JP2019062113A (ja) | 2017-09-27 | 2019-04-18 | 日立化成株式会社 | 配線層の製造方法 |
| JP7378910B2 (ja) | 2017-10-31 | 2023-11-14 | 株式会社アドテックエンジニアリング | 両面露光装置及び両面露光方法 |
| TWI693872B (zh) * | 2018-10-29 | 2020-05-11 | 欣興電子股份有限公司 | 電路板製造方法 |
-
2019
- 2019-07-18 TW TW108125490A patent/TWI728410B/zh active
- 2019-09-23 US US16/579,812 patent/US11011458B2/en active Active
-
2021
- 2021-04-20 US US17/234,826 patent/US11315865B2/en active Active
-
2022
- 2022-02-17 TW TW111105897A patent/TWI794016B/zh active
- 2022-02-22 CN CN202210161006.1A patent/CN115226301A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US11315865B2 (en) | 2022-04-26 |
| TWI794016B (zh) | 2023-02-21 |
| US11011458B2 (en) | 2021-05-18 |
| US20210020561A1 (en) | 2021-01-21 |
| TWI728410B (zh) | 2021-05-21 |
| US20210242123A1 (en) | 2021-08-05 |
| TW202106137A (zh) | 2021-02-01 |
| TW202245566A (zh) | 2022-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100304317B1 (ko) | 전기회로상에영구결속을위한융기된금속접촉부형성방법 | |
| KR101077380B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| US8389871B2 (en) | Multilayered wiring board and method of manufacturing the same | |
| US8847082B2 (en) | Multilayer wiring substrate | |
| US8416577B2 (en) | Coreless substrate and method for making the same | |
| KR20110037332A (ko) | 인쇄회로기판 및 그 제조방법 | |
| CN115226301A (zh) | 线路板及其制造方法 | |
| JP2011014644A (ja) | 配線基板およびその製造方法 | |
| CN105592639A (zh) | 电路板及其制作方法 | |
| US20220007507A1 (en) | Wiring circuit board and producing method thereof | |
| KR20040023773A (ko) | 도체 배선 패턴의 형성 방법 | |
| US20140174791A1 (en) | Circuit board and manufacturing method thereof | |
| US11637060B2 (en) | Wiring board and method of manufacturing the same | |
| KR20150083401A (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
| KR101558579B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR101179716B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조방법 | |
| TWI751506B (zh) | 線路板及其製造方法 | |
| CN117594550A (zh) | 走线基板及走线基板的制作方法 | |
| JP2010087222A (ja) | プリント配線板の製造方法及びプリント配線板 | |
| KR100652132B1 (ko) | 인쇄 회로 기판 및 이의 제작 방법 | |
| KR20230033484A (ko) | 인쇄회로기판의 제조방법 | |
| JP5223213B2 (ja) | 多層配線板、半導体装置パッケージ及び電子機器 | |
| KR20150115346A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| KR20140025824A (ko) | 전자 칩이 내장된 회로기판의 제조 방법 | |
| JP4359991B2 (ja) | フィルムキャリアの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |