WO2005081311A1 - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
WO2005081311A1
WO2005081311A1 PCT/JP2005/003096 JP2005003096W WO2005081311A1 WO 2005081311 A1 WO2005081311 A1 WO 2005081311A1 JP 2005003096 W JP2005003096 W JP 2005003096W WO 2005081311 A1 WO2005081311 A1 WO 2005081311A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive pattern
conductive
circuit device
circuit board
manufacturing
Prior art date
Application number
PCT/JP2005/003096
Other languages
English (en)
French (fr)
Inventor
Yusuke Igarashi
Sadamichi Takakusaki
Motoichi Nezu
Takaya Kusabe
Original Assignee
Sanyo Electric Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co., Ltd. filed Critical Sanyo Electric Co., Ltd.
Priority to JP2006510320A priority Critical patent/JP4785139B2/ja
Priority to US10/588,467 priority patent/US7714232B2/en
Publication of WO2005081311A1 publication Critical patent/WO2005081311A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Definitions

  • the present invention relates to a circuit device and a method of manufacturing the same, and more particularly to a circuit device having conductive patterns having different thicknesses and a method of manufacturing the same.
  • FIG. 10 (A) is a perspective view of the hybrid integrated circuit device 100
  • FIG. 10 (B) is a sectional view taken along line XX ′ of FIG. 10 (A).
  • the conventional hybrid integrated circuit device 100 has the following configuration.
  • the hybrid integrated circuit device 100 is constituted by 101 and 101.
  • the entire hybrid integrated circuit device 100 is sealed with a sealing resin 102.
  • As a method of sealing with the sealing resin 102 there are an injection molding using a thermoplastic resin and a transfer molding using a thermosetting resin.
  • a hybrid integrated circuit board (hereinafter referred to as a substrate) on which a power element for a large current is mounted and a substrate on which a small signal element is mounted have a film thickness of a conductive pattern.
  • the thickness of the conductive pattern is, for example, 10.
  • the thickness of the conductive pattern is 3 5 ⁇ . Therefore, there is a problem that the cost rises if a substrate having a different pattern thickness is prepared according to the device to be mounted.
  • a main object of the present invention is to provide a circuit device and a method of manufacturing a circuit device capable of forming a fine pattern while securing current capacity.
  • the circuit device includes a conductive pattern formed on a surface of a circuit board, and a circuit element electrically connected to the conductive pattern.
  • the conductive pattern includes a first conductive pattern, The first conductive pattern and the second conductive pattern, comprising a second conductive pattern formed to be thicker than the first conductive pattern;
  • the surfaces of the turns are arranged at substantially the same level, and the rear surface of the second conductive pattern is provided with a convex portion projecting in the thickness direction from the rear surface of the first conductive pattern. It is characterized by.
  • the circuit device includes: a conductive pattern formed on a surface of a circuit board;
  • the circuit device of the present invention includes: a conductive pattern formed on a surface of a circuit board; and a circuit element electrically connected to the conductive pattern.
  • the conductive pattern includes: a first conductive pattern; A second conductive pattern formed to be thicker than the first conductive pattern, and a projection projecting in a thickness direction is provided on a front surface and a back surface of the second conductive pattern. I do.
  • an edge portion having substantially the same thickness as the first conductive pattern is formed around the convex portion.
  • the width of the edge portion is wider than the thickness of the first conductive pattern.
  • the opening is embedded in an insulating layer formed on a surface of the circuit board.
  • the circuit board is a metal board, a ceramic board, a print board, or a flexible sheet.
  • a first circuit element is connected to the first conductive pattern, and a second circuit element having a larger current capacity than the first circuit element is connected to the second conductive pattern.
  • the circuit element is connected.
  • a conductive foil having a convex portion projecting in a thickness direction provided on a surface thereof is prepared, and the convex portion is embedded in an insulating layer provided on a surface of a circuit board.
  • a conductive foil having a surface protruding in the thickness direction and having a ⁇ portion provided on the surface is prepared, and the back surface of the conductive foil is adhered to an insulating layer provided on the surface of the circuit board.
  • a conductive foil having convex portions projecting in the thickness direction provided on the front and back surfaces is prepared, and the convex portions are embedded in an insulating layer provided on the front surface of the circuit board.
  • a first conductive pattern including a first conductive pattern and a second conductive pattern including the projections and being thicker than the first conductive pattern;
  • the side surface of the convex portion is a curved surface.
  • the method of manufacturing a circuit device according to the present invention is characterized in that the jung is performed so that an edge having the same thickness as the conductive pattern of BU B1 itself remains.
  • the method for manufacturing a circuit device according to the present invention is characterized in that the thickness is wider than the thickness of the conductive pattern.
  • FIG. 1 (A) is a perspective view of the hybrid integrated circuit device of the present invention
  • FIG. 1 (B) is a cross-sectional view of the hybrid integrated circuit device of the present invention
  • FIG. 3 is a perspective view of the hybrid integrated circuit device
  • FIG. 3 (A) is a cross-sectional view of the hybrid integrated circuit device of the present invention
  • FIG. 3 (B) is a cross-sectional view of the hybrid integrated circuit device of the present invention
  • FIG. 3 (C) is a cross-sectional view of the hybrid integrated circuit device of the present invention
  • FIG. 4 (A) is a cross-sectional view illustrating a method of manufacturing the hybrid integrated circuit device of the present invention.
  • FIG. 4 (B) is a cross-sectional view illustrating a method of manufacturing a hybrid integrated circuit device of the present invention
  • FIG. 4 (C) is a cross-sectional view illustrating a method of manufacturing a hybrid integrated circuit device of the present invention
  • FIG. 4D is a cross-sectional view illustrating a method of manufacturing a hybrid integrated circuit device according to the present invention
  • FIG. 4E is a cross-sectional view illustrating a method of manufacturing a hybrid integrated circuit device according to the present invention
  • FIG. 4 (F) is a cross-sectional view illustrating a method of manufacturing the hybrid integrated circuit device of the present invention
  • FIG. 5 (A) is a cross-sectional view illustrating the method of manufacturing the hybrid integrated circuit device of the present invention.
  • FIG. 5 (A) is a cross-sectional view illustrating the method of manufacturing the hybrid integrated circuit device of the present invention.
  • FIG. 5 (B) is a cross-sectional view for explaining a method of manufacturing a hybrid integrated circuit device of the present invention
  • FIG. 5 (C) is a cross-sectional view for explaining a method of manufacturing the hybrid integrated circuit device of the present invention
  • FIG. 5D is a cross-sectional view for explaining the method of manufacturing the device
  • FIG. 5D is a cross-sectional view for explaining the method of manufacturing the hybrid integrated circuit device of the present invention
  • FIG. FIG. 6A is a cross-sectional view illustrating a method of manufacturing a hybrid integrated circuit device according to the present invention
  • FIG. 6A is a cross-sectional view illustrating a method of manufacturing a hybrid integrated circuit device according to the present invention.
  • FIG. 6C is a cross-sectional view illustrating a method of manufacturing a hybrid integrated circuit device according to the present invention.
  • FIG. 6C is a cross-sectional view illustrating a method of manufacturing a hybrid integrated circuit device according to the present invention.
  • FIG. 6 (D) is a cross-sectional view for explaining a method of manufacturing a hybrid integrated circuit device of the present invention
  • FIG. 6 (E) is a cross-sectional view of the hybrid integrated circuit device of the present invention.
  • FIG. 6 (F) is a cross-sectional view for explaining a method of manufacturing the hybrid integrated circuit device of the present invention
  • FIG. 7 (A) is a cross-sectional view for explaining the method of manufacturing the hybrid integrated circuit device of the present invention.
  • FIG. 6 (D) is a cross-sectional view for explaining a method of manufacturing a hybrid integrated circuit device of the present invention
  • FIG. 6 (E) is a cross-sectional view of the hybrid integrated circuit device of the present invention.
  • FIG. 7B is a cross-sectional view for explaining a method of manufacturing an integrated circuit device.
  • FIG. 7B is a cross-sectional view for explaining a method of manufacturing a hybrid integrated circuit device of the present invention.
  • FIG. 7D is a cross-sectional view illustrating a method of manufacturing a hybrid integrated circuit device according to the present invention.
  • FIG. 7D is a cross-sectional view illustrating a method of manufacturing a hybrid integrated circuit device according to the present invention.
  • FIG. 8 is a cross-sectional view illustrating a method for manufacturing a hybrid integrated circuit device of the present invention.
  • FIG. 8 (A) is a cross-sectional view of the hybrid integrated circuit device of the present invention.
  • FIG. 8 (A) is a cross-sectional view of the hybrid integrated circuit device of the present invention.
  • FIG. 8B is a cross-sectional view for explaining a manufacturing method of the hybrid integrated circuit device of the present invention.
  • FIG. 9B is a cross-sectional view for explaining a manufacturing method of the hybrid integrated circuit device of the present invention.
  • FIG. 10 (A) is a perspective view for explaining a method of manufacturing a conventional hybrid integrated circuit device, and
  • FIG. 10 (B) is a sectional view for explaining a conventional hybrid integrated circuit.
  • FIG. 6 is a cross-sectional view illustrating a method for manufacturing the device.
  • BEST MODE FOR CARRYING OUT THE INVENTION With reference to FIG. 1, the configuration of the hybrid integrated circuit device 10 of the present invention will be described.
  • FIG. 1 (A) is a perspective view of the hybrid integrated circuit device 10
  • FIG. 1 (B) is a cross-sectional view taken along the line XX ′ of FIG. 1 (A).
  • the hybrid integrated circuit device 10 of the present invention includes a conductive pattern 18 formed on the surface of a circuit board 16 and a circuit element 14 electrically connected to the conductive pattern 18. Further, the conductive pattern 18 is composed of a first conductive pattern 18A and a second conductive pattern 18B formed thicker than the first conductive pattern 18A. The second conductive pattern 18B has a larger current capacity than the first conductive pattern 18A.
  • a board made of metal, ceramic, or the like is preferable in terms of heat radiation. However, a flexible sheet or a printed substrate made of a resin may be used, as long as at least the surface of the substrate is insulated.
  • a 1, Cu or Fe can be used as a metal, and Al 2 O 3 , A 1 N can be used as a ceramic. Can be adopted.
  • a material having excellent mechanical strength and heat radiation can be used as the material of the circuit board 16.
  • the surface of the circuit board 16 is covered with the insulating layer 17. Then, a conductive pattern 18 is formed on the surface of the insulating layer 17. That is, the circuit board 16 and the conductive pattern 18 are insulated by the insulating layer 17. The surface of the circuit board 16 made of A 1 is anodized.
  • the back surface of the circuit board 16 is sealed with a sealing resin so that the heat generated from the circuit element 14 mounted on the surface of the circuit board 16 can be appropriately released to the outside. It is exposed to the outside from 12.
  • the entire device including the back surface of the circuit board 16 can be sealed with the sealing resin 12.
  • the surface of the circuit board 16 may be sealed with a case material.
  • the circuit element 14 is fixed on the conductive pattern 18, and the circuit element 14 and the conductive pattern 18 form a predetermined electric circuit.
  • Circuit element 14 Active elements such as transistor-diodes and passive elements such as capacitors and resistors are used.
  • a power semiconductor element or the like that generates a large amount of heat may be fixed to the circuit board 16 via a heat sink made of metal.
  • a resin-sealed type circuit device can be mounted on the conductive pattern 18.
  • the active elements and the like mounted face up are electrically connected to the conductive pattern 18 via the thin metal wires 15.
  • the circuit element 14 includes a first circuit element 14A through which a relatively small current flows, and a second circuit element 14B through which a large current flows.
  • an example of the first circuit element 14A is an LSI chip, a capacitor, a resistor, and the like.
  • the LSI chip whose back surface is electrically connected to the ground potential or the like is connected to the conductive pattern 18 via the row material and the conductive paste.
  • the LSI chip whose back surface is not electrically connected is connected to the conductive pattern 18 via an insulating adhesive.
  • the first circuit element 14A having a small current capacity is fixed to a first conductive pattern 18A formed as thin as, for example, about several tens of ⁇ .
  • the second circuit element 14B is connected to a second conductive pattern 18B which is formed thick, for example, on the order of several hundred meters.
  • the second circuit element 14 B includes a power transistor for controlling a large current, for example, a power MOS (Metal Oxide Semiconductor, IGBT (Insulated Gate Bipolar Transistor), A power IC can also be used.
  • the second circuit element 14B has a small chip, small size, and high performance, so it generates a large amount of heat. appear.
  • the conductive pattern 18 is made of metal such as copper and is formed insulated from the substrate 16. Also, a pad made of the conductive pattern 18 is formed on the side from which the lead 11 is derived. Although the lead has been described for one-sided derivation, it is sufficient if it is derived from at least one side. Further, the conductive pattern 18 is formed by using the insulating layer 17 as an adhesive. It is adhered to the surface of the circuit board 16.
  • the conductive pattern 18 is composed of a first conductive pattern 18A and a second conductive pattern 18B formed to be thicker than the first conductive pattern 18A. The first conductive pattern 18A has a narrower pattern rule than the second conductive pattern 18B.
  • the first conductive pattern 18A is a pattern formed to be as thin as several tens / i in.
  • the thickness of the first conductive pattern 18 A is selected, for example, in the range of about to about 80 ⁇ .
  • the thickness of the first conductive pattern 18 A suitable for the mass production level is, for example, about 30 ⁇ .
  • the distance between patterns can be reduced to about 50 ⁇ by wet etching.
  • the interval between patterns refers to the distance from the inner end to the end of an adjacent pattern.
  • the width of the pattern can be reduced to about 5 ⁇ m, so that a fine pattern can be formed.
  • the first conductive pattern 18A is used, for example, as a pattern through which an electric signal of about several milliamperes passes.
  • a control signal of the LSI element passes through the first conductive pattern 18A.
  • the second conductive pattern 18B is a pattern formed to be thicker than the first conductive pattern 18A.
  • the thickness of the second conductive pattern 18B can be selected from 35 ⁇ to about 500 ⁇ m according to the required current capacity.
  • the interval between patterns and the width thereof can be made about 30 ⁇ .
  • a current of about 50 amperes can be conducted.
  • the insulating layer 17 is formed over the entire surface of the circuit board 16 and has a function of bonding the back surface of the conductive pattern 18 to the surface of the circuit board 16. Further, the insulating layer 17 is made of resin filled with an inorganic filler such as alumina, and has excellent heat conductivity.
  • the distance between the lower end of the conductive pattern 18 and the surface of the circuit board 16 (the minimum thickness of the insulating layer 17) varies depending on the withstand voltage. However, about 50 ⁇ m or more is preferable.
  • the lead 11 is fixed to a pad provided on the periphery of the circuit board 16 and has a function of, for example, performing input and output with the outside.
  • a large number of leads 11 are provided on one side.
  • the bonding between the lead 11 and the pad is performed via a conductive adhesive such as solder (blow material).
  • the sealing resin 12 is formed by transfer molding using a thermosetting resin or by injection molding using a thermoplastic resin.
  • a sealing resin 12 is formed so as to seal the circuit board 16 and the electric circuit formed on the surface thereof, and the back surface of the circuit board 16 is exposed from the sealing resin 12.
  • sealing methods other than sealing by a mold can be applied to the hybrid integrated circuit device of the present embodiment. For example, other sealing methods such as sealing by resin potting, sealing by a case material, etc. It is possible to apply.
  • the conductive pattern 18 can be divided into the first conductive pattern 18 A formed thin and the second conductive pattern 18 B formed thick.
  • the first conductive pattern 18A is indicated by a solid line
  • the second conductive pattern 18B is indicated by a hatched pattern. That is, a pattern through which a small signal passes can be designed as the first conductive pattern 18A, and a pattern through which a large signal passes can be designed as the second conductive pattern 18B.
  • the large signal for example, a signal for driving a speaker or a motor can be given.
  • a signal input / output to / from a first circuit element 14A, which is an LSI element, or a signal input to a control terminal of a second circuit element 14B, which is a switching element You can give an electric signal.
  • the pattern connected to the first circuit element which is an LSI element, is constituted by the first conductive pattern 18A.
  • the first conductive pattern 18A Used for signal processing of LSI elements Since the electrical signal is about several milliamperes, the first conductive pattern 18 A having a thickness of about several tens / sufficiently has a sufficient current capacity. Further, since the first conductive pattern 18A is finely formed, an LSI element having a large number of terminals can be used as the first circuit element 14A.
  • the second conductive pattern 18B is connected to inflow / outflow electrodes of a first circuit element 14B such as a power transistor. That is, the switching of the large current flowing through the second conductive pattern 18B is performed based on the small signal input via the first conductive pattern 18A.
  • second conductive pattern 18B The details of the second conductive pattern 18B will be described with reference to FIG. 3 (A) to 3 (C) show the shape of the second conductive pattern 18B.
  • thick second conductive pattern 18B is formed by providing protrusions 22 partially.
  • a convex portion 22 provided on the back surface of the second conductive pattern 18 B and integrally protruding in the thickness direction is embedded in the insulating layer 17.
  • the upper surface of the first conductive pattern 18A and the upper surface of the second conductive pattern 18B are located substantially on the same plane.
  • the thickness of the first conductive pattern 18 A is defined as T 1
  • the depth at which the convex portion 22 of the second conductive pattern 18 B is buried in the insulating layer 17 is defined as T 2
  • T 1 is preferably from 9 / xm to about 80 ⁇ in order to form the first conductive pattern 18A finely.
  • the thickness of ⁇ 2 is preferably from 35 / itn to about 500 ⁇ to secure the current capacity of the second conductive pattern 18B. That is, the thickness of the second conductive pattern 18B is smaller than that of the first conductive pattern 18A by ⁇ ⁇ 2.
  • ⁇ 3 is preferably from about 50 im to about 200 ⁇ m in consideration of pressure resistance.
  • the advantage obtained by partially embedding the second conductive pattern 18B in the insulating layer 17 will be described.
  • the heat generated from the second circuit element 14 B is It can be emitted to the outside via the conductive pattern 18 B and the insulating layer 17.
  • an insulating layer 17 filled with filler is used.
  • the insulating layer 17 be thin as long as the pressure resistance can be ensured. Therefore, the distance between the second conductive pattern 18B and the circuit board 16 can be reduced by partially embedding the second conductive pattern 18B in the insulating layer 17. I can do it. This contributes to improving the heat radiation of the entire device.
  • the second conductive pattern 18 B by burying the second conductive pattern 18 B in the insulating layer 17, the area where the back surface of the second conductive pattern 18 B contacts the insulating layer 17 can be increased. Can be. Therefore, heat dissipation can be further improved. If the convex part 22 is compared to a cube, each surface except the substantial upper surface is in contact with the insulating layer 17. Therefore, since the heat dissipation can be improved, it is possible to realize a configuration in which the heat sink is omitted. Furthermore, since the second conductive pattern 18B is partially embedded in the insulating layer 17, the adhesion to the rain can be improved. Therefore, the peel strength of the second conductive pattern 18B can be improved.
  • the first conductive pattern 18A is not embedded in the insulating layer 17, a long distance between the back surface of the first conductive pattern 18A and the circuit board 16 can be ensured. Accordingly, the parasitic capacitance generated between the first conductive pattern 18A and the circuit board 16 can be reduced. Therefore, even when a high-frequency electric signal is passed through the first conductive pattern 18A, a signal delay or the like due to the parasitic capacitance is prevented.
  • the edge 18D is a portion formed on the periphery of the second pattern 18B, and has a thickness equivalent to that of the first conductive pattern 18A.
  • the edge 18D is a portion provided because the production of the conductive pattern 18 is performed by etching. Specifically, when the conductive pattern 18 is patterned by etching, a margin is provided around the protrusion 22 in order to prevent the protrusion 22 from being etched. This margin portion becomes the edge 18 D and the periphery of the projection 22 It is located in.
  • the width T4 of the edge 18D is preferably not less than the thickness of the first conductive pattern 18A. As an example, the width T4 is preferably about 100 ⁇ m or more.
  • the etching for patterning the conductive pattern 18 proceeds isotropically.
  • the width T 4 of the edge 18 D is made larger than the thickness of the first conductive pattern 18 A. Is preferred.
  • FIG. 3 (B) another configuration for forming the second conductive pattern 18B thickly will be described.
  • a second conductive pattern 18B having a convex portion 22 whose thickness portion protrudes upward is formed. Therefore, the cross-sectional area of the second conductive pattern 18B is increased, and a large current capacity can be secured.
  • the transient thermal resistance can be reduced by increasing the thickness.
  • the bottom surfaces of the first and second conductive patterns are located on the same plane.
  • the second conductive pattern 18B is formed to be thick by protruding both upward and downward.
  • the projection 22 is formed on the front surface and the back surface of the second conductive pattern 18B. Therefore, it is possible to further increase the thickness of the second conductive pattern 18B, and it is possible to further increase the effects of securing current capacity and reducing transient thermal resistance.
  • the second conductive pattern 18B is formed by etching a plurality of times, the edge T4 can be made smaller and the pattern can be made thicker. As shown in Fig. 4 (D), Fig. 5 (C), and Fig. 6 (D), when the thin pattern and the thick pattern are composed of Has the advantage of putting together at once.
  • a conductive foil 20 is prepared and a resist 21 is formed on the surface thereof.
  • a metal whose main material is ⁇ , an alloy of Fe and Ni, or a material whose main material is A 1 can be used as the material of the conductive foil 20.
  • the thickness of the conductive foil 20 depends on the thickness of the conductive pattern 18 to be formed. If the thickness of the second conductive pattern 18B is about several hundreds / im, the conductive foil 20 having the thickness or more is employed.
  • the resist 21 covers a portion where the second conductive pattern 18B is formed.
  • the resist 21 is used as an etching mask to perform a wet etching, and the main surface on which the resist 21 is not formed is etched.
  • the surface of the conductive foil 20 in a region not covered by the resist 21 is etched, and a depression 23 is formed.
  • the region where the first conductive pattern 18A is formed is formed sufficiently thin so that fine patterning can be performed.
  • the thickness of the conductive foil 20 is reduced to about 9 to 80 ⁇ .
  • the portion covered with the resist 21 becomes a convex portion 22 that protrudes in a convex shape.
  • the resist 21 is peeled off.
  • circuit board 16 provided with insulating layer 17 on the surface and conductive foil 20 are brought into close contact with each other. Specifically, conductive foil 20 is adhered to circuit board 16 so that protrusion 22 is embedded in insulation layer 17. If this adhesion is performed by a vacuum press, it is possible to prevent voids generated by air between the conductive foil 20 and the insulating layer 17.
  • the side surface of the projection 22 formed by isotropic etching has a smooth curved surface. Therefore, when the conductive foil 20 is pressed into the insulating layer 17, the resin penetrates along the curved surface, and the unfilled portion disappears.
  • the pattern jung of the conductive foil 20 adhered to the circuit board 16 is performed. Specifically, after forming a resist 21 conforming to the shapes of the first and second conductive patterns to be formed, patterning is performed by performing a wet etching. Here, the resist 21 covering the conductive foil 20 in the region corresponding to the second conductive pattern 18B is formed wider than the convex portion 22. This is to prevent the projections 22 from being eroded by the etching in the next step. Further, when the displacement of the mask at the time of forming the resist 21 is taken into consideration, the conductive pattern 18 can be reliably separated by etching according to the above configuration.
  • the conductive foil 20 in the region excluding the protrusions 22 is patterned and partially removed to form a thin first conductive pattern 18A and a thick second conductive pattern 1A. 8 B are formed. Therefore, by patterning the portion of the conductive foil 20 having a thickness of, for example, about 30 ⁇ m, the conductive patterns 18 having different thicknesses can be collectively formed.
  • the thickness of the conductive foil 20 in the region where the depression 23 (see FIG. 4 (B)) is formed is as thin as about several tens ⁇ . Therefore, the first conductive pattern 18 # can be formed finely.
  • a thin first conductive pattern 18A and a thick second conductive pattern 18B can be formed by one etching.
  • the edge 18D is formed so as to surround the projection 22 in a planar manner.
  • the edge 21D is formed by forming the resist 21 covering the upper part of the convex part 22 wider than the convex part 22.
  • the above configuration can prevent the protrusion 22 from eroding due to the error.
  • FIG. 5 a second method for manufacturing the above-described hybrid integrated circuit device will be described.
  • a manufacturing method for forming the second conductive pattern 18B shown in FIG. 3 (B) will be described.
  • the method of forming the conductive pattern 18 here is basically the same as the method described with reference to FIG. 4, and therefore the description will focus on the differences.
  • conductive foil 20 is adhered to insulating layer 17 applied to the surface of circuit board 16.
  • the crimping is performed while the conductive foil 20 is in a thick state, the generation of “wrinkles J” of the conductive foil 20 in the crimping process can be suppressed.
  • etching is performed on the surface of the conductive foil 20. By this etching, the region where the thin first conductive pattern 18 A is formed is formed. Make the conductive foil 20 sufficiently thin After the etching is completed, the resist 21 is peeled off.
  • a new resist 21 is applied to the surface of the conductive foil 20 and then the resist is formed so that the first and second conductive patterns are formed. Perform the pattern Jung of step 21. Also in this case, the resist 21 covering the convex portion 22 is covered so as to be wider than the convex portion 22 so that the edge 18D as described above is formed. In other words, the resist is extended from the side of the convex part 2 2 to the thin part. G 21 is applied.
  • the first and second conductive patterns are formed by performing etching through the resist 21. Since the edge portion 18D is formed, the convex portion 22 is not etched, and stable patterning can be performed. After this etching is completed, the resist 21 is peeled off.
  • FIG. 6 a third method of manufacturing a hybrid integrated circuit device will be described.
  • a manufacturing method for forming the second conductive pattern 18B shown in FIG. 3 (C) will be described.
  • the method of forming the conductive pattern 18 here is basically the same as the method described with reference to FIG. 4, and therefore the description will focus on the differences.
  • a resist 21 is formed on the surface of conductive foil 20 on which second conductive pattern 18B is to be formed and etched. I do. By this etching, a convex portion 22 is formed. The thickness of the conductive foil 20 in the region where the recess 23 is provided is larger than the first conductive pattern 18 A to be formed. In addition, since the crimping is performed while abutting the press-fitting jig on the surface, the generation of “wrinkles” of the conductive foil in the press-fitting process can be suppressed.
  • the surface of the region where the protrusion 22 is formed is covered with a resist 21.
  • etching is performed. The purpose of the etching in this step is to form the protrusions 22 on both surfaces of the conductive foil 20 and to make the conductive foil 20 thin in the region where the recessed portion 23 is provided. After this step is completed, the registry 21 is separated.
  • first and second conductive patterns are formed.
  • the patterning of the register 21 is performed.
  • the resist 21 covering the convex portion 22 is protruded and covered.
  • the second conductive pattern 18B is formed thick by forming the projections 22 on both main surfaces of the conductive foil 20.
  • the front and back surfaces of conductive ⁇ 20 corresponding to the region where second conductive pattern 18B is to be formed A register 21 is formed at the beginning. Then, by etching the front surface and the back surface of the conductive foil 20, the upper portions 22 are formed on both main surfaces. Therefore, the projections 22 can be formed on both main surfaces of the conductive foil 20 by one etching.
  • the conductive foil 20 is brought into close contact with the circuit board 16 so that the protrusion 22 is embedded in the insulating layer 17 and then the conductive pattern is formed.
  • 1 Perform patterning of 8. Since this method is the same as that described with reference to FIG. 6, its description is omitted. The above is the description of the step of patterning the conductive pattern 18.
  • circuit elements are arranged at desired locations as shown in FIG. 8, and the circuit elements are electrically connected to conductive patterns 18.
  • the circuit element 14 is fixed to the conductive pattern (land) 18 via solder or conductive paste.
  • the first circuit element 14 # for processing a small current is fixed to the first conductive pattern 18 #.
  • the second circuit element 14 # that generates a large amount of heat and generates a large amount of heat is fixed to the second conductive pattern 18 B.
  • the first conductive pattern 18A can form a fine pattern, an element having a large number of terminals such as an LSI element can be used as the first circuit element 14A.
  • the second conductive pattern 18 ⁇ is formed sufficiently thick, it is possible to use a power transistor, an LSI, or the like for processing a large current as the second circuit element 18 ⁇ . I can do it.
  • a plurality of units 24 constituting one hybrid integrated circuit device are formed on one circuit board 16 and die bonding and wire bonding can be performed collectively.
  • electrical connection between circuit element 14 and conductive pattern 18 is made via thin metal wire 15.
  • the thickness of the second conductive pattern 18B is embedded in the insulating resin 17, so that the upper surfaces of the first conductive pattern 18A and the second conductive pattern 18B have the same height. It has become. Therefore, when electrically connecting the second circuit element 14B, it is possible to use a thin wire of about several tens / Xm.
  • a transistor placed above a heat sink or the like has a large difference in height from the conductive pattern 18. This height difference was, for example, about 2 mm.
  • each unit 24 is separated. The separation of each unit can be performed by punching, dicing, bending, etc. using a press machine. After that, the lead 11 is fixed to the circuit board 16 of each cut. Referring to FIG. 9, resin sealing of each circuit board 16 is performed.
  • sealing is performed by transfer molding using a thermosetting resin. That is, after the circuit board 16 is housed in the mold 30 composed of the upper mold 30A and the lower mold 30B, the leads 11 are fixed by bringing both molds into contact with each other. Then, resin is sealed in the cavity 31 to perform a resin sealing step. Through the above steps, a hybrid integrated circuit device as shown in FIG. 1 is manufactured.
  • the conductive patterns were all formed with the same film thickness. Therefore, a wide pattern was formed in a portion requiring a large current, or a heat sink was separately adopted.
  • the thick second pattern 18B and the thin first pattern 18A can be formed on the same hybrid integrated circuit substrate. Therefore, heat dissipation and current capacity are ensured by the thick second conductive pattern 18B.
  • No. components can be mounted.
  • the protrusion 22 formed on the second conductive pattern 18 B is embedded in an insulating layer 17 covering the surface of the circuit board 16. Accordingly, heat dissipation can be improved. This is because the heat generated from the circuit element fixed to the second conductive pattern 18B is well conducted to the substrate 16 via the protrusion 22 embedded in the insulating layer 17. is there. If the filler is mixed into the insulating layer 17, the heat radiation property is further improved.
  • conductive patterns having different thicknesses on the surface of one circuit board. Therefore, a conductive pattern requiring a current capacity can be formed thick, and a conductive pattern at a portion where a relatively small current passes can be formed thin. In addition, the wiring density can be increased by the fine conductive pattern. From the above, it becomes possible to form conductive patterns having different pattern rules on one circuit board according to the required current capacity.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

電流容量を確保しつつ微細なパターンが形成可能な混成集積回路装置およびの製造方法を提供する。本発明の混成集積回路装置10は、回路基板16の表面に形成された導電パターン18と、導電パターン18と電気的に接続された回路素子14とを具備し、導電パターン18は、第1の導電パターン18Aと、第1の導電パターンよりも厚く形成された第2の導電パターン18Bとから成る。そして、第2の導電パターン18Bは、パターンの厚み方向に対して突出する凸部22が設けられている。

Description

明 細 書 回路装置およびその製造方法 技術分野
本発明は回路装置およびその製造方法に関し、 特に、 厚みが異なる導電パ ターンを有する回路装置おょぴその製造方法に関するものである。 背景技術
第 1 0図を参照して、従来の混成集積回路装置の構成を説明する（例えば、 特開平 6 — 1 7 7 2 9 5号公報 （第 4頁、 第：！ 図） を参照）。 第 1 0図 （A) は混成集積回路装置 1 0 0の斜視図であり、 第 1 0図 （B ) は第 1 0図 （A) の X— X ' 線に於ける断面図である。
従来の混成集積回路装置 1 0 0は次のよ う な構成を有する。 矩形の基板 1 0 6.と、 基板 1 0 6 の表面に設けられた絶縁層 1 0 7 と、 この絶縁層 1 0 7 上に形成された導電パターン 1 0 8 と、 導電パターン 1 0 8上に固着された 回路素子 1 0 4 と、 回路素子 1 0 4 と導電パターン 1 0 8 とを電気的に接続 する金属細線 1 0 5 と、 導電パターン 1 0 8 と電気的に接続されたリー ド 1 0 1 とで、 混成集積回路装置 1 0 0 は構成されている。 混成集積回路装置 1 0 0 は全体が封止樹脂 1 0 2で封止されている。 封止樹脂 1 0 2で封止する 方法と しては、 熱可塑性樹脂を用いたイ ンジェクショ ンモール ドと、 熱硬化 性樹脂を用いた ト ラ ンスファーモール ドとがある。
しかしながら、 上述したよ う な混成集積回路装置では、 大電流用のパワー 系の素子を実装した混成集積回路基板 （以下基板という） と小信号系の素子 を実装した基板では、 導電パターンの膜厚を変えていた。 例えばパワー系の 素子が実装される基板では、 導電パターンの厚みは例えば 1 0 であつ た。 また、 小信号系の素子が実装される基板では、 導電パターンの厚みは 3 5 μ πιであった。 従って、 実装される素子に応じて、 パターンの厚みが異な る基板を用意する と コス トが上昇する問題があった。
更に、 厚みが 1 0 0 m程度の厚い導電パターンを有する基板では、 厚い 導電パターンでは微細なパターンが形成できないこ とから、 端子数が多い L S I ( L a r g e S c a l e I n t e g r a t i o n ) を実装基板に実 装できない問題があった。 更にまた、 厚みが 3 5 μ m程度の薄い導電パター ンを有する基板に、 パワー系の素子を実装する と、 薄い導電パターンは断面 積が小さいので十分な電流容量を確保できない問題があつた。
本発明は、 上記した問題を鑑みて成されたものである。 本発明の主な目的 は、 電流容量を確保しつつ微細なパターンが形成可能な回路装置およびの製 造方法を提供するこ とにある。 発明の開不
本発明の回路装置は、 回路基板の表面に形成された導電パターンと 、 記 導電パターンと電気的に接続された回路素子とを具備し、 記導電パターン は、 第 1 の 電パターンと、 前記第 1 の導電パターンよ り も厚く形成された 第 2の導電パターンとから成り 、 前記第 1 の導電パターンと前記第 2の導電 ハ。ターンの 面は、 実質同一レベルに配置され、 前記第 2 の導電パタ —ンの 裏面には、 目 U記第 1 の導電パターンの裏面よ り も厚み方向に突出する凸部が 設けられるこ とを特徴とする。
本発明の回路装置は、 回路基板の表面に形成された導電パターンと 、 目 iJ ΐΒ
、 »- 導電パターンと電気的に接続された回路素子とを具備し、 記導電パターン は、 第 1 の導電パターンと、 前記第 1 の導電パターンよ り 厚く形成された 第 2の導電パターンとから成り 、 前記第 1 の導電パターンと 刖記第 2の導電 ハ。ターンの裏面は、 実質同一レベルに配置され、 前記第 2 の導電パタ —ンの 表面には、 目 IJ記第 1 の導電パターンの表面よ り も厚み方向に突出する凸部が 設けられるこ とを特徴とする。 本発明の回路装置は、 回路基板の表面に形成された導電パターンと、 前記 導電パターンと電気的に接続された回路素子とを具備し、 前記導電パターン は、 第 1 の導電パターンと、 前記第 1 の導電パターンよ り も厚く形成された 第 2の導電パターンとから成り 、 前記第 2の導電パターンの表面おょぴ裏面 には、 厚み方向に突出する凸部が設けられるこ と を特徴とする。
更に本発明の回路装置では、 前記凸部の周囲には、 第 1 の導電パターンと 実質同じ膜厚の縁部が形成されるこ とを特徴とする。
更に本発明の回路装置では、 前記縁部の幅を、 前記第 1 の導電パターンの 厚みよ り も広くするこ とを特徴とする。
更に本発明の回路装置では、 前記 ΰ部は、 前記回路基板の表面に形成され た絶縁層に埋め込まれるこ とを特徴とする。
更に本発明の回路装置では、前記回路基板は、金属基板、セラ ミ ック基板、 プリ ン ト基板またはフレキシプルシー トであるこ と を特徴とする。
更に本発明の回路装置では、 前記第 1 の導電パターンには第 1 の回路素子 が接続され、 前記第 2の導電パターンには、 前記第 1 の回路素子よ り も電流 容量が大きい第 2の回路素子が接続されるこ とを特徴とする。
本発明の回路装置の製造方法は、 厚み方向に突出する凸部が表面に設けら れた導電箔を用意し、 回路基板の表面に設けた絶縁層に前記凸部が埋め込ま れるよ う に、 前記導電箔を前記回路基板に密着させ、 前記凸部が設けられて いない領域の前記導電箔を部分的に除去するこ とによ り 、 第 1 の導電パター ンと、 前記凸部を含み前記第 1 の導電パターンよ り も厚い第 2の導電パター ンを形成するこ とを特徴とする。
更に本発明の回路装置の製造方法は、 厚み方向に突出する ώ部が表面に設 けられた導電箔を用意し、 回路基板の表面に設けた絶縁層に前記導電箔の裏 面を密着させ、 前記凸部が設けられていない領域の前記導電箔を部分的に除 去することによ り 、 第 1 の導電パターンと、 前記凸部を含み前記第 1 の導電 パターンよ り も厚い第 2の導電パターンを形成するこ とを特徴とする。 更に本発明の回路装 の製造方法は、 厚み方向に突出する凸部が表 c¾およ ぴ裏面に設けられた導 箔を用意し、 回路基板の表面に設けた絶縁層に前記 凸部が埋め込まれるよ に、 前記導電箔を前記回路基板に密着させ、 刖記凸 部が設けられていない 域の前記導電箔を部分的に除去するこ とによ り 、 第
1 の導電パターンと、 記凸部を含み前記第 1 の導電パターンよ り も厚い第 2の導電パターンを形成するこ とを特徴とする。
更に本発明の回路装 の製造方法では、 前記凸部の側面は曲面であるこ と を特徴とする。
に本発明の回路装 の製造方法ではゝ BU B己 1 の導 電パタ一ンと同じ厚さの縁部が残存するよ う に ユング するこ とを特徴とする
更に本発明の回路装置の製造方法ではゝ 導電パ タ一ンの厚さよ り も広 <するこ とを特徴とする
更に本発明の回路装置の製造方法では 、 ェッ 0し 1 の導電パターンおよぴ 記第 2の道電パタ一ン ：とする t
図面の簡単な説明
第 1 図 （ A ) は、 本発明の混成集積回路装置の斜視図であり 、 第 1 図 （B ) は 、 本発明の混成集積回路装置の断面図であり、 第 2図は、 本発明の混成集 積回路装置の斜視図であり 、 第 3図 （A ) は、 本発明の混成集積回路装置の 断面図であり 、 第 3 図 （B ) は、 本発明の混成集積回路装置の断面図であり、 第 3図 （C ) は、 本発明の混成集積回路装置の断面図であり 、 第 4図 （A ) は 、 本発明の混成集積回路装置の製造方法を説明する断面図であり 、 第 4図
( B ) は、 本発明の混成集積回路装置の製造方法を説明する断面図であり、 第 4図 （C ) は、 本発明の混成集積回路装置の製造方法を説明する断面図で あ •9 、 第 4図 ( D ) は、 本発明の混成集積回路装置の製造方法を説明する断 面図であり 、 第 4図 （E ) は、 本発明の混成集積回路装置の製造方法を説明 する断面図であり 、 第 4図 （ F ) は、 本発明の混成集積回路装置の製造方法 を説明する断面図であり 、 第 5図 （A) は、 本発明の混成集積回路装置の製 造方法を説明する断面図であり 、 第 5 図 （B ) は、 本発明の混成集積回路装 置の製造方法を説明する断面図であり 、 第 5図 （C) は、 本発明の混成集積 回路装置の製造方法を説明する断面図であり、 第 5 図 （D) は、 本発明の混 成集積回路装置の製造方法を説明する断面図であり 、 第 5 図 （E) は、 本発 明の混成集積回路装置の製造方法を説明する断面図であり 、第 6図（A) は、 本発明の混成集積回路装置の製造方法を説明する断面図であり 、 第 6図 （B ) は、 本発明の混成集積回路装置の製造方法を説明する断面図であり 、 第 6図 ( C ) は、 本発明の混成集積回路装置の製造方法を説明する断面図であ り、 第 6図 （D) は、 本発明の混成集積回路装置の製造方法を説明する断面図で あり 、 第 6 図 （E) は、 本発明の混成集積回路装置の製造方法を説明する断 面図であり 、 第 6図 （ F ) は、 本発明の混成集積回路装置の製造方法を説明 する断面図であり 、 第 7図 （A) は、 本発明の混成集積回路装置の製造方法 を説明する断面図であり 、 第 7図 （B ) は、 本発明の混成集積回路装置の製 造方法を説明する断面図であり 、 第 7図 （C) は、 本発明の混成集積回路装 置の製造方法を説明する断面図であり 、 第 7図 （D) は、 本発明の混成集積 回路装置の製造方法を説明する断面図であり 、 第 7図 （E ) は、 本発明の混 成集積回路装置の製造方法を説明する断面図であり、 第 8図 （A) は、 本発 明の混成集積回路装置の製造方法を説明する断面図であり 、第 8 図 （B ) は、 本発明の混成集積回路装置の製造方法を説明する断面図であり、 第 9 図は、 本発明の混成集積回路装置の製造方法を説明する断面図であ り 、 第 1 0 図 ( A) は、 従来の混成集積回路装置の製造方法を説明する斜視図であり 、 第 1 0図 （B ) は、 従来の混成集積回路装置の製造方法を説明する断面図であ る。 発明を実施するための最良の形態 第 1 図を参照して、 本発明の混成集積回路装置 1 0の構成を説明する。 第 1 図 （A) は混成集積回路装置 1 0の斜視図であり 、 第 1 図 （B ) は第 1 図 (A) の X— X ' 断面での断面図である。
本発明の混成集積回路装置 1 0は、 回路基板 1 6 の表面に形成された導電 パターン 1 8 と、 導電パターン 1 8 と電気的に接続された回路素子 1 4 とを 具備する。 更に、 導電パターン 1 8 は、 第 1 の導電パターン 1 8 Aと、 第 1 の導電パターン 1 8 Aよ り も厚く形成された第 2の導電パターン 1 8 B とか ら成る。 第 1 の導電パターン 1 8 Aよ り も第 2の導電パターン 1 8 Bは電流 容量が大きい構成と成っている。このよ う な各構成要素を以下にて説明する。 回路基板 1 6 は、 金属またはセラ ミ ック等から成る基板が放熱の意味で好 ましい。 しかし、 フ レキシブルシー トや樹脂から成るプリ ン ト基板等でも良 く 、 少なく と も基板の表面が絶縁処理されたものであればよい。 また回路基 板 1 6 の材料と しては、 金属と して A 1 、 C uまたは F e等を採用可能であ り、 セラ ミ ック と しては A l 203、 A 1 Nを採用するこ とができる。 その他 にも機械的強度や放熱性に優れるものを回路基板 1 6の材料と して採用する ことが出来る。 一例と して回路基板 1 6 と して A 1 よ り成る基板を採用した 場合、 回路基板 1 6 の表面は絶縁層 1 7 によ り被覆される。 そして、 絶縁層 1 7の表面に導電パターン 1 8が形成される。 即ち、 絶縁層 1 7によ り 回路 基板 1 6 と導電パターン 1 8 とが絶縁される。 また、 A 1 から成る回路基板 1 6 の表面はアルマイ ト処理されている。
第 1 図 （B ) を参照して、 回路基板 1 6 の表面に載置された回路素子 1 4 から発生する熱を好適に外部に逃がすために、 回路基板 1 6 の裏面は封止榭 脂 1 2から外部に露出している。また装置全体の耐湿性を向上させるために、 回路基板 1 6 の裏面も含めて封止樹脂 1 2によ り全体を封止するこ と もでき る。 更には、 ケース材によ り 回路基板 1 6 の表面を封止しても良い。
回路素子 1 4は導電パターン 1 8上に固着され、 回路素子 1 4 と導電パタ ーン 1 8 とで所定の電気回路が構成されている。 回路素子 1 4 と しては、 ト ランジスタゃダイォー ド等の能動素子や、 コンデンサや抵抗等の受動素子が 採用される。 また、 パワー系の半導体素子等の発熱量が大きいものは、 金属 よ り成るヒ ー トシンクを介して回路基板 1 6 に固着されても良い。 更に、 榭 脂封止型の回路装置を導電パターン 1 8 に実装するこ と もできる。 こ こで、 フェイスアップで実装される能動素子等は、 金属細線 1 5 を介して、 導電パ ターン 1 8 と電気的に接続される。
本形態.では、 回路素子 1 4は、 比較的小さな電流が流れる第 1 の回路素子 1 4 Aと、 大電流が流れる第 2の回路素子 1 4 B と を含む。
具体例と して、 第 1 の回路素子 1 4 Aと しては、 L S I チップ、 コンデン サ、 抵抗等を例にあげられる。 裏面が接地電位等と電気的に接続される L S I チップは、 ロ ウ材ゃ導電性ペース トを介して、 導電パターン 1 8 に接続さ れる。 また、 裏面が電気的に接続されない L S I チップは、 絶縁性の接着剤 を介して、 導電パターン 1 8 に接続される。 電流容量が小さい第 1 の回路素 子 1 4 Aは、 例えば数十 μ πι程度に薄く形成される第 1 の導電パターン 1 8 Aに固着される。
第 2の回路素子 1 4 Bは、 例えば数百 m程度に厚く形成される第 2の導 電パターン 1 8 Bに接続される。 第 2の回路素子 1 4 B と しては、 大きな電 流を制御するパワー系の トランジスタ、 例えばパワー M O S (M e t a 1 一 O i d e S e m i c o n d u c t o r 、 I G B T ( I n s u l a t e d G a t e B i o l a r T r a n s i s t o r )、サイ リ スタ等を採用す るこ とができる。 またパワー系の I Cも該当する。 これらの第 2の回路素子 1 4 Bは、 チップもサイズが小さ く薄型で高機能なため、 大量に熱が発生す る。
導電パターン 1 8 は銅等の金属から成り 、基板 1 6 と絶縁して形成される。 また、 リー ド 1 1 が導出する辺に、 導電パターン 1 8からなるパッ ドが形成 される。 リ ー ドは、 片側導出で説明しているが、 少なく と も一側辺から導出 されていれば良い。 更に、 導電パターン 1 8 は、 絶縁層 1 7 を接着剤と して 回路基板 1 6 の表面に接着されている。 導電パターン 1 8 は、 第 1 の導電パ ターン 1 8 Aと、 この第 1 の導電パターン 1 8 Aよ り も厚く形成される第 2 の導電パターン 1 8 B とから成る。 そして、 第 1 の導電パターン 1 8 Aの方 が、 第 2の導電パターン 1 8 B よ り も狭いパターンルールとなっている。 第 1 の導電パターン 1 8 Aは、 厚さが数十/ i in程度に薄く形成されるパタ ーンである。 第 1 の導電パターン 1 8 Aの厚さ と しては、 例えば から 8 0 μ πι程度の間で、 選択される。 量産レベルに適する第 1 の導電パターン 1 8 Aの厚さは、 例えば 3 0 ίί πι程度である。 この厚さならば、 ウエッ トェ ツチングによ りパターン同士の間隔を 5 0 ί ΐη程度まで接近させるこ とが出 来る。 こ こで、 パターン同士の間隔とは、 隣接するパターンの内側の端部か ら端部までの距離を指す。 更に、 この厚さであれば、 パターンの幅も 5 Ο μ m程度まで狭くするこ とができるこ とから、 微細なパターンを形成するこ と が可能となる。 具体的に、 第 1 の導電パターン 1 8 Aは、 例えば数ミ リ アン ペア程度の電気信号が通過するためのパターンと して用いられる。 例えば、 L S I 素子の制御信号が、 第 1 の導電パターン 1 8 Aを通過する。
第 2の導電パターン 1 8 Bは、 上記第 1 の導電パターン 1 8 Aよ り も厚く 形成されるパターンである。 第 2の導電パターン 1 8 Bの厚さは、 3 5 ίί ΐη から 5 0 0 μ m程度の間で、 要求される電流容量に応じて選択するこ とがで きる。 第 2の導電パターン 1 8 Bの厚みを Ι Ο Ο ^ πι程度と した場合は、 パ ターン同士の間隔およびその幅を 3 0 Ο μ ηι程度にするこ とができる。 この よ う な第 2の導電パターン 1 8 Βの場合は、 5 0アンペア程度の電流を導通 させることが可能となる。
絶縁層 1 7は、 回路基板 1 6 の表面全域に形成されて、 導電パターン 1 8 の裏面と回路基板 1 6 の表面と を接着させる働きを有する。 また、 絶縁層 1 7は、 アルミナなどの無機フィ ラーを樹脂に髙充填させたものであり 、 熱伝 導性に優れたものと成っている。 導電パターン 1 8 の下端と回路基板 1 6の 表面との距離 （絶縁層 1 7の最小厚さ） は、 耐圧によ りその厚みが変化する が、 5 0 μ m程度以上が好ま しい。
リー ド 1 1 は、 回路基板 1 6 の周辺部に設けられたパッ ドに固着され、 例 えば外部との入力 · 出力を行う働きを有する。 ここでは、 一辺に多数個のリ ー ド 1 1 が設けられている。 リ ー ド 1 1 とパッ ドとの接着は、 半田 （ロ ウ材） 等の導電性接着剤を介して行われている。
封止樹脂 1 2は、熱硬化性樹脂を用いる トランスファーモール ド、または、 熱可塑性榭脂を用いるィンジェクショ ンモールドによ り形成される。 ここで は、 回路基板 1 6およびその表面に形成された電気回路を封止するよ う に封 止樹脂 1 2が形成され、 回路基板 1 6 の裏面は封止榭脂 1 2から露出してい る。 更にまた、 モールドによる封止以外の封止方法も本形態の混成集積回路 装置に適用可能であり 、 例えば、 樹脂のポッティ ングによる封止、 ケース材 による封止、 等の他の封止方法を適用させるこ とが可能である。
第 2図の斜視図を参照して、 回路基板 1 6の表面に形成される導電パター ン 1 8の具体的な形状の一例を説明する。 このでは、 全体を封止する榭脂を 省いて図示している。
上述したよ う に、 本形態では、 導電パターン 1 8 は、 薄く形成される第 1 の導電パターン 1 8 Aと、 厚く形成される第 2の導電パターン 1 8 B とに分 けるこ とができる。 同図では、 第 1 の導電パターン 1 8 Aを実線で示し、 第 2の導電パターン 1 8 Bをハッチングのパターンで示している。 即ち、 小信 号が通過するパターンを第 1 の導電パターン 1 8 Aと して設計し、 大信号が 通過するパターンを第 2の導電パターン 1 8 B と して設計するこ とが出来る。 ここで、 大信号と しては、 例えばスピーカやモーターの駆動を行う信号をあ げるこ とが出来る。 また、 小信号と しては、 例えば L S I 素子である第 1 の 回路素子 1 4 Aに入出力される信号や、 スイ ッチング素子である第 2の回路 素子 1 4 Bの制御端子に入力される電気信号をあげるこ とが出来る。
ここでは、 L S I 素子である第 1 の回路素子に接続するパターンは、 第 1 の導電パターン 1 8 Aで構成されている。 L S I 素子の信号処理に用いられ る電気信号は数ミ リ アンペア程度であるので、 厚さが数十 / 程度の第 1 の 導電パターン 1 8 Aで十分に電流容量が足り る。 また、 第 1 の導電パターン 1 8 Aが微細に形成されるこ とから、 端子数が多い L S I 素子を第 1 の回路 素子 1 4 Aと して採用するこ と も可能である。
第 2の導電パターン 1 8 Bは、 パワー トランジスタ等である第 1 の回路素 子 1 4 Bの流入 · 流出電極に接続されている。 即ち、 第 1 の導電パターン 1 8 Aを介して入力された小信号に基づいて、 第 2の導電パターン 1 8 B を流 れる大電流のスイ ッチングが行わる。
第 3図を参照して、 第 2の導電パターン 1 8 Bの詳細を説明する。 第 3図 ( A) から第 3 図 （ C) は、 第 2の導電パターン 1 8 Bの形状を示している。 第 3図 （A) を参照して、 ここでは、 部分的に凸部 2 2が設けられること で、 厚い第 2の導電パターン 1 8 Bが形成されている。 また、 第 2の導電パ ターン 1 8 Bの裏面に設けられて厚み方向に一体に突出する凸部 2 2は、 絶 縁層 1 7に埋め込まれている。 更に、 第 1 の導電パターン 1 8 Aの上面と、 第 2の導電パターン 1 8 Bの上面とは実質的に同一平面上に位置している。 ここで、 第 1 の導電パターン 1 8 Aの厚さを T 1 と し、 第 2の導電パター ン 1 8 Bの凸部 2 2が絶縁層 1 7 に埋没する深さを T 2 と し、 第 2の導電パ ターン 1 8 Bの最下部と回路基板 1 6 の表面との距離を T 3 とする。 T 1 は、 第 1 の導電パターン 1 8 Aを微細に形成するために、 9 /x mから 8 0 πι程 度にするこ とが好ま しい。 Τ 2は、 第 2の導電パターン 1 8 Bの電流容量を 確保するために 3 5 /i tnから 5 0 0 μ πι程度が好ま しい。 即ち、 第 2の導電 パターン 1 8 Bの厚さは、 第 1 の導電パターン 1 8 Aに比較して、 Τ 2だけ 厚みが增すこ とになる。 Τ 3は、 耐圧性が考慮されて 5 0 i mから 2 0 0 ίί m程度が好ま しい。
第 2の導電パターン 1 8 Bが部分的に絶縁層 1 7 に埋め込まれるこ と によ るメ リ ッ トを説明する。 先ず、 第 2の導電パターン 1 8 Bの下面が回路基板 1 6 の表面に接近するので、 第 2の回路素子 1 4 Bから発生する熱を、 第 2 の導電パターン 1 8 Bおよび絶縁層 1 7 を介して外部に放出させるこ とがで きる。本形態では、 フィ ラーが髙充填された絶縁層 1 7 を用いている。 また、 放熱性の向上のためには、 耐圧性を確保出来る範囲で絶縁層 1 7は薄い方が よい。 従って、 第 2の導電パターン 1 8 Bを部分的に絶縁層 1 7 に埋め込む 構成にするこ とで、 第 2の導電パターン 1 8 B と回路基板 1 6 との距離を短 くするこ とが出来る。 このこ とが、 装置全体の放熱性の向上に寄与する。 更に、 第 2の導電パターン 1 8 Bを絶縁層 1 7 に埋め込む構成にするこ と で、 第 2の導電パターン 1 8 Bの裏面と絶縁層 1 7 とが接触する面積を大き くするこ とができる。 従って、 放熱性を更に向上させるこ とができる。 凸部 2 2を立方体に例えれば、 実質上面を除いた各面が絶縁層 1 7 と当接してい ることになる。 よって放熱性の向上が図れるこ とから、 ヒー トシンクを省い た構成を実現するこ と も可能である。 更にまた、 第 2の導電パターン 1 8 B が部分的に絶縁層 1 7 に埋め込まれるこ とで、 雨者の密着性を向上させるこ とができる。 従って、 第 2の導電パターン 1 8 Bの剥がれ強度を向上させる ことが出来る。
第 1 の導電パターン 1 8 Aは絶縁層 1 7に埋め込まれないので、 第 1 の導 電パターン 1 8 Aの裏面と回路基板 1 6 との距離を長く確保するこ とができ る。 このこ とから、 第 1 の導電パターン 1 8 Aと回路基板 1 6 との間に発生 する寄生容量を低減するこ とが出来る。 従って、 高周波の電気信号を第 1 の 導電パターン 1 8 Aに通過させた場合でも、 寄生容量に起因した信号の遅延 等が防止される。
縁部 1 8 Dは、 第 2のパターン 1 8 Bの周縁部に形成される部位であり 、 その厚さは第 1 の導電パターン 1 8 Aと同等である。 縁部 1 8 Dは、 導電パ ターン 1 8 の製造がエッチングによ り行われるこ とから、 設けられる部位で ある。 具体的には、 導電パターン 1 8 をエッチングによ りパターニングする 際に、 凸部 2 2がエッチングされるのを防止するために凸部 2 2の周囲にマ 一ジンを設ける。 このマージンの部分が縁部 1 8 D となり 、 凸部 2 2の周囲 に位置している。 縁部 1 8 Dの幅 T 4は、 第 1 の導電パターン 1 8 Aの厚さ 以上が好適である。 一例と しては、 幅 T 4は、 1 0 0 ί m程度以上が好適で ある。 これは、 導電パターン 1 8のパターニングを行うエッチングは、 等方 性で進行するためである。 等方性で進行するエツチングが凸部 2 2に到達す るのを防止するためには、 縁部 1 8 Dの幅 T 4 を、 第 1 の導電パターン 1 8 Aの厚みよ り も広くするのが好ま しい。
第 3図 （B ) を参照して、 第 2の導電パターン 1 8 Bを厚く形成する他の 構成を説明する。 ここでは、 厚み部分が上方に突出した凸部 2 2 を有する第 2の導電パターン 1 8 Bが形成されている。 従って、 第 2 の導電パターン 1 8 Bの断面積が大き く なり 、大きな電流容量を確保するこ とが出来る。更に、 厚みが増すこ とで過渡熱抵抗を小さ くするこ とが出来る。 また、 第 1 および 第 2の導電パターンの底面は同一平面上に位置する。
第 3図 （C) を参照して、 ここでは、 第 2の導電パターン 1 8 Bの厚み部 分が、 上方向おょぴ下方向の両方に突出するこ とで厚く形成されている。 即 ち、 第 2の導電パターン 1 8 Bの表面おょぴ裏面に凸部 2 2が形成されてい る。 従って、 第 2 の導電パターン 1 8 Bの厚さを更に厚く するこ とが可能に なり 、 電流容量の確保およぴ過渡熱抵抗の低減の効果を更に大き くすること が出来る。 また、 複数回のエッチングによ り第 2の導電パターン 1 8 Bを形 成すること とから、縁部 T 4 を小さ く してパターンを厚くするこ とが出来る。 第 4図 （D)、 第 5図 （C)、 第 6図 （D) の様に薄いパターンと厚いパタ ーンがー体で成っている場合、 厚いパターンも薄い部分でパターユングすれ ば、 一度にパターユングできるメ リ ッ トを有する。
次に、 第 4図を参照して、 上記した混成集積回路装置の製造方法を説明す る。
先ず、 第 4図を参照して、 第 3図 （A) に示した断面形状を有する導電パ ターン 1 8 の製造方法を説明する。
第 4図 （A) を参照して、 導電箔 2 0 を用意してその表面にレジス ト 2 1 をパターエングする。 導電箔 2 0の材料と しては、 鲖を主材料とする金属、 F e と N i との合金、 または A 1 を主材料とする材料を採用するこ とができ る。導電箔 2 0の厚さは、形成される導電パターン 1 8 の厚さによ り異なる。 第 2の導電パターン 1 8 Bの厚みが数百 / i m程度であれば、 その厚み以上の 導電箔 2 0が採用される。 レジス ト 2 1 は、 第 2の導電パターン 1 8 Bが形 成される箇所を被覆している。
第 4図 （B ) を参照して、 次に、 レジス ト 2 1 をエッチングマスク と して ゥエツ トエッチングを行い、 レジス ト 2 1 が形成されない主面のエッチング を行う。 このエッチングによ り レジス ト 2 1 によ り被覆されていない領域の 導電箔 2 0の表面はエッチングされ、 窪み部 2 3が形成される。 ここで、 第 1 の導電パターン 1 8 Aが形成される領域を、 微細なパターン-ングが行え るよ う に十分に薄く形成している。 具体的には、 導電箔 2 0の厚みを 9 から 8 0 πι程度に薄くする。 本工程によ り 、 レジス ト 2 1 にて覆われた部 分は、 凸状に突出する凸部 2 2 と成る。 本工程が終了した後にレジス ト 2 1 は剥離される。
第 4図 （C ) およぴ第 4図 （D ) を参照して、 表面に絶縁層 1 7が設けら れた回路基板 1 6 と導電箔 2 0 とを密着させる。 具体的には、 凸部 2 2 を絶 縁層 1 7に埋め込むよ う に導電箔 2 0 を回路基板 1 6 に密着される。 この密 着は真空プレスで行う と、 導電箔 2 0 と絶縁層 1 7 との間の空気によ り発生 するボイ ドを防止するこ とが出来る。 また、 等方エッチングによ り形成され る凸部 2 2の側面は、 滑らかな曲面となっている。 従って、 導電箔 2 0 を絶 縁層 1 7に圧入する際に、 この曲面に沿って樹脂が浸入し、 未充填部が無く なる。 このこ とから、 このよ う な凸部 2 2の側面形状によっても、 ボイ ドの 発生を抑止するこ とができる。 更に、 凸部 2 2が絶縁層 1 7 に埋め込まれる こ とで、 導電箔 2 0 と絶縁層 1 7 との密着強度を向上させることが出来る。 更に、 第 4図 （ C ) の導電箔 2 0の上面 （第 4図 （Β ) では下面） は、 フ ラ ッ トであるため、 圧入治具である当接面と全面で当接でき、 全面均一な力 で均等に加圧するこ とができる。
第 4図 （E ) を参照して、 次に、 回路基板 1 6 に接着された導電箔 2 0の パターンユングを行う。 具体的には、 形成予定の第 1 および第 2の導電パタ ーンの形状に即したレジス ト 2 1 を形成した後に、 ゥエツ トエッチングを行 う こ とでパターンニングを行う。 ここで、 第 2の導電パターン 1 8 Bに対応 する領域の導電箔 2 0 を被覆する レジス ト 2 1 は、 凸部 2 2 よ り も広く形成 される。 これは、 次工程のエッチングによ り 凸部 2 2が浸食されるのを防止 するためである。 更に、 レジス ト 2 1 を形成する際のマスクのズレを考慮す れば、 上記構成によ り、 エッチングによる導電パターン 1 8 の分離を確実に 行う こ とができる。
本工程では、 凸部 2 2 を除外した領域の導電箔 2 0 をパターユングして部 分的に除去するこ とで、 薄い第 1 の導電パターン 1 8 Aおよび厚い第 2 の導 電パターン 1 8 Bを形成している。 従って、 厚さが例えば 3 0 μ m程度に薄 い部分の導電箔 2 0 をパターユングすることによ り 、 厚みが異なる導電パタ ーン 1 8 を一括して形成するこ とができる。
第 4図 （ F ) を参照して、 レジス ト 2 1 を介してエッチングを行った後の、 第 1 の導電パターン 1 8 Aおよぴ第 2の導電パターン 1 8 Bの断面を説明す る。 窪み部 2 3 (第 4図 （B ) 参照） が形成された領域の導電箔 2 0 は、 そ の厚みが数十 μ πι程度と薄く なつている。 従って、 第 1 の導電パターン 1 8 Αは微細に形成するこ とが出来る。 ここでは、 1 回のエッチングによ り 、 薄 い第 1 の導電パターン 1 8 Aと厚い第 2の導電パターン 1 8 Bを形成するこ とができる。
縁部 1 8 Dは、 凸部 2 2 を平面的に囲むよ う に形成される。 換言する と、 凸部 2 2の上部を被覆する レジス ト 2 1 を、 凸部 2 2 よ り も広めに形成され るこ とで、 縁部 1 8 Dは形成される。 このよ う に、 第 2の導電パターン 1 8 Bをエッチングする際に、 レジス ト 2 1 を広めに形成するこ とで、 安定した エッチングを行う こ とが出来る。即ち、ゥエツ トエッチングは等方性なので、 導電パターン 1 8 はサイ ドエツチングが進行し、 パターンニングされた導電 パターン 1 8 Bの側面はテーパー形状に成っている。 従って、 このよ う に広 めにエッチングを行う こ とで、 サイ ドエッチングによ り第 2の導電パターン 1 8が浸食されてしま う こ とを防止するこ とが出来る。
つま り 、 凸部 2 2が浸食されて しまえば、 第 2 の導電パターン 1 8 B の断 面積が小さ く なり 、 大きな電流容量を確保できなく なり 、 更に放熱性も低下 してしま う。また、ある程度の誤差を含んでレジス ト 2 1 は形成されるので、 上記構成によ り 、 この誤差に起因した凸部 2 2の浸食を防止するこ とができ る。
第 5 図を参照して、 上記した混成集積回路装置の第 2の製造方法を説明す る。 ここでは第 3図 （B ) に構成を示した第 2 の導電パターン 1 8 Bを形成 する製造方法を説明する。 ここでの導電パターン 1 8の形成方法は、 第 4図 を参照して説明した形成方法と基本的には同一であるので、 相違する箇所を 中心に説明する。
第 5 図 （A ) から第 5図 （C ) を参照して、 先ず、 回路基板 1 6 の表面に 塗布された絶縁層 1 7に導電箔 2 0 を密着させる。 こ こでは、 導電箔 2 0が 厚い状態のままで圧着を行うので、 圧着の工程における導電箔 2 0の 「皺 J の発生を抑止するこ とが出来る。 そして、 厚い第 2 の導電パターン 1 8 が形 成される領域をレジス ト 2 1 で被覆した後に、 導電箔 2 0の表面のエツチン グを行う。 このエッチングによ り 、 薄い第 1 の導電パターン 1 8 Aが形成さ れる領域の導電箔 2 0 を十分に薄くする。 このエッチングが終了した後に、 レジス ト 2 1 は剥離させる。
第 5 図 （D ) を参照して、 次に、 新たなレジス ト 2 1 を導電箔 2 0 の表面 に塗布した後に、 第 1およぴ第 2の導電パターンが形成されるよ う にレジス ト 2 1 のパターンユングを行う。 ここでも、 上述したよ う な縁部 1 8 Dが形 成されるよ う に、 凸部 2 2 を覆う レジス ト 2 1 は、 凸部 2 2 よ り も広めに被 覆される。 つま り 凸部 2 2の側面から薄い部分に延在されるよ う に、 レジス ト 2 1 が塗布されている。
第 5図 ( E ) を参照して、 次に、 レジス ト 2 1 を介してエッチングを行う こ とで、 第 1 およぴ第 2 の導電パターンを形成する。 縁部 1 8 Dが形成され ているので、 凸部 2 2はエッチングされずに、 安定したパターニングを行う こ とが出来る。このエッチングが終了した後に、レジス ト 2 1 は剥離される。 第 6 図を参照して、 混成集積回路装置の第 3の製造方法を説明する。 ここ では第 3図 （C ) に構成を示した第 2 の導電パターン 1 8 Bを形成する製造 方法を説明する。 こ こでの導電パターン 1 8 の形成方法も、 第 4図を参照し て説明した形成方法と基本的には同一であるので、 相違する箇所を中心に説 明する。
第 6図 （A ) およぴ第 6図 （B ) を参照して、 第 2の導電パターン 1 8 B が形成される予定の導電箔 2 0の表面にレジス ト 2 1 を形成してエッチング を行う。 このエッチングによ り 、 凸部 2 2が形成される。 窪み部 2 3が設け られる領域の導電箔 2 0の厚さは、 形成予定の第 1 の導電パターン 1 8 Aよ り も厚く なる。 しかも圧入治具と面で当接しながら圧着が行われるので、 圧 着の工程における導電箔の 「皺」 の発生を抑止するこ とが出来る。
第 6図 （ C ) および第 6 図 （D ) を参照して、 次に、 凸部 2 2が形成され た領域の表面をレジス ト 2 1 で被覆する。 そして、 エッチングを行う。 本ェ 程でのエッチングの目的は、導電箔 2 0の両面に凸部 2 2 を形成するこ と と、 窪み部 2 3 が設けられる領域の導電箔 2 0 を薄くするこ とにある。 本工程が 終了した後に、 レジス ト 2 1 は剝離される。
第 6図 （ E ) および第 6図 （ F ) を参照して、 新たなレジス ト 2 1 を導電 箔 2 0 の表面に塗布した後に、 第 1 およぴ第 2 の導電パターンが形成される よ う にレジス ト 2 1 のパターンニングを行う。 ここでも、 凸部 2 2 を覆う レ ジス ト 2 1 に付いては、 凸部 2 2をはみ出して被覆する。 本工程では、 導電 箔 2 0の両主面に凸部 2 2 を形成するこ とで、 第 2 の導電パターン 1 8 Bを 厚く形成している。 第 7図を参照して、 混成集積回路装置の第 4の製造方法を説明する。 ここ では第 3図 （C ) に構成を示した第 2の導電パターン 1 8 Bを形成する他の 製造方法を説明する。
第 7図 （A ) およぴ第 7図 （B ) を参照して、 先ず、 第 2 の導電パターン 1 8 Bが形成される予定の領域に対応する導電 ^ 2 0の表面おょぴ裏面にレ ジス ト 2 1 を形成する。 そして、 導電箔 2 0の表面およぴ裏面のェツチング を行う こ とによ り 、 両主面に ώ部 2 2 を形成する。 従って、 一回のエツチン グにて導電箔 2 0の両主面に凸部 2 2 を形成するこ とが出来る。
第 7図 （ C ) から第 7図 （Ε ) を参照して、 凸部 2 2 を絶縁層 1 7 に埋め 込むよ う に導電箔 2 0 を回路基板 1 6 に密着させた後、 導電パターン 1 8 の パターンニングを行う。 この方法は、 第 6図を参照して説明したものを同様 であるので、 その説明は割愛する。 以上が導電パターン 1 8 をパターユング する工程に関する説明である。 第 1 から第 4 の製造方法で形成できた混成集 積回路基板は、 第 8図の如く 、 所望の箇所に回路素子を配置され、 回路素子 を導電パターン 1 8 が電気的に接続される。
第 8図 （Α ) を参照して、 先ず、 半田や導電ペース ト等を介して回路素子 1 4を導電パターン （アイ ラン ド） 1 8 に固着する。 ここで、 小さな電流の 処理を行う第 1 の回路素子 1 4 Αは、 第 1 の導電パターン 1 8 Αに固着され る。 そして、 大きな電流が流れて発熱量が多い第 2の回路素子 1 4 Βは、 第 2 の導電パターン 1 8 Bに固着される。 第 1 の導電パターン 1 8 Aは微細な パターンを構成するこ とができるので、 L S I 素子等の端子数の多い素子を 第 1 の回路素子 1 4 Αと して採用するこ とが出来る。 第 2の導電パターン 1 8 Βは、 十分に厚く形成されているこ とから、 大電流の処理を行うパワー ト ランジスタ、 L S I 等を第 2の回路素子 1 8 Β と して採用するこ とが出来る。 ここでは、 1つの混成集積回路装置を構成する複数のユニッ ト 2 4が、 1枚 の回路基板 1 6 に形成され、 一括してダイボンディ ングおよびワイヤボンデ イ ングを行う こ とが出来る。 第 8図 （B ) を参照して、 金属細線 1 5 を介して回路素子 1 4 と導電パタ ーン 1 8 と の電気的接続を行う。 本形態では、 第 2 の導電パターン 1 8 Bの 厚み部分が絶縁樹脂 1 7 に埋め込まれるこ とで、 第 1 の導電パターン 1 8 A と第 2 の導電パターン 1 8 Bの上面が同じ高さになっている。 従って、 第 2 の回路素子 1 4 Bの電気的接続を行う 際に、 数十 /X m程度の細線を用いるこ とが可能となる。 従来では、 ヒー トシンク等の上部に載置されていた トラン ジスタは、 導電パターン 1 8 と の高低差が大きかった。 この高低差は、 例え ば 2 m m程度である場合もあった。 そのため、 ワイヤーが自重でたれてチッ プゃヒー トシンクにショー ト しないよ う に、腰の強い太線が用いられていた。 本形態では、 ヒー トシンクに相当する第 2の導電パターン 1 8 B と、 第 1 の 導電パターン 1 8 Aとは同一面になるため、 腰の強い太線を用いる必要がな い。 ここで、 細線とは、 一般的にその径が 8 0 ii m程度の金属細線を指す。 上記工程が終了した後に、 各ユニッ ト 2 4の分離を行う。 各ユニッ トの分 離は、 プレス機を用いた打ち抜き、 ダイシング、 折り 曲げ等によ り行う こ と が出来る。 その後に、 各ュ-ッ トの回路基板 1 6 にリ ー ド 1 1 を固着する。 第 9図を参照して、 各回路基板 1 6 の樹脂封止を行う。 こ こでは、 熱硬化 性樹脂を用いた トランスファーモールドによ り封止が行われている。 即ち、 上金型 3 O Aおよび下金型 3 0 B とから成る金型 3 0 に回路基板 1 6 を収納 した後に、 両金型を当接させるこ とでリー ド 1 1 を固定する。 そして、 キヤ ビティ 3 1 に樹脂を封入するこ とで、 樹脂封止の工程が行われる。 以上のェ 程で、 第 1 図に示すよ う な混成集積回路装置が製造される。
従来の混成集積回路基板では、 導電パターンが全て同一膜厚で形成されて いたため、 大電流を必要とする部分には、 幅の広いパターンを形成したり、 別途ヒー トシンクを採用していた。 しかし本願では、 厚い第 2のパターン 1 8 B と薄い第 1 のパターン 1 8 Aが、 同一混成集積回路基板に形成できる。 従って、 厚い第 2 の導電パターン 1 8 Bによ り、 放熱性および電流容量が確 保される。 しかも薄い第 1 の導電パターン 1 8 Aを設けるこ とによ り 、 小信 号系の部品を実装できる。
例えば A 1 から成る回路基板 1 6 を用いた場合、 第 2の導電パターン 1 8 Bに形成される凸部 2 2 を、 回路基板 1 6 の表面を被覆する絶縁層 1 7 に埋 め込むこ と によ り 、 放熱性を向上させるこ とができる。 これは、 第 2の導電 パターン 1 8 Bに固着された回路素子から発生する熱が、 絶縁層 1 7に埋め 込まれた凸部 2 2 を介して、 基板 1 6 に良好に伝導するからである。 絶縁層 1 7 にフイ ラ一が混入されれば、 更にその放熱性が向上する。
本発明によれば、 1つの回路基板の表面に厚みの異なる導電パターンを形 成するこ とが可能となる。 従って、 電流容量が要求される導電パターンを厚 く形成でき、 比較的小さな電流が通過する箇所の導電パターンを薄く形成で きる。 しかも、 微細な導電パターンで配線密度も高く できる。 上記のこ とか ら、 要求される電流容量に応じてパターンルールが異なる導電パターンを 1 つの回路基板上に形成するこ とが可能となる。
更に、 厚く形成される第 2の導電パターンに、 大きな電流が通過する第 2 の回路素子を固着するこ とで、 第 2の回路素子から発生する熱を積極的に外 部に放出させるこ とが可能となる。 特に第 4図、 第 6図、 第 7図のよ う に、 絶縁層に導電パターン裏面の一部が埋め込まれている導電パターンは、 その 裏面の凸部が絶縁樹脂で力パーされているため、 絶縁層を介した熱伝導が向 上する。

Claims

請 求 の 範 囲
1 . 回路基板の表面に形成された導電パターンと、 前記導電パタ ンと 電気的に接続された回路素子とを具備し、
前記導電パターンは、 第 1 の導電パターンと、 前記第 1 の導電パターンよ り も厚く形成された第 2の導電パターンとから成り 、
前記第 1 の導電パターンと前記第 2の導電パターンの表面は、 実質同一レ ベルに配置され、 前記第 2の導電パターンの裏面には、 前記第 1 の導電パタ ーンの裏面よ り も厚み方向に突出する凸部が設けられるこ と を特徴とする回 路装置。
2 . 回路基板の表面に形成された導電パターンと、 前記導電パターンと 電気的に接続された回路素子とを具備し、
前記導電パターンは、 第 1 の導電パターンと、 前記第 1 の導電パターンよ り も厚く形成された第 2の導電パターンとから成り 、
前記第 1 の導電パターンと前記第 2の導電パターンの裏面は、 実質同一レ ベルに配置され、 前記第 2の導電パターンの表面には、 前記第 1 の導電パタ ーンの表面よ り も厚み方向に突出する凸部が設けられるこ とを特徴とする回 路装置。
3 . 回路基板の表面に形成された導電パターンと、 前記導電パターンと 電気的に接続された回路素子と を具備し、
前記導電パターンは、 第 1 の導電パターンと、 前記第 1 の導電パターンよ り も厚く形成された第 2の導電パターンとから成り 、
前記第 2 の導電パターンの表面おょぴ裏面には、 厚み方向に突出する凸部 が設けられるこ と を特徴とする回路装置。
4 . 前記 ώ部の周囲には、 第 1 の導電パターンと実質同じ膜厚の縁部が 形成されるこ とを特徴とする請求の範囲第 1項から第 3項の何れかに記載の 回路装置。
5 . 前記縁部の幅を、 前記第 1 の導電パターンの厚みよ り も広くするこ とを特徴とする請求の範囲第 4項記載の回路装置。
6 . 前記凸部は、 前記回路基板の表面に形成された絶縁層に埋め込まれ るこ とを特徴とする請求の範囲第 1項または第 3項記載の回路装置。
7 . 前記回路基板は、 金属基板、 セラ ミ ック基板、 プリ ン ト基板または フ レキシブルシー トであるこ と を特徴とする請求の範囲第 1項または第 3項 の何れかに記載の回路装置。
8 . 前記第 1 の導電パターンには第 1 の回路素子が接続され、
前記第 2の導電パターンには、 前記第 1 の回路素子よ り も電流容量が大き い第 2の回路素子が接続されるこ とを特徴とする請求の範囲第 1項または第 3項の何れかに記載の回路装置。
9 . 厚み方向に突出する凸部が表面に設けられた導電箔を用意し、 回路基板の表面に設けた絶縁層に前記凸部が埋め込まれるよ う に、 前記導 電箔を前記回路基板に密着させ、
前記凸部が設けられていない領域の前記導電箔を部分的に除去するこ とに よ り 、 第 1 の導電パターンと、 前記凸部を含み前記第 1 の導電パターンよ り も厚い第 2の導電パターンを形成するこ とを特徴とする回路装置の製造方法。
1 0 . 厚み方向に突出する ώ部が表面に設けられた導電箔を用意し、 回路基板の表面に設けた絶縁層に前記導電箔の裏面を密着させ、
前記凸部が設けられていない領域の前記導電箔を部分的に除去するこ とに よ り 、 第 1 の導電パターンと、 前記凸部を含み前記第 1 の導電パターンよ り も厚い第 2の導電パターンを形成するこ とを特徴とする回路装置の製造方法。
1 1 . 厚み方向に突出する凸部が表面および裏面に設けられた導電箔を 用息し、
回路基板の表面に設けた絶縁層に前記凸部が埋め込まれるよ う に、 前記導 電箔を前記回路基板に密着させ、
前記凸部が設けられていない領域の前記導電箔を部分的に除去するこ とに よ り 、 第 1 の導電パターンと、 前記凸部を含み前記第 1 の導電パターンよ り も厚い第 2の導電パターンを形成するこ とを特徴とする回路装置の製造方法。
1 2 . 前記凸部の側面は曲面であるこ とを特徴とする請求の範囲第 9項 から第 1 1項の何れかに記載の回路装置の製造方法。
1 3 . 前記凸部の周囲に、 前記第 1 の導電パターンと同じ厚さの縁部が 残存するよ う に、 前記導電箔をパターユングするこ とを特徴とする請求の範 囲第 9項から第 1 1項の何れかに記載の回路装置の製造方法。
1 4 . 前記縁部の幅を、 前記第 1導電パターンの厚さ よ り も広くするこ とを特徴とする請求の範囲第 1 3項記載の回路装置の製造方法。
1 5 . エッチング処理によ り、 前記第 1 の導電パターンおよび前記第 2 の導電パターンを形成するこ と を特徴とする請求の範囲第 9項から第 1 1項 の何れかに記載の回路装置の製造方法。
PCT/JP2005/003096 2004-02-24 2005-02-18 回路装置およびその製造方法 WO2005081311A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006510320A JP4785139B2 (ja) 2004-02-24 2005-02-18 回路装置およびその製造方法
US10/588,467 US7714232B2 (en) 2004-02-24 2005-02-18 Circuit device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-048259 2004-02-24
JP2004048259 2004-02-24

Publications (1)

Publication Number Publication Date
WO2005081311A1 true WO2005081311A1 (ja) 2005-09-01

Family

ID=34879504

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/003096 WO2005081311A1 (ja) 2004-02-24 2005-02-18 回路装置およびその製造方法

Country Status (5)

Country Link
US (1) US7714232B2 (ja)
JP (1) JP4785139B2 (ja)
CN (1) CN100527393C (ja)
TW (1) TWI309962B (ja)
WO (1) WO2005081311A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250698A (ja) * 2006-03-14 2007-09-27 Furukawa Electric Co Ltd:The メタルコアプリント配線板の製造方法
EP1909324A1 (en) * 2005-09-27 2008-04-09 Matsushita Electric Industrial Co., Ltd. Heat dissipating wiring board, method for manufacturing same, and electric device using heat dissipating wiring board
EP2387069A3 (de) * 2006-03-23 2014-05-07 CeramTec GmbH Trägerkörper für Bauelemente oder Schaltungen
JP2014220304A (ja) * 2013-05-06 2014-11-20 株式会社デンソー 多層基板およびこれを用いた電子装置
JP2015159240A (ja) * 2014-02-25 2015-09-03 矢崎総業株式会社 フレキシブルフラット回路体
CN105208789A (zh) * 2015-09-18 2015-12-30 深圳诚和电子实业有限公司 一种电池电路板的制作方法
WO2022162875A1 (ja) * 2021-01-29 2022-08-04 サンケン電気株式会社 半導体パワーモジュール
WO2022176599A1 (ja) * 2021-02-16 2022-08-25 株式会社フジクラ 配線板の製造方法、及び、フレキシブルプリント配線板

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4711792B2 (ja) * 2005-09-26 2011-06-29 三洋電機株式会社 回路装置
JP2013149947A (ja) 2011-12-19 2013-08-01 Shinko Electric Ind Co Ltd 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法
DE102012206973B4 (de) * 2012-04-26 2021-02-18 Ledvance Gmbh Verfahren zum erzeugen von leiterbahnen und substrat
CN104717849A (zh) * 2013-12-12 2015-06-17 深南电路有限公司 一种局部厚铜电路板的制作方法和局部厚铜电路板
US9408301B2 (en) 2014-11-06 2016-08-02 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US11437304B2 (en) 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US9397017B2 (en) 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
CN111148378B (zh) * 2020-01-09 2021-04-06 深圳市景旺电子股份有限公司 一种局部厚铜板的制作方法
EP4273928A1 (en) * 2022-05-02 2023-11-08 Infineon Technologies AG A semiconductor package comprising power and logic on a single ceramic plate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01266786A (ja) * 1988-04-18 1989-10-24 Sanyo Electric Co Ltd 混成集積回路の製造方法
JPH0496258A (ja) * 1990-08-03 1992-03-27 Mitsubishi Electric Corp 半導体装置用絶縁基板の製造方法およびそのための金属パターン板
JPH09130018A (ja) * 1995-10-30 1997-05-16 Kyocera Corp 配線基板及びその製造方法
JP2001196738A (ja) * 2000-01-11 2001-07-19 Denki Kagaku Kogyo Kk 金属ベース回路基板とその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63260198A (ja) * 1987-04-17 1988-10-27 古河電気工業株式会社 多層回路板の製造方法
JPH0631734Y2 (ja) * 1988-10-13 1994-08-22 ローム株式会社 印刷配線基板
JP2715576B2 (ja) 1989-07-26 1998-02-18 松下電工株式会社 プリント配線板の製法
JP2772184B2 (ja) * 1991-11-07 1998-07-02 株式会社東芝 半導体装置
JP2698278B2 (ja) 1992-01-31 1998-01-19 三洋電機株式会社 混成集積回路装置
JPH06334311A (ja) 1993-05-18 1994-12-02 Yazaki Corp 回路体の製造方法
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
JP2001177022A (ja) * 1999-12-17 2001-06-29 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法
JP4411720B2 (ja) * 2000-02-02 2010-02-10 パナソニック株式会社 熱伝導基板とその製造方法
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
JP4459406B2 (ja) 2000-07-27 2010-04-28 ソニーケミカル＆インフォメーションデバイス株式会社 フレキシブル配線板製造方法
JP2002198619A (ja) * 2000-12-25 2002-07-12 Matsushita Electric Ind Co Ltd 回路基板
DE10205592B4 (de) 2002-02-11 2008-01-03 Ksg Leiterplatten Gmbh Verfahren zum Herstellen eines Halbzeugs für Leiterplatten

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01266786A (ja) * 1988-04-18 1989-10-24 Sanyo Electric Co Ltd 混成集積回路の製造方法
JPH0496258A (ja) * 1990-08-03 1992-03-27 Mitsubishi Electric Corp 半導体装置用絶縁基板の製造方法およびそのための金属パターン板
JPH09130018A (ja) * 1995-10-30 1997-05-16 Kyocera Corp 配線基板及びその製造方法
JP2001196738A (ja) * 2000-01-11 2001-07-19 Denki Kagaku Kogyo Kk 金属ベース回路基板とその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1909324A1 (en) * 2005-09-27 2008-04-09 Matsushita Electric Industrial Co., Ltd. Heat dissipating wiring board, method for manufacturing same, and electric device using heat dissipating wiring board
EP1909324A4 (en) * 2005-09-27 2012-09-26 Panasonic Corp THERMAL DISSIPATION WIRING BOARD, ITS MANUFACTURING METHOD AND ELECTRICAL DEVICE EMPLOYING THE SAME
JP2007250698A (ja) * 2006-03-14 2007-09-27 Furukawa Electric Co Ltd:The メタルコアプリント配線板の製造方法
EP2387069A3 (de) * 2006-03-23 2014-05-07 CeramTec GmbH Trägerkörper für Bauelemente oder Schaltungen
JP2014220304A (ja) * 2013-05-06 2014-11-20 株式会社デンソー 多層基板およびこれを用いた電子装置
JP2015159240A (ja) * 2014-02-25 2015-09-03 矢崎総業株式会社 フレキシブルフラット回路体
CN105208789A (zh) * 2015-09-18 2015-12-30 深圳诚和电子实业有限公司 一种电池电路板的制作方法
WO2022162875A1 (ja) * 2021-01-29 2022-08-04 サンケン電気株式会社 半導体パワーモジュール
WO2022176599A1 (ja) * 2021-02-16 2022-08-25 株式会社フジクラ 配線板の製造方法、及び、フレキシブルプリント配線板

Also Published As

Publication number Publication date
JP4785139B2 (ja) 2011-10-05
TW200539758A (en) 2005-12-01
JPWO2005081311A1 (ja) 2007-08-02
TWI309962B (en) 2009-05-11
CN1961422A (zh) 2007-05-09
US7714232B2 (en) 2010-05-11
US20080106875A1 (en) 2008-05-08
CN100527393C (zh) 2009-08-12

Similar Documents

Publication Publication Date Title
WO2005081311A1 (ja) 回路装置およびその製造方法
US6548328B1 (en) Circuit device and manufacturing method of circuit device
KR102446009B1 (ko) 기판 구조들 및 제조 방법들
KR100661948B1 (ko) 회로 장치 및 그의 제조 방법
KR100765604B1 (ko) 회로 장치 및 그 제조 방법
WO2007026944A1 (ja) 回路装置およびその製造方法
CN104008980A (zh) 半导体器件
JPWO2008069260A1 (ja) 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
CN103390612B (zh) 半导体器件、半导体器件模块以及半导体器件的制造方法
JP4722836B2 (ja) 回路装置およびその製造方法
JP4545022B2 (ja) 回路装置およびその製造方法
JP4549171B2 (ja) 混成集積回路装置
KR100738134B1 (ko) 회로 장치의 제조 방법
JP5341339B2 (ja) 回路装置
CN106876350B (zh) 功率模块及其制造方法
KR100874047B1 (ko) 회로 장치 및 그 제조 방법
JP2024504838A (ja) 金属基板構造体、半導体パワーモジュール用の金属基板構造体の製造方法、および半導体パワーモジュール
JPH11135708A (ja) 半導体装置用基体及びその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006510320

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020067016500

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200580005910.8

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1200601566

Country of ref document: VN

WWP Wipo information: published in national office

Ref document number: 1020067016500

Country of ref document: KR

122 Ep: pct application non-entry in european phase
WWE Wipo information: entry into national phase

Ref document number: 10588467

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10588467

Country of ref document: US