JPH11135708A - 半導体装置用基体及びその製造方法 - Google Patents

半導体装置用基体及びその製造方法

Info

Publication number
JPH11135708A
JPH11135708A JP9316565A JP31656597A JPH11135708A JP H11135708 A JPH11135708 A JP H11135708A JP 9316565 A JP9316565 A JP 9316565A JP 31656597 A JP31656597 A JP 31656597A JP H11135708 A JPH11135708 A JP H11135708A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
circuit
insulating layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9316565A
Other languages
English (en)
Inventor
Toshiya Matsubara
俊也 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP9316565A priority Critical patent/JPH11135708A/ja
Publication of JPH11135708A publication Critical patent/JPH11135708A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 安価に製造することができ、かつ、コンパク
トな構造とすることができる半導体装置用基体及びその
製造方法を提供する。 【解決手段】 リードフレーム25と絶縁層14、1
7、18とが積層された複数の回路基板10〜12を、
更に積層した半導体装置用基体Aの製造方法であって、
回路基板10〜12は、金型26、27内に予め製造さ
れたリードフレーム25を配置した後、封止樹脂を流し
込み、リードフレーム25の所定部分が封止樹脂の表面
に露出するようにして樹脂封止を行うことによって製造
するようにしている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、それぞれ回路パタ
ーンを具備する複数の樹脂製の回路基板の積層体からな
る半導体装置用基体及びその製造方法に関する。
【0002】
【従来の技術】従来、ICパッケージの一形態として、
特開昭52−13722号公報に記載されているICパ
ッケージBがあり、その構造を図11に示す。図示する
ように、素子搭載部70をプリントした第1のセラミッ
ク絶縁層71と、チップ収納用窓孔72を有しその孔縁
より外端方向に向かって複数条のリード81からなる導
体パターン73をプリントした第2のセラミック絶縁層
74と、導体パターン73の始端をフィンガー75とし
て露呈する窓孔76を有する第3のセラミック絶縁層7
7が上下に積層されている。
【0003】また、第2のセラミック絶縁層74の上下
の少なくともいずれかに、第2のセラミック絶縁層74
のチップ収納用窓孔72と同一の窓孔78を有しその孔
縁より離れた位置に外端方向に向かって導通抵抗を調整
するための調整導体パターン79をプリントした第4の
セラミック絶縁層80が介在されている。そして、この
調整導体パターン79と第2のセラミック絶縁層74
は、第2のセラミック絶縁層74と第4のセラミック絶
縁層80を貫くスルーホール結合手段によって接続され
ている。さらに、第1〜第4のセラミック絶縁層71、
74、77、80を焼結一体化し、さらにリード81を
導体パターン73の終端に取着している。かかる構成に
よって、導体パターンの実質的な拡幅を図ることによ
り、その導体抵抗を低下させることができる。なお、図
11において、82は金属リング、83はキャップであ
る。
【0004】
【発明が解決しようとする課題】しかし、上記したIC
パッケージBは、未だ、以下の解決すべき課題を有して
いた。即ち、セラミック絶縁層71、74、77、80
は耐熱性、放熱性、絶縁性に優れ、かつ高硬度を有する
が、耐衝撃性が弱いため、耐衝撃強度を確保するために
は一定の厚みを必要とする。従って、セラミック絶縁層
71、74、77、80の積層体からなるICパッケー
ジBは厚くなり、そのコンパクト化を図ることは困難で
あった。また、セラミックは材料的に高いので、ICパ
ッケージBのコストダウンを図ることが困難であった。
【0005】本発明はかかる事情に鑑みてなされたもの
で、十分な絶縁性を確保しながら機械的強度を有し、か
つ、安価に製造することができ、更に、コンパクトな構
造とすることができる半導体装置用基体及びその製造方
法を提供することを目的とする。
【0006】
【課題を解決するための手段】前記目的に沿う請求項1
記載の半導体装置用基体は、最下層の回路基板の中央に
素子搭載部を備え、その周囲に配置される多数のリード
を有する回路パターンが絶縁層を介しながら複数段にわ
たって積層される半導体装置用基体において、前記絶縁
層は封止樹脂からなって、前記リードは各絶縁層の封止
樹脂からその表面の所定部分が露出するようにして埋設
されている。
【0007】請求項2記載の半導体装置用基体は、請求
項1記載の半導体装置用基体において、前記最下層の回
路基板の上に積層される回路基板は、それぞれ下層のリ
ードの内側端子が露出する開口部を中央に備えている。
請求項3記載の半導体装置用基体は、請求項1又は2記
載の半導体装置用基体において、何れかの階層の前記回
路基板には外部接続端子となるアウターリードが設けら
れている。
【0008】請求項4記載の半導体装置用基体の製造方
法は、リードフレームと絶縁層とが積層された複数の回
路基板を、更に積層した半導体装置用基体の製造方法で
あって、前記回路基板は、金型内に予め製造された前記
リードフレームを配置した後、封止樹脂を流し込み、前
記リードフレームの所定部分が前記封止樹脂の表面に露
出するようにして樹脂封止を行うことによって製造す
る。
【0009】請求項5記載の半導体装置用基体の製造方
法は、請求項4記載の半導体装置用基体の製造方法にお
いて、最下層の前記回路基板の中央に素子搭載部を設
け、該最下層の回路基板上に、それぞれ中央に下層の回
路基板のリードフレームのリードの内側端子が露出する
開口部を有する回路基板を積層して、前記半導体装置用
基体を製造する。
【0010】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。
【0011】(第1の実施の形態)まず、本実施の形態
に係る半導体装置用基体Aの構成について、図1〜図4
を参照して説明する。図1に示すように、半導体装置用
基体Aは、最下層の回路基板を形成する矩形平板状の第
1の回路基板10上に、中央に開口部を設けた環状矩形
平板状の第2及び第3の回路基板11、12を積層して
構成される。
【0012】上記した構成において、第1の回路基板1
0は、中央部に素子搭載部13を具備する薄肉の矩形平
板からなる絶縁層14と、素子搭載部13の周縁部に設
けられ多数のリード15からなる回路パターン16によ
って形成されている。ここに、絶縁層14は封止樹脂で
あるエポキシ樹脂等の絶縁性樹脂から形成されるもので
あり、その厚みは、セラミック板(厚さが1mm)を用
いる場合と異なり、0.1mm以下とすることができ
る。また、絶縁層14は後述するように樹脂封止によっ
て形成されるものであるため、各リード15の所定部分
は封止樹脂の表面から露出した状態で絶縁層14に埋設
されることになる。
【0013】第2及び第3の回路基板11、12は、中
央に開口部を有する薄肉の環状の矩形平板からなる絶縁
層17、18と、その環状部に設けられ多数のリード1
9、20からなる回路パターン21、22によって形成
されている。ここに、絶縁層17、18も封止樹脂であ
るエポキシ樹脂等の絶縁性樹脂から形成されるものであ
り、その厚みは、セラミック板(厚さが1mm)を用い
る場合と異なり、0.1mm以下とすることができる。
また、絶縁層17、18も後述するように樹脂封止によ
って形成されるものであるため、各リード19、20の
所定部分は封止樹脂の表面から露出した状態で絶縁層1
7、18に埋設されることになる。上記した構成におい
て、下部の回路基板10、11の上に積層される回路基
板11、12において、それぞれの開口部は、下層のリ
ード15、19の内側端子が露出する状態に形成されて
いる。
【0014】また、回路パターン16、21、22の対
応するリード15、19、20同士は、図7及び図8を
参照して後述するように、導電性接着剤23を充填した
スルーホール24、24Aを用いて接続されることにな
る。さらに、本実施の形態では、第1の回路基板10の
回路パターン16によって信号回路が構成され、第2の
回路基板11の回路パターン21によって電源回路が構
成され、第3の回路基板12の回路パターン22によっ
てアース回路が形成されている。そして、図1〜図4に
示すように、信号回路を構成する第1の回路基板10の
回路パターン16の外部接続端子としてアウターリード
38が形成されている。
【0015】このように、本実施の形態では、絶縁層1
4、17、18は封止樹脂からなって、リード15、1
9、20は各層の封止樹脂からその表面の所定部分が露
出するようにして埋設されているので、リード15間
(リード間19及びリード20間も同様である)の保持
が確実となって絶縁性が向上する。更には、絶縁樹脂層
に銅箔を接合し、これをエッチング処理した回路基板を
複数枚積層する半導体装置基板及びその製造方法に比較
して、リード部分をプレス加工によって成形でき、更に
は比較的安価な樹脂を絶縁層14、17、18に使用で
きるので、半導体装置用基体Aの製造原価を下げること
ができる。また、本実施の形態では、最下層の回路基板
である第1の回路基板10の上に積層される第2及び第
3の回路基板11、12は、下層のリード15、19の
内側端子が露出する開口部を中央に備えているので、第
1の回路基板10への半導体素子30の搭載及び各回路
基板10〜12のリード15、19、20と半導体素子
30との接続作業を容易に行なうことができる。さら
に、本実施の形態においては、いずれかの回路基板(本
実施の形態では、第1の回路基板10)に外部接続端子
となるアウターリード38を設けることによって、任意
の回路基板に信号回路を容易に形成することができる。
【0016】次に、図1〜図8を参照して、本実施の形
態に係る半導体装置用基体Aの製造方法について説明す
る。まず、図3及び図4に示すように、第1の回路基板
10と、第2及び第3の回路基板11、12を、樹脂モ
ールド技術を用いて成形する。以下、第1の回路基板1
0を成形する場合について、図5及び図6を参照して説
明する。なお、第2の回路基板11及び第3の回路基板
12の成形も同様にして行なうことができる。
【0017】まず、予め、図5に示すように、中央部に
素子搭載部13を有すると共に素子搭載部13の周囲に
回路パターン16を有するリードフレーム25を製作す
る。このリードフレーム25を、金型の一例である上金
型26と下金型27によって形成される成形空間28内
に配置すると共に、エポキシ樹脂を樹脂注入孔29を通
して成形空間28内に流し込み、硬化した後、成形品を
外部に取り出すことによって、リードフレーム25の所
定部分が封止樹脂の表面に露出するように樹脂封止し
て、第1の回路基板10を製作する。なお、図1〜図3
に示すアウターリード38は、第1の回路基板10上に
第2及び第3の回路基板11、12を積層し、半導体素
子30を素子搭載部13に搭載し、さらに、回路基板積
層体の上面を樹脂封止した後に、リードフレーム25の
外周縁部を切断することによって形成することができ
る。
【0018】同様にして、第2の回路基板11と第3の
回路基板12を、リードフレーム25と同様な構成を有
するリードフレームを用いて製作する。次に、図3及び
図4に示すように、絶縁層14の表面中央部に素子搭載
部13を有しその周囲に回路パターン16が樹脂封止さ
れた第1の回路基板10上に、絶縁層17に回路パター
ン21が樹脂封止された第2の回路基板11を熱可塑性
接着剤又はプリプレグを用いて接着して積層する。その
後、第2の回路基板11上に、絶縁層18に回路パター
ン22が樹脂封止された第3の回路基板12を熱可塑性
接着剤又はプリプレグを用いて接着して積層し、図1に
示す回路基板積層体を製造する。
【0019】図7及び図8に示すように、第2の回路基
板11に設けた回路パターン21のリード19を、第1
の回路基板10に設けた回路パターン16のリード15
とスルーホール24によって接続すると共に、第3の回
路基板12に設けた回路パターン22のリード20を、
第1の回路基板10に設けた回路パターン16のリード
15とスルーホール24Aによって接続する。
【0020】次に、図1に示すように、素子搭載部13
に半導体素子30を搭載し、半導体素子30の端子をボ
ンディングワイヤ31によって第1の回路基板10と第
2及び第3の回路基板11、12のリード15、19、
20の内側端子に接続し、第3の回路基板12の全面を
ポッティング樹脂32で樹脂封止すると共に、第1の回
路基板10におけるリードフレーム25の外周縁部を切
断することによって半導体装置用基体Aを製作する。
【0021】このように、本実施の形態に係る半導体装
置用基体Aの製造方法においては、第1の回路基板10
と、第1及び第3の回路基板11、12は、樹脂モール
ド技術を用いて容易に量産することができ、安価に製作
することができるので、半導体装置用基体Aや半導体装
置を安価に製作でき、また、上、下金型26、27を用
いることによって、半導体装置用基体A又は半導体装置
の製品精度も高めることができる。
【0022】また、第1、第2及び第3の回路基板1
0、11、12をエポキシ樹脂を用いて成形する際、エ
ポキシ樹脂が各回路パターン16、21、22における
リード15間(リード間19及びリード20間も同様で
ある)に形成される空間に隙間無く充填されることにな
るので、これらのリード15間(リード間19及びリー
ド20間も同様である)の間隔を保持して絶縁を確実に
図ることができる。即ち、第1〜第3の回路基板を絶縁
板から形成し、これらを単に接着剤を用いて回路基板積
層体を形成する場合には、接着剤がリード間に形成され
る空間に不十分にしか充填されず、従って、この空間に
空気が封入されるおそれがある。そのため、半導体装置
の使用中に発生する熱によって、空気が膨張し、半導体
装置を破損するおそれがある。しかし、本実施の形態に
係る半導体装置用基体Aにおいては空気の封入を完全に
防止できるので、空気に起因する破損を確実に防止する
ことができる。
【0023】さらに、回路パターン16、21、22
は、絶縁層14、17、18によって十分な絶縁がなさ
れているので、前述したように、回路パターン16を信
号回路として、回路パターン21を電源回路として、回
路パターン22をアース回路として用いる場合には、信
号回路、電源回路、及び、アース回路間のクロストーク
を効果的に防止することができる。
【0024】また、図9に本実施の形態の変形例に係る
半導体装置用基体A1の構成を示す。図示するように、
変形例に係る半導体装置用基体A1は、上記した半導体
装置用基体Aに、更に、第4の回路基板34を積層して
4層構造の積層構造体としたことを特徴とする。なお、
第4の回路基板34を除いてその他の構成要素は第1の
実施の形態に係る半導体装置用基体Aと同じなので、同
一の構成要素は同一の符号で示す。
【0025】この場合も、第4の回路基板34は、薄肉
の環状矩形平板からなる絶縁層35と、その環状部に設
けられ多数のリード36からなる回路パターン37によ
って形成されている。ここに、絶縁層35も封止樹脂で
あるエポキシ樹脂等の絶縁性樹脂から形成されるもので
あり、その厚みは、セラミック板(厚さが1mm)を用
いる場合と異なり、0.1mm以下とすることができ
る。従って、本変形例に係る半導体装置用基体A1や、
この半導体装置用基体A1を用いた半導体装置を安価に
製作でき、また、半導体装置用基体A1又は半導体装置
の製品精度も高めることができる。
【0026】(第2の実施の形態)図10に示すよう
に、本実施の形態に係る半導体装置用基体A2は、図1
に示す第1の実施の形態に係る半導体装置用基体Aにお
ける回路パターン21を信号回路として、回路パターン
16を電源回路として、回路パターン22をアース回路
として用いることを特徴とする。なお、本実施の形態に
おいて、第1の実施の形態に係る構成要素と同一の構成
要素は、同一の符号に添字aをつけて表している。ま
た、本実施の形態では、信号回路を構成する回路パター
ン21aに外部接続端子としてのアウターリード39が
設けられている。かかる構成によって、本実施の形態に
おいても、絶縁層14a、17a、18aは封止樹脂か
らなって、リード15a、19a、20aは各層の封止
樹脂からその表面の所定部分が露出するようにして埋設
されているので、リード15a間(リード間19a及び
リード20a間も同様である)の保持が確実となって絶
縁性が向上する。また、信号回路、電源回路、及び、ア
ース回路間のクロストークを効果的に防止することがで
きると共に、信号回路への電源回路及びアース回路の接
続を容易に行なうことができる。
【0027】以上、本発明を、実施の形態を参照して説
明してきたが、本発明は何ら上記した実施の形態に記載
の構成に限定されるものではなく、特許請求の範囲に記
載されている事項の範囲内で考えられるその他の実施の
形態や変形例も含むものである。例えば、前記した実施
の形態では、回路基板や回路基板の絶縁層は樹脂モール
ド成形技術を用いて成形したが、市販の樹脂プレートに
より成形することもできる。
【0028】
【発明の効果】請求項1〜3記載の半導体装置用基体及
び請求項4、5記載の半導体装置用基体の製造方法にお
いては、絶縁層は封止樹脂からなって、リードは各層の
封止樹脂からその表面の所定部分が露出するようにして
埋設されているので、リード間の保持が確実となって絶
縁性が向上する。更には、絶縁樹脂層に銅箔を接合し、
これをエッチング処理した回路基板を複数枚積層する半
導体装置基板及びその製造方法に比較して、リード部分
をプレス加工によって成形でき、更には比較的安価な樹
脂を絶縁層に使用できるので、半導体装置用基板の製造
原価を下げることができる。そして、各回路パターン
に、信号回路、電源回路及びアース回路を区別して配置
することによって、これらの間に発生するクロストーク
を効果的に防止することができる。また、セラミック板
から形成する場合と比較して回路基板積層体の厚みを著
しく薄くでき、半導体装置用基体や半導体装置をコンパ
クトに製造することができる。
【0029】特に、請求項2記載の半導体装置用基体に
おいては、最下層の回路基板の上に積層される回路基板
は、それぞれ下層のリードの内側端子が露出する開口部
を中央に備えているので、最下層の回路基板への半導体
素子の搭載及び各回路基板のリードと半導体素子との接
続作業を容易に行なうことができる。
【0030】請求項3記載の半導体装置用基体において
は、何れかの階層の回路基板に外部接続端子となるアウ
ターリードを設けることによって、任意の回路基板に信
号回路を容易に形成することができる。
【0031】請求項4記載の半導体装置用基体の製造方
法においては、半導体装置用基体を構成する複数の回路
基板を樹脂モールド技術を用いて容易に量産することが
でき、安価に製作することができるので、半導体装置用
基体も安価に製作でき、また、上、下金型を用いること
によって、半導体装置用基体や半導体装置の製品精度も
高めることができる。
【0032】請求項5記載の半導体装置用基体の製造方
法においては、最下層の回路基板の中央に素子搭載部を
設け、この回路基板上に、それぞれ中央に下層の回路基
板のリードフレームのリードの内側端子が露出する開口
部を有する他の回路基板を積層して、半導体装置用基体
を製造するようにしている。従って、最下層の回路基板
への半導体素子の搭載及び各回路基板のリードと半導体
素子との接続作業を容易に行なうことができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る半導体装置用
基体を用いた半導体装置の正断面図である。
【図2】本発明の第1の実施の形態に係る半導体装置用
基体の平面図である。
【図3】同分解斜視図である。
【図4】同分解正断面図である。
【図5】本発明の第1の実施の形態に係る半導体装置用
基体の製造に用いるリードフレームの平面図である。
【図6】本発明の第1の実施の形態に係る半導体装置用
基体を構成する第1の回路基板の成形に用いる上、下金
型の正断面図である。
【図7】同回路基板積層体の断面図である。
【図8】本発明の第1の実施の形態に係る半導体装置用
基体における回路パターンの接続状態を示す説明図であ
る。
【図9】本発明の第1の実施の形態の変形例に係る半導
体装置用基体を用いた半導体装置の正断面図である。
【図10】本発明の第2の実施の形態に係る半導体装置
用基体を用いた半導体装置の正断面図である。
【図11】従来の半導体装置の構成を示す分解斜視図で
ある。
【符号の説明】
A 半導体装置用基体 A1 半導体装
置用基体 A2 半導体装置用基体 10 第1の回
路基板 10a 第1の回路基板 11 第2の回
路基板 11a 第2の回路基板 12 第3の回
路基板 12a 第3の回路基板 13 素子搭載
部 13a 素子搭載部 14 絶縁層 14a 絶縁層 15 リード 15a リード 16 回路パタ
ーン 16a 回路パターン 17 絶縁層 17a 絶縁層 18 絶縁層 18a 絶縁層 19 リード 19a リード 20 リード 20a リード 21 回路パタ
ーン 21a 回路パターン 22 回路パタ
ーン 22a 回路パターン 23 導電性接
着剤 24 スルーホール 24A スルー
ホール 25 リードフレーム 26 上金型 27 下金型 28 成形空間 29 樹脂注入孔 30 半導体素
子 30a 半導体素子 31 ボンディ
ングワイヤ 31a ボンディングワイヤ 32 ポッティ
ング樹脂 32a ポッティング樹脂 34 第4の回
路基板 35 絶縁層 36 リード 37 回路パターン 38 アウター
リード 39 アウターリード
フロントページの続き (51)Int.Cl.6 識別記号 FI H05K 3/46 H01L 23/12 N

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 最下層の回路基板の中央に素子搭載部を
    備え、その周囲に配置される多数のリードを有する回路
    パターンが絶縁層を介しながら複数段にわたって積層さ
    れる半導体装置用基体において、 前記絶縁層は封止樹脂からなって、前記リードは各絶縁
    層の封止樹脂からその表面の所定部分が露出するように
    して埋設されていることを特徴とする半導体装置用基
    体。
  2. 【請求項2】 前記最下層の回路基板の上に積層される
    回路基板は、それぞれ下層のリードの内側端子が露出す
    る開口部を中央に備えている請求項1記載の半導体装置
    用基体。
  3. 【請求項3】 何れかの階層の前記回路基板には外部接
    続端子となるアウターリードが設けられている請求項1
    又は2記載の半導体装置用基体。
  4. 【請求項4】 リードフレームと絶縁層とが積層された
    複数の回路基板を、更に積層した半導体装置用基体の製
    造方法であって、 前記回路基板は、金型内に予め製造された前記リードフ
    レームを配置した後、封止樹脂を流し込み、前記リード
    フレームの所定部分が前記封止樹脂の表面に露出するよ
    うにして樹脂封止を行うことによって製造するようにし
    たことを特徴とする半導体装置用基体の製造方法。
  5. 【請求項5】 最下層の前記回路基板の中央に素子搭載
    部を設け、該最下層の回路基板上に、それぞれ中央に下
    層の回路基板のリードフレームのリードの内側端子が露
    出する開口部を有する回路基板を積層して、前記半導体
    装置用基体を製造するようにした請求項4記載の半導体
    装置用基体の製造方法。
JP9316565A 1997-10-31 1997-10-31 半導体装置用基体及びその製造方法 Pending JPH11135708A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9316565A JPH11135708A (ja) 1997-10-31 1997-10-31 半導体装置用基体及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9316565A JPH11135708A (ja) 1997-10-31 1997-10-31 半導体装置用基体及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11135708A true JPH11135708A (ja) 1999-05-21

Family

ID=18078520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9316565A Pending JPH11135708A (ja) 1997-10-31 1997-10-31 半導体装置用基体及びその製造方法

Country Status (1)

Country Link
JP (1) JPH11135708A (ja)

Similar Documents

Publication Publication Date Title
JP3170199B2 (ja) 半導体装置及びその製造方法及び基板フレーム
KR980006193A (ko) 열적 개량된 플립 칩 패키지 및 그 제조 방법
KR20080031446A (ko) 회로 장치 및 그 제조 방법
JP2002057241A (ja) 移植性導電パターンを含む半導体パッケージ及びその製造方法
WO2005081311A1 (ja) 回路装置およびその製造方法
KR920001689A (ko) 반도체장치 및 그 제조방법
JP2002203939A (ja) 集積型電子部品及びその集積方法
JPH10135492A (ja) スルーホール電極付き電子部品およびその製造方法
KR20010041593A (ko) 다수의 반도체 칩을 포함하는 반도체 소자
CA2716920C (en) Semiconductor device, and communication apparatus and electronic apparatus having the same
JPH1174420A (ja) 表面実装型チップ部品及びその製造方法
US20080073797A1 (en) Semiconductor die module and package and fabricating method of semiconductor package
JP2001085603A (ja) 半導体装置
JP2006100759A (ja) 回路装置およびその製造方法
JP3574026B2 (ja) 回路装置およびその製造方法
JPH11284101A (ja) 半導体装置用パッケ―ジおよびその製造方法
JP2002076182A (ja) 回路装置の製造方法
JP2001358263A (ja) 半導体装置およびその回路形成方法
JP4527292B2 (ja) 半導体パワーモジュール
JP3574025B2 (ja) 回路装置およびその製造方法
CN110072335B (zh) 一种印刷电路板、电子设备以及制造方法
CN116097400A (zh) 具有堆叠无源部件的多层半导体封装件
JPH11135708A (ja) 半導体装置用基体及びその製造方法
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
JP2001344587A (ja) プリント配線基板およびそれを用いたicカード用モジュールならびにその製造方法