JPH11135708A - 半導体装置用基体及びその製造方法 - Google Patents
半導体装置用基体及びその製造方法Info
- Publication number
- JPH11135708A JPH11135708A JP9316565A JP31656597A JPH11135708A JP H11135708 A JPH11135708 A JP H11135708A JP 9316565 A JP9316565 A JP 9316565A JP 31656597 A JP31656597 A JP 31656597A JP H11135708 A JPH11135708 A JP H11135708A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- circuit
- insulating layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 安価に製造することができ、かつ、コンパク
トな構造とすることができる半導体装置用基体及びその
製造方法を提供する。 【解決手段】 リードフレーム２５と絶縁層１４、１
７、１８とが積層された複数の回路基板１０〜１２を、
更に積層した半導体装置用基体Ａの製造方法であって、
回路基板１０〜１２は、金型２６、２７内に予め製造さ
れたリードフレーム２５を配置した後、封止樹脂を流し
込み、リードフレーム２５の所定部分が封止樹脂の表面
に露出するようにして樹脂封止を行うことによって製造
するようにしている。
トな構造とすることができる半導体装置用基体及びその
製造方法を提供する。 【解決手段】 リードフレーム２５と絶縁層１４、１
７、１８とが積層された複数の回路基板１０〜１２を、
更に積層した半導体装置用基体Ａの製造方法であって、
回路基板１０〜１２は、金型２６、２７内に予め製造さ
れたリードフレーム２５を配置した後、封止樹脂を流し
込み、リードフレーム２５の所定部分が封止樹脂の表面
に露出するようにして樹脂封止を行うことによって製造
するようにしている。
Description
【０００１】
【発明の属する技術分野】本発明は、それぞれ回路パタ
ーンを具備する複数の樹脂製の回路基板の積層体からな
る半導体装置用基体及びその製造方法に関する。
ーンを具備する複数の樹脂製の回路基板の積層体からな
る半導体装置用基体及びその製造方法に関する。
【０００２】
【従来の技術】従来、ＩＣパッケージの一形態として、
特開昭５２−１３７２２号公報に記載されているＩＣパ
ッケージＢがあり、その構造を図１１に示す。図示する
ように、素子搭載部７０をプリントした第１のセラミッ
ク絶縁層７１と、チップ収納用窓孔７２を有しその孔縁
より外端方向に向かって複数条のリード８１からなる導
体パターン７３をプリントした第２のセラミック絶縁層
７４と、導体パターン７３の始端をフィンガー７５とし
て露呈する窓孔７６を有する第３のセラミック絶縁層７
７が上下に積層されている。
特開昭５２−１３７２２号公報に記載されているＩＣパ
ッケージＢがあり、その構造を図１１に示す。図示する
ように、素子搭載部７０をプリントした第１のセラミッ
ク絶縁層７１と、チップ収納用窓孔７２を有しその孔縁
より外端方向に向かって複数条のリード８１からなる導
体パターン７３をプリントした第２のセラミック絶縁層
７４と、導体パターン７３の始端をフィンガー７５とし
て露呈する窓孔７６を有する第３のセラミック絶縁層７
７が上下に積層されている。
【０００３】また、第２のセラミック絶縁層７４の上下
の少なくともいずれかに、第２のセラミック絶縁層７４
のチップ収納用窓孔７２と同一の窓孔７８を有しその孔
縁より離れた位置に外端方向に向かって導通抵抗を調整
するための調整導体パターン７９をプリントした第４の
セラミック絶縁層８０が介在されている。そして、この
調整導体パターン７９と第２のセラミック絶縁層７４
は、第２のセラミック絶縁層７４と第４のセラミック絶
縁層８０を貫くスルーホール結合手段によって接続され
ている。さらに、第１〜第４のセラミック絶縁層７１、
７４、７７、８０を焼結一体化し、さらにリード８１を
導体パターン７３の終端に取着している。かかる構成に
よって、導体パターンの実質的な拡幅を図ることによ
り、その導体抵抗を低下させることができる。なお、図
１１において、８２は金属リング、８３はキャップであ
る。
の少なくともいずれかに、第２のセラミック絶縁層７４
のチップ収納用窓孔７２と同一の窓孔７８を有しその孔
縁より離れた位置に外端方向に向かって導通抵抗を調整
するための調整導体パターン７９をプリントした第４の
セラミック絶縁層８０が介在されている。そして、この
調整導体パターン７９と第２のセラミック絶縁層７４
は、第２のセラミック絶縁層７４と第４のセラミック絶
縁層８０を貫くスルーホール結合手段によって接続され
ている。さらに、第１〜第４のセラミック絶縁層７１、
７４、７７、８０を焼結一体化し、さらにリード８１を
導体パターン７３の終端に取着している。かかる構成に
よって、導体パターンの実質的な拡幅を図ることによ
り、その導体抵抗を低下させることができる。なお、図
１１において、８２は金属リング、８３はキャップであ
る。
【０００４】
【発明が解決しようとする課題】しかし、上記したＩＣ
パッケージＢは、未だ、以下の解決すべき課題を有して
いた。即ち、セラミック絶縁層７１、７４、７７、８０
は耐熱性、放熱性、絶縁性に優れ、かつ高硬度を有する
が、耐衝撃性が弱いため、耐衝撃強度を確保するために
は一定の厚みを必要とする。従って、セラミック絶縁層
７１、７４、７７、８０の積層体からなるＩＣパッケー
ジＢは厚くなり、そのコンパクト化を図ることは困難で
あった。また、セラミックは材料的に高いので、ＩＣパ
ッケージＢのコストダウンを図ることが困難であった。
パッケージＢは、未だ、以下の解決すべき課題を有して
いた。即ち、セラミック絶縁層７１、７４、７７、８０
は耐熱性、放熱性、絶縁性に優れ、かつ高硬度を有する
が、耐衝撃性が弱いため、耐衝撃強度を確保するために
は一定の厚みを必要とする。従って、セラミック絶縁層
７１、７４、７７、８０の積層体からなるＩＣパッケー
ジＢは厚くなり、そのコンパクト化を図ることは困難で
あった。また、セラミックは材料的に高いので、ＩＣパ
ッケージＢのコストダウンを図ることが困難であった。
【０００５】本発明はかかる事情に鑑みてなされたもの
で、十分な絶縁性を確保しながら機械的強度を有し、か
つ、安価に製造することができ、更に、コンパクトな構
造とすることができる半導体装置用基体及びその製造方
法を提供することを目的とする。
で、十分な絶縁性を確保しながら機械的強度を有し、か
つ、安価に製造することができ、更に、コンパクトな構
造とすることができる半導体装置用基体及びその製造方
法を提供することを目的とする。
【０００６】
【課題を解決するための手段】前記目的に沿う請求項１
記載の半導体装置用基体は、最下層の回路基板の中央に
素子搭載部を備え、その周囲に配置される多数のリード
を有する回路パターンが絶縁層を介しながら複数段にわ
たって積層される半導体装置用基体において、前記絶縁
層は封止樹脂からなって、前記リードは各絶縁層の封止
樹脂からその表面の所定部分が露出するようにして埋設
されている。
記載の半導体装置用基体は、最下層の回路基板の中央に
素子搭載部を備え、その周囲に配置される多数のリード
を有する回路パターンが絶縁層を介しながら複数段にわ
たって積層される半導体装置用基体において、前記絶縁
層は封止樹脂からなって、前記リードは各絶縁層の封止
樹脂からその表面の所定部分が露出するようにして埋設
されている。
【０００７】請求項２記載の半導体装置用基体は、請求
項１記載の半導体装置用基体において、前記最下層の回
路基板の上に積層される回路基板は、それぞれ下層のリ
ードの内側端子が露出する開口部を中央に備えている。
請求項３記載の半導体装置用基体は、請求項１又は２記
載の半導体装置用基体において、何れかの階層の前記回
路基板には外部接続端子となるアウターリードが設けら
れている。
項１記載の半導体装置用基体において、前記最下層の回
路基板の上に積層される回路基板は、それぞれ下層のリ
ードの内側端子が露出する開口部を中央に備えている。
請求項３記載の半導体装置用基体は、請求項１又は２記
載の半導体装置用基体において、何れかの階層の前記回
路基板には外部接続端子となるアウターリードが設けら
れている。
【０００８】請求項４記載の半導体装置用基体の製造方
法は、リードフレームと絶縁層とが積層された複数の回
路基板を、更に積層した半導体装置用基体の製造方法で
あって、前記回路基板は、金型内に予め製造された前記
リードフレームを配置した後、封止樹脂を流し込み、前
記リードフレームの所定部分が前記封止樹脂の表面に露
出するようにして樹脂封止を行うことによって製造す
る。
法は、リードフレームと絶縁層とが積層された複数の回
路基板を、更に積層した半導体装置用基体の製造方法で
あって、前記回路基板は、金型内に予め製造された前記
リードフレームを配置した後、封止樹脂を流し込み、前
記リードフレームの所定部分が前記封止樹脂の表面に露
出するようにして樹脂封止を行うことによって製造す
る。
【０００９】請求項５記載の半導体装置用基体の製造方
法は、請求項４記載の半導体装置用基体の製造方法にお
いて、最下層の前記回路基板の中央に素子搭載部を設
け、該最下層の回路基板上に、それぞれ中央に下層の回
路基板のリードフレームのリードの内側端子が露出する
開口部を有する回路基板を積層して、前記半導体装置用
基体を製造する。
法は、請求項４記載の半導体装置用基体の製造方法にお
いて、最下層の前記回路基板の中央に素子搭載部を設
け、該最下層の回路基板上に、それぞれ中央に下層の回
路基板のリードフレームのリードの内側端子が露出する
開口部を有する回路基板を積層して、前記半導体装置用
基体を製造する。
【００１０】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。
【００１１】（第１の実施の形態）まず、本実施の形態
に係る半導体装置用基体Ａの構成について、図１〜図４
を参照して説明する。図１に示すように、半導体装置用
基体Ａは、最下層の回路基板を形成する矩形平板状の第
１の回路基板１０上に、中央に開口部を設けた環状矩形
平板状の第２及び第３の回路基板１１、１２を積層して
構成される。
に係る半導体装置用基体Ａの構成について、図１〜図４
を参照して説明する。図１に示すように、半導体装置用
基体Ａは、最下層の回路基板を形成する矩形平板状の第
１の回路基板１０上に、中央に開口部を設けた環状矩形
平板状の第２及び第３の回路基板１１、１２を積層して
構成される。
【００１２】上記した構成において、第１の回路基板１
０は、中央部に素子搭載部１３を具備する薄肉の矩形平
板からなる絶縁層１４と、素子搭載部１３の周縁部に設
けられ多数のリード１５からなる回路パターン１６によ
って形成されている。ここに、絶縁層１４は封止樹脂で
あるエポキシ樹脂等の絶縁性樹脂から形成されるもので
あり、その厚みは、セラミック板（厚さが１ｍｍ）を用
いる場合と異なり、０．１ｍｍ以下とすることができ
る。また、絶縁層１４は後述するように樹脂封止によっ
て形成されるものであるため、各リード１５の所定部分
は封止樹脂の表面から露出した状態で絶縁層１４に埋設
されることになる。
０は、中央部に素子搭載部１３を具備する薄肉の矩形平
板からなる絶縁層１４と、素子搭載部１３の周縁部に設
けられ多数のリード１５からなる回路パターン１６によ
って形成されている。ここに、絶縁層１４は封止樹脂で
あるエポキシ樹脂等の絶縁性樹脂から形成されるもので
あり、その厚みは、セラミック板（厚さが１ｍｍ）を用
いる場合と異なり、０．１ｍｍ以下とすることができ
る。また、絶縁層１４は後述するように樹脂封止によっ
て形成されるものであるため、各リード１５の所定部分
は封止樹脂の表面から露出した状態で絶縁層１４に埋設
されることになる。
【００１３】第２及び第３の回路基板１１、１２は、中
央に開口部を有する薄肉の環状の矩形平板からなる絶縁
層１７、１８と、その環状部に設けられ多数のリード１
９、２０からなる回路パターン２１、２２によって形成
されている。ここに、絶縁層１７、１８も封止樹脂であ
るエポキシ樹脂等の絶縁性樹脂から形成されるものであ
り、その厚みは、セラミック板（厚さが１ｍｍ）を用い
る場合と異なり、０．１ｍｍ以下とすることができる。
また、絶縁層１７、１８も後述するように樹脂封止によ
って形成されるものであるため、各リード１９、２０の
所定部分は封止樹脂の表面から露出した状態で絶縁層１
７、１８に埋設されることになる。上記した構成におい
て、下部の回路基板１０、１１の上に積層される回路基
板１１、１２において、それぞれの開口部は、下層のリ
ード１５、１９の内側端子が露出する状態に形成されて
いる。
央に開口部を有する薄肉の環状の矩形平板からなる絶縁
層１７、１８と、その環状部に設けられ多数のリード１
９、２０からなる回路パターン２１、２２によって形成
されている。ここに、絶縁層１７、１８も封止樹脂であ
るエポキシ樹脂等の絶縁性樹脂から形成されるものであ
り、その厚みは、セラミック板（厚さが１ｍｍ）を用い
る場合と異なり、０．１ｍｍ以下とすることができる。
また、絶縁層１７、１８も後述するように樹脂封止によ
って形成されるものであるため、各リード１９、２０の
所定部分は封止樹脂の表面から露出した状態で絶縁層１
７、１８に埋設されることになる。上記した構成におい
て、下部の回路基板１０、１１の上に積層される回路基
板１１、１２において、それぞれの開口部は、下層のリ
ード１５、１９の内側端子が露出する状態に形成されて
いる。
【００１４】また、回路パターン１６、２１、２２の対
応するリード１５、１９、２０同士は、図７及び図８を
参照して後述するように、導電性接着剤２３を充填した
スルーホール２４、２４Ａを用いて接続されることにな
る。さらに、本実施の形態では、第１の回路基板１０の
回路パターン１６によって信号回路が構成され、第２の
回路基板１１の回路パターン２１によって電源回路が構
成され、第３の回路基板１２の回路パターン２２によっ
てアース回路が形成されている。そして、図１〜図４に
示すように、信号回路を構成する第１の回路基板１０の
回路パターン１６の外部接続端子としてアウターリード
３８が形成されている。
応するリード１５、１９、２０同士は、図７及び図８を
参照して後述するように、導電性接着剤２３を充填した
スルーホール２４、２４Ａを用いて接続されることにな
る。さらに、本実施の形態では、第１の回路基板１０の
回路パターン１６によって信号回路が構成され、第２の
回路基板１１の回路パターン２１によって電源回路が構
成され、第３の回路基板１２の回路パターン２２によっ
てアース回路が形成されている。そして、図１〜図４に
示すように、信号回路を構成する第１の回路基板１０の
回路パターン１６の外部接続端子としてアウターリード
３８が形成されている。
【００１５】このように、本実施の形態では、絶縁層１
４、１７、１８は封止樹脂からなって、リード１５、１
９、２０は各層の封止樹脂からその表面の所定部分が露
出するようにして埋設されているので、リード１５間
（リード間１９及びリード２０間も同様である）の保持
が確実となって絶縁性が向上する。更には、絶縁樹脂層
に銅箔を接合し、これをエッチング処理した回路基板を
複数枚積層する半導体装置基板及びその製造方法に比較
して、リード部分をプレス加工によって成形でき、更に
は比較的安価な樹脂を絶縁層１４、１７、１８に使用で
きるので、半導体装置用基体Ａの製造原価を下げること
ができる。また、本実施の形態では、最下層の回路基板
である第１の回路基板１０の上に積層される第２及び第
３の回路基板１１、１２は、下層のリード１５、１９の
内側端子が露出する開口部を中央に備えているので、第
１の回路基板１０への半導体素子３０の搭載及び各回路
基板１０〜１２のリード１５、１９、２０と半導体素子
３０との接続作業を容易に行なうことができる。さら
に、本実施の形態においては、いずれかの回路基板（本
実施の形態では、第１の回路基板１０）に外部接続端子
となるアウターリード３８を設けることによって、任意
の回路基板に信号回路を容易に形成することができる。
４、１７、１８は封止樹脂からなって、リード１５、１
９、２０は各層の封止樹脂からその表面の所定部分が露
出するようにして埋設されているので、リード１５間
（リード間１９及びリード２０間も同様である）の保持
が確実となって絶縁性が向上する。更には、絶縁樹脂層
に銅箔を接合し、これをエッチング処理した回路基板を
複数枚積層する半導体装置基板及びその製造方法に比較
して、リード部分をプレス加工によって成形でき、更に
は比較的安価な樹脂を絶縁層１４、１７、１８に使用で
きるので、半導体装置用基体Ａの製造原価を下げること
ができる。また、本実施の形態では、最下層の回路基板
である第１の回路基板１０の上に積層される第２及び第
３の回路基板１１、１２は、下層のリード１５、１９の
内側端子が露出する開口部を中央に備えているので、第
１の回路基板１０への半導体素子３０の搭載及び各回路
基板１０〜１２のリード１５、１９、２０と半導体素子
３０との接続作業を容易に行なうことができる。さら
に、本実施の形態においては、いずれかの回路基板（本
実施の形態では、第１の回路基板１０）に外部接続端子
となるアウターリード３８を設けることによって、任意
の回路基板に信号回路を容易に形成することができる。
【００１６】次に、図１〜図８を参照して、本実施の形
態に係る半導体装置用基体Ａの製造方法について説明す
る。まず、図３及び図４に示すように、第１の回路基板
１０と、第２及び第３の回路基板１１、１２を、樹脂モ
ールド技術を用いて成形する。以下、第１の回路基板１
０を成形する場合について、図５及び図６を参照して説
明する。なお、第２の回路基板１１及び第３の回路基板
１２の成形も同様にして行なうことができる。
態に係る半導体装置用基体Ａの製造方法について説明す
る。まず、図３及び図４に示すように、第１の回路基板
１０と、第２及び第３の回路基板１１、１２を、樹脂モ
ールド技術を用いて成形する。以下、第１の回路基板１
０を成形する場合について、図５及び図６を参照して説
明する。なお、第２の回路基板１１及び第３の回路基板
１２の成形も同様にして行なうことができる。
【００１７】まず、予め、図５に示すように、中央部に
素子搭載部１３を有すると共に素子搭載部１３の周囲に
回路パターン１６を有するリードフレーム２５を製作す
る。このリードフレーム２５を、金型の一例である上金
型２６と下金型２７によって形成される成形空間２８内
に配置すると共に、エポキシ樹脂を樹脂注入孔２９を通
して成形空間２８内に流し込み、硬化した後、成形品を
外部に取り出すことによって、リードフレーム２５の所
定部分が封止樹脂の表面に露出するように樹脂封止し
て、第１の回路基板１０を製作する。なお、図１〜図３
に示すアウターリード３８は、第１の回路基板１０上に
第２及び第３の回路基板１１、１２を積層し、半導体素
子３０を素子搭載部１３に搭載し、さらに、回路基板積
層体の上面を樹脂封止した後に、リードフレーム２５の
外周縁部を切断することによって形成することができ
る。
素子搭載部１３を有すると共に素子搭載部１３の周囲に
回路パターン１６を有するリードフレーム２５を製作す
る。このリードフレーム２５を、金型の一例である上金
型２６と下金型２７によって形成される成形空間２８内
に配置すると共に、エポキシ樹脂を樹脂注入孔２９を通
して成形空間２８内に流し込み、硬化した後、成形品を
外部に取り出すことによって、リードフレーム２５の所
定部分が封止樹脂の表面に露出するように樹脂封止し
て、第１の回路基板１０を製作する。なお、図１〜図３
に示すアウターリード３８は、第１の回路基板１０上に
第２及び第３の回路基板１１、１２を積層し、半導体素
子３０を素子搭載部１３に搭載し、さらに、回路基板積
層体の上面を樹脂封止した後に、リードフレーム２５の
外周縁部を切断することによって形成することができ
る。
【００１８】同様にして、第２の回路基板１１と第３の
回路基板１２を、リードフレーム２５と同様な構成を有
するリードフレームを用いて製作する。次に、図３及び
図４に示すように、絶縁層１４の表面中央部に素子搭載
部１３を有しその周囲に回路パターン１６が樹脂封止さ
れた第１の回路基板１０上に、絶縁層１７に回路パター
ン２１が樹脂封止された第２の回路基板１１を熱可塑性
接着剤又はプリプレグを用いて接着して積層する。その
後、第２の回路基板１１上に、絶縁層１８に回路パター
ン２２が樹脂封止された第３の回路基板１２を熱可塑性
接着剤又はプリプレグを用いて接着して積層し、図１に
示す回路基板積層体を製造する。
回路基板１２を、リードフレーム２５と同様な構成を有
するリードフレームを用いて製作する。次に、図３及び
図４に示すように、絶縁層１４の表面中央部に素子搭載
部１３を有しその周囲に回路パターン１６が樹脂封止さ
れた第１の回路基板１０上に、絶縁層１７に回路パター
ン２１が樹脂封止された第２の回路基板１１を熱可塑性
接着剤又はプリプレグを用いて接着して積層する。その
後、第２の回路基板１１上に、絶縁層１８に回路パター
ン２２が樹脂封止された第３の回路基板１２を熱可塑性
接着剤又はプリプレグを用いて接着して積層し、図１に
示す回路基板積層体を製造する。
【００１９】図７及び図８に示すように、第２の回路基
板１１に設けた回路パターン２１のリード１９を、第１
の回路基板１０に設けた回路パターン１６のリード１５
とスルーホール２４によって接続すると共に、第３の回
路基板１２に設けた回路パターン２２のリード２０を、
第１の回路基板１０に設けた回路パターン１６のリード
１５とスルーホール２４Ａによって接続する。
板１１に設けた回路パターン２１のリード１９を、第１
の回路基板１０に設けた回路パターン１６のリード１５
とスルーホール２４によって接続すると共に、第３の回
路基板１２に設けた回路パターン２２のリード２０を、
第１の回路基板１０に設けた回路パターン１６のリード
１５とスルーホール２４Ａによって接続する。
【００２０】次に、図１に示すように、素子搭載部１３
に半導体素子３０を搭載し、半導体素子３０の端子をボ
ンディングワイヤ３１によって第１の回路基板１０と第
２及び第３の回路基板１１、１２のリード１５、１９、
２０の内側端子に接続し、第３の回路基板１２の全面を
ポッティング樹脂３２で樹脂封止すると共に、第１の回
路基板１０におけるリードフレーム２５の外周縁部を切
断することによって半導体装置用基体Ａを製作する。
に半導体素子３０を搭載し、半導体素子３０の端子をボ
ンディングワイヤ３１によって第１の回路基板１０と第
２及び第３の回路基板１１、１２のリード１５、１９、
２０の内側端子に接続し、第３の回路基板１２の全面を
ポッティング樹脂３２で樹脂封止すると共に、第１の回
路基板１０におけるリードフレーム２５の外周縁部を切
断することによって半導体装置用基体Ａを製作する。
【００２１】このように、本実施の形態に係る半導体装
置用基体Ａの製造方法においては、第１の回路基板１０
と、第１及び第３の回路基板１１、１２は、樹脂モール
ド技術を用いて容易に量産することができ、安価に製作
することができるので、半導体装置用基体Ａや半導体装
置を安価に製作でき、また、上、下金型２６、２７を用
いることによって、半導体装置用基体Ａ又は半導体装置
の製品精度も高めることができる。
置用基体Ａの製造方法においては、第１の回路基板１０
と、第１及び第３の回路基板１１、１２は、樹脂モール
ド技術を用いて容易に量産することができ、安価に製作
することができるので、半導体装置用基体Ａや半導体装
置を安価に製作でき、また、上、下金型２６、２７を用
いることによって、半導体装置用基体Ａ又は半導体装置
の製品精度も高めることができる。
【００２２】また、第１、第２及び第３の回路基板１
０、１１、１２をエポキシ樹脂を用いて成形する際、エ
ポキシ樹脂が各回路パターン１６、２１、２２における
リード１５間（リード間１９及びリード２０間も同様で
ある）に形成される空間に隙間無く充填されることにな
るので、これらのリード１５間（リード間１９及びリー
ド２０間も同様である）の間隔を保持して絶縁を確実に
図ることができる。即ち、第１〜第３の回路基板を絶縁
板から形成し、これらを単に接着剤を用いて回路基板積
層体を形成する場合には、接着剤がリード間に形成され
る空間に不十分にしか充填されず、従って、この空間に
空気が封入されるおそれがある。そのため、半導体装置
の使用中に発生する熱によって、空気が膨張し、半導体
装置を破損するおそれがある。しかし、本実施の形態に
係る半導体装置用基体Ａにおいては空気の封入を完全に
防止できるので、空気に起因する破損を確実に防止する
ことができる。
０、１１、１２をエポキシ樹脂を用いて成形する際、エ
ポキシ樹脂が各回路パターン１６、２１、２２における
リード１５間（リード間１９及びリード２０間も同様で
ある）に形成される空間に隙間無く充填されることにな
るので、これらのリード１５間（リード間１９及びリー
ド２０間も同様である）の間隔を保持して絶縁を確実に
図ることができる。即ち、第１〜第３の回路基板を絶縁
板から形成し、これらを単に接着剤を用いて回路基板積
層体を形成する場合には、接着剤がリード間に形成され
る空間に不十分にしか充填されず、従って、この空間に
空気が封入されるおそれがある。そのため、半導体装置
の使用中に発生する熱によって、空気が膨張し、半導体
装置を破損するおそれがある。しかし、本実施の形態に
係る半導体装置用基体Ａにおいては空気の封入を完全に
防止できるので、空気に起因する破損を確実に防止する
ことができる。
【００２３】さらに、回路パターン１６、２１、２２
は、絶縁層１４、１７、１８によって十分な絶縁がなさ
れているので、前述したように、回路パターン１６を信
号回路として、回路パターン２１を電源回路として、回
路パターン２２をアース回路として用いる場合には、信
号回路、電源回路、及び、アース回路間のクロストーク
を効果的に防止することができる。
は、絶縁層１４、１７、１８によって十分な絶縁がなさ
れているので、前述したように、回路パターン１６を信
号回路として、回路パターン２１を電源回路として、回
路パターン２２をアース回路として用いる場合には、信
号回路、電源回路、及び、アース回路間のクロストーク
を効果的に防止することができる。
【００２４】また、図９に本実施の形態の変形例に係る
半導体装置用基体Ａ１の構成を示す。図示するように、
変形例に係る半導体装置用基体Ａ１は、上記した半導体
装置用基体Ａに、更に、第４の回路基板３４を積層して
４層構造の積層構造体としたことを特徴とする。なお、
第４の回路基板３４を除いてその他の構成要素は第１の
実施の形態に係る半導体装置用基体Ａと同じなので、同
一の構成要素は同一の符号で示す。
半導体装置用基体Ａ１の構成を示す。図示するように、
変形例に係る半導体装置用基体Ａ１は、上記した半導体
装置用基体Ａに、更に、第４の回路基板３４を積層して
４層構造の積層構造体としたことを特徴とする。なお、
第４の回路基板３４を除いてその他の構成要素は第１の
実施の形態に係る半導体装置用基体Ａと同じなので、同
一の構成要素は同一の符号で示す。
【００２５】この場合も、第４の回路基板３４は、薄肉
の環状矩形平板からなる絶縁層３５と、その環状部に設
けられ多数のリード３６からなる回路パターン３７によ
って形成されている。ここに、絶縁層３５も封止樹脂で
あるエポキシ樹脂等の絶縁性樹脂から形成されるもので
あり、その厚みは、セラミック板（厚さが１ｍｍ）を用
いる場合と異なり、０．１ｍｍ以下とすることができ
る。従って、本変形例に係る半導体装置用基体Ａ１や、
この半導体装置用基体Ａ１を用いた半導体装置を安価に
製作でき、また、半導体装置用基体Ａ１又は半導体装置
の製品精度も高めることができる。
の環状矩形平板からなる絶縁層３５と、その環状部に設
けられ多数のリード３６からなる回路パターン３７によ
って形成されている。ここに、絶縁層３５も封止樹脂で
あるエポキシ樹脂等の絶縁性樹脂から形成されるもので
あり、その厚みは、セラミック板（厚さが１ｍｍ）を用
いる場合と異なり、０．１ｍｍ以下とすることができ
る。従って、本変形例に係る半導体装置用基体Ａ１や、
この半導体装置用基体Ａ１を用いた半導体装置を安価に
製作でき、また、半導体装置用基体Ａ１又は半導体装置
の製品精度も高めることができる。
【００２６】（第２の実施の形態）図１０に示すよう
に、本実施の形態に係る半導体装置用基体Ａ２は、図１
に示す第１の実施の形態に係る半導体装置用基体Ａにお
ける回路パターン２１を信号回路として、回路パターン
１６を電源回路として、回路パターン２２をアース回路
として用いることを特徴とする。なお、本実施の形態に
おいて、第１の実施の形態に係る構成要素と同一の構成
要素は、同一の符号に添字ａをつけて表している。ま
た、本実施の形態では、信号回路を構成する回路パター
ン２１ａに外部接続端子としてのアウターリード３９が
設けられている。かかる構成によって、本実施の形態に
おいても、絶縁層１４ａ、１７ａ、１８ａは封止樹脂か
らなって、リード１５ａ、１９ａ、２０ａは各層の封止
樹脂からその表面の所定部分が露出するようにして埋設
されているので、リード１５ａ間（リード間１９ａ及び
リード２０ａ間も同様である）の保持が確実となって絶
縁性が向上する。また、信号回路、電源回路、及び、ア
ース回路間のクロストークを効果的に防止することがで
きると共に、信号回路への電源回路及びアース回路の接
続を容易に行なうことができる。
に、本実施の形態に係る半導体装置用基体Ａ２は、図１
に示す第１の実施の形態に係る半導体装置用基体Ａにお
ける回路パターン２１を信号回路として、回路パターン
１６を電源回路として、回路パターン２２をアース回路
として用いることを特徴とする。なお、本実施の形態に
おいて、第１の実施の形態に係る構成要素と同一の構成
要素は、同一の符号に添字ａをつけて表している。ま
た、本実施の形態では、信号回路を構成する回路パター
ン２１ａに外部接続端子としてのアウターリード３９が
設けられている。かかる構成によって、本実施の形態に
おいても、絶縁層１４ａ、１７ａ、１８ａは封止樹脂か
らなって、リード１５ａ、１９ａ、２０ａは各層の封止
樹脂からその表面の所定部分が露出するようにして埋設
されているので、リード１５ａ間（リード間１９ａ及び
リード２０ａ間も同様である）の保持が確実となって絶
縁性が向上する。また、信号回路、電源回路、及び、ア
ース回路間のクロストークを効果的に防止することがで
きると共に、信号回路への電源回路及びアース回路の接
続を容易に行なうことができる。
【００２７】以上、本発明を、実施の形態を参照して説
明してきたが、本発明は何ら上記した実施の形態に記載
の構成に限定されるものではなく、特許請求の範囲に記
載されている事項の範囲内で考えられるその他の実施の
形態や変形例も含むものである。例えば、前記した実施
の形態では、回路基板や回路基板の絶縁層は樹脂モール
ド成形技術を用いて成形したが、市販の樹脂プレートに
より成形することもできる。
明してきたが、本発明は何ら上記した実施の形態に記載
の構成に限定されるものではなく、特許請求の範囲に記
載されている事項の範囲内で考えられるその他の実施の
形態や変形例も含むものである。例えば、前記した実施
の形態では、回路基板や回路基板の絶縁層は樹脂モール
ド成形技術を用いて成形したが、市販の樹脂プレートに
より成形することもできる。
【００２８】
【発明の効果】請求項１〜３記載の半導体装置用基体及
び請求項４、５記載の半導体装置用基体の製造方法にお
いては、絶縁層は封止樹脂からなって、リードは各層の
封止樹脂からその表面の所定部分が露出するようにして
埋設されているので、リード間の保持が確実となって絶
縁性が向上する。更には、絶縁樹脂層に銅箔を接合し、
これをエッチング処理した回路基板を複数枚積層する半
導体装置基板及びその製造方法に比較して、リード部分
をプレス加工によって成形でき、更には比較的安価な樹
脂を絶縁層に使用できるので、半導体装置用基板の製造
原価を下げることができる。そして、各回路パターン
に、信号回路、電源回路及びアース回路を区別して配置
することによって、これらの間に発生するクロストーク
を効果的に防止することができる。また、セラミック板
から形成する場合と比較して回路基板積層体の厚みを著
しく薄くでき、半導体装置用基体や半導体装置をコンパ
クトに製造することができる。
び請求項４、５記載の半導体装置用基体の製造方法にお
いては、絶縁層は封止樹脂からなって、リードは各層の
封止樹脂からその表面の所定部分が露出するようにして
埋設されているので、リード間の保持が確実となって絶
縁性が向上する。更には、絶縁樹脂層に銅箔を接合し、
これをエッチング処理した回路基板を複数枚積層する半
導体装置基板及びその製造方法に比較して、リード部分
をプレス加工によって成形でき、更には比較的安価な樹
脂を絶縁層に使用できるので、半導体装置用基板の製造
原価を下げることができる。そして、各回路パターン
に、信号回路、電源回路及びアース回路を区別して配置
することによって、これらの間に発生するクロストーク
を効果的に防止することができる。また、セラミック板
から形成する場合と比較して回路基板積層体の厚みを著
しく薄くでき、半導体装置用基体や半導体装置をコンパ
クトに製造することができる。
【００２９】特に、請求項２記載の半導体装置用基体に
おいては、最下層の回路基板の上に積層される回路基板
は、それぞれ下層のリードの内側端子が露出する開口部
を中央に備えているので、最下層の回路基板への半導体
素子の搭載及び各回路基板のリードと半導体素子との接
続作業を容易に行なうことができる。
おいては、最下層の回路基板の上に積層される回路基板
は、それぞれ下層のリードの内側端子が露出する開口部
を中央に備えているので、最下層の回路基板への半導体
素子の搭載及び各回路基板のリードと半導体素子との接
続作業を容易に行なうことができる。
【００３０】請求項３記載の半導体装置用基体において
は、何れかの階層の回路基板に外部接続端子となるアウ
ターリードを設けることによって、任意の回路基板に信
号回路を容易に形成することができる。
は、何れかの階層の回路基板に外部接続端子となるアウ
ターリードを設けることによって、任意の回路基板に信
号回路を容易に形成することができる。
【００３１】請求項４記載の半導体装置用基体の製造方
法においては、半導体装置用基体を構成する複数の回路
基板を樹脂モールド技術を用いて容易に量産することが
でき、安価に製作することができるので、半導体装置用
基体も安価に製作でき、また、上、下金型を用いること
によって、半導体装置用基体や半導体装置の製品精度も
高めることができる。
法においては、半導体装置用基体を構成する複数の回路
基板を樹脂モールド技術を用いて容易に量産することが
でき、安価に製作することができるので、半導体装置用
基体も安価に製作でき、また、上、下金型を用いること
によって、半導体装置用基体や半導体装置の製品精度も
高めることができる。
【００３２】請求項５記載の半導体装置用基体の製造方
法においては、最下層の回路基板の中央に素子搭載部を
設け、この回路基板上に、それぞれ中央に下層の回路基
板のリードフレームのリードの内側端子が露出する開口
部を有する他の回路基板を積層して、半導体装置用基体
を製造するようにしている。従って、最下層の回路基板
への半導体素子の搭載及び各回路基板のリードと半導体
素子との接続作業を容易に行なうことができる。
法においては、最下層の回路基板の中央に素子搭載部を
設け、この回路基板上に、それぞれ中央に下層の回路基
板のリードフレームのリードの内側端子が露出する開口
部を有する他の回路基板を積層して、半導体装置用基体
を製造するようにしている。従って、最下層の回路基板
への半導体素子の搭載及び各回路基板のリードと半導体
素子との接続作業を容易に行なうことができる。
【図１】本発明の第１の実施の形態に係る半導体装置用
基体を用いた半導体装置の正断面図である。
基体を用いた半導体装置の正断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置用
基体の平面図である。
基体の平面図である。
【図３】同分解斜視図である。
【図４】同分解正断面図である。
【図５】本発明の第１の実施の形態に係る半導体装置用
基体の製造に用いるリードフレームの平面図である。
基体の製造に用いるリードフレームの平面図である。
【図６】本発明の第１の実施の形態に係る半導体装置用
基体を構成する第１の回路基板の成形に用いる上、下金
型の正断面図である。
基体を構成する第１の回路基板の成形に用いる上、下金
型の正断面図である。
【図７】同回路基板積層体の断面図である。
【図８】本発明の第１の実施の形態に係る半導体装置用
基体における回路パターンの接続状態を示す説明図であ
る。
基体における回路パターンの接続状態を示す説明図であ
る。
【図９】本発明の第１の実施の形態の変形例に係る半導
体装置用基体を用いた半導体装置の正断面図である。
体装置用基体を用いた半導体装置の正断面図である。
【図１０】本発明の第２の実施の形態に係る半導体装置
用基体を用いた半導体装置の正断面図である。
用基体を用いた半導体装置の正断面図である。
【図１１】従来の半導体装置の構成を示す分解斜視図で
ある。
ある。
Ａ 半導体装置用基体 Ａ１ 半導体装
置用基体 Ａ２ 半導体装置用基体 １０ 第１の回
路基板 １０ａ 第１の回路基板 １１ 第２の回
路基板 １１ａ 第２の回路基板 １２ 第３の回
路基板 １２ａ 第３の回路基板 １３ 素子搭載
部 １３ａ 素子搭載部 １４ 絶縁層 １４ａ 絶縁層 １５ リード １５ａ リード １６ 回路パタ
ーン １６ａ 回路パターン １７ 絶縁層 １７ａ 絶縁層 １８ 絶縁層 １８ａ 絶縁層 １９ リード １９ａ リード ２０ リード ２０ａ リード ２１ 回路パタ
ーン ２１ａ 回路パターン ２２ 回路パタ
ーン ２２ａ 回路パターン ２３ 導電性接
着剤 ２４ スルーホール ２４Ａ スルー
ホール ２５ リードフレーム ２６ 上金型 ２７ 下金型 ２８ 成形空間 ２９ 樹脂注入孔 ３０ 半導体素
子 ３０ａ 半導体素子 ３１ ボンディ
ングワイヤ ３１ａ ボンディングワイヤ ３２ ポッティ
ング樹脂 ３２ａ ポッティング樹脂 ３４ 第４の回
路基板 ３５ 絶縁層 ３６ リード ３７ 回路パターン ３８ アウター
リード ３９ アウターリード
置用基体 Ａ２ 半導体装置用基体 １０ 第１の回
路基板 １０ａ 第１の回路基板 １１ 第２の回
路基板 １１ａ 第２の回路基板 １２ 第３の回
路基板 １２ａ 第３の回路基板 １３ 素子搭載
部 １３ａ 素子搭載部 １４ 絶縁層 １４ａ 絶縁層 １５ リード １５ａ リード １６ 回路パタ
ーン １６ａ 回路パターン １７ 絶縁層 １７ａ 絶縁層 １８ 絶縁層 １８ａ 絶縁層 １９ リード １９ａ リード ２０ リード ２０ａ リード ２１ 回路パタ
ーン ２１ａ 回路パターン ２２ 回路パタ
ーン ２２ａ 回路パターン ２３ 導電性接
着剤 ２４ スルーホール ２４Ａ スルー
ホール ２５ リードフレーム ２６ 上金型 ２７ 下金型 ２８ 成形空間 ２９ 樹脂注入孔 ３０ 半導体素
子 ３０ａ 半導体素子 ３１ ボンディ
ングワイヤ ３１ａ ボンディングワイヤ ３２ ポッティ
ング樹脂 ３２ａ ポッティング樹脂 ３４ 第４の回
路基板 ３５ 絶縁層 ３６ リード ３７ 回路パターン ３８ アウター
リード ３９ アウターリード
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 3/46 Ｈ０１Ｌ 23/12 Ｎ
Claims (5)
- 【請求項１】 最下層の回路基板の中央に素子搭載部を
備え、その周囲に配置される多数のリードを有する回路
パターンが絶縁層を介しながら複数段にわたって積層さ
れる半導体装置用基体において、 前記絶縁層は封止樹脂からなって、前記リードは各絶縁
層の封止樹脂からその表面の所定部分が露出するように
して埋設されていることを特徴とする半導体装置用基
体。 - 【請求項２】 前記最下層の回路基板の上に積層される
回路基板は、それぞれ下層のリードの内側端子が露出す
る開口部を中央に備えている請求項１記載の半導体装置
用基体。 - 【請求項３】 何れかの階層の前記回路基板には外部接
続端子となるアウターリードが設けられている請求項１
又は２記載の半導体装置用基体。 - 【請求項４】 リードフレームと絶縁層とが積層された
複数の回路基板を、更に積層した半導体装置用基体の製
造方法であって、 前記回路基板は、金型内に予め製造された前記リードフ
レームを配置した後、封止樹脂を流し込み、前記リード
フレームの所定部分が前記封止樹脂の表面に露出するよ
うにして樹脂封止を行うことによって製造するようにし
たことを特徴とする半導体装置用基体の製造方法。 - 【請求項５】 最下層の前記回路基板の中央に素子搭載
部を設け、該最下層の回路基板上に、それぞれ中央に下
層の回路基板のリードフレームのリードの内側端子が露
出する開口部を有する回路基板を積層して、前記半導体
装置用基体を製造するようにした請求項４記載の半導体
装置用基体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9316565A JPH11135708A (ja) | 1997-10-31 | 1997-10-31 | 半導体装置用基体及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9316565A JPH11135708A (ja) | 1997-10-31 | 1997-10-31 | 半導体装置用基体及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11135708A true JPH11135708A (ja) | 1999-05-21 |
Family
ID=18078520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9316565A Pending JPH11135708A (ja) | 1997-10-31 | 1997-10-31 | 半導体装置用基体及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11135708A (ja) |
-
1997
- 1997-10-31 JP JP9316565A patent/JPH11135708A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3170199B2 (ja) | 半導体装置及びその製造方法及び基板フレーム | |
| KR980006193A (ko) | 열적 개량된 플립 칩 패키지 및 그 제조 방법 | |
| KR20080031446A (ko) | 회로 장치 및 그 제조 방법 | |
| JP2002057241A (ja) | 移植性導電パターンを含む半導体パッケージ及びその製造方法 | |
| WO2005081311A1 (ja) | 回路装置およびその製造方法 | |
| KR920001689A (ko) | 반도체장치 및 그 제조방법 | |
| JP2002203939A (ja) | 集積型電子部品及びその集積方法 | |
| JPH10135492A (ja) | スルーホール電極付き電子部品およびその製造方法 | |
| CA2716920C (en) | Semiconductor device, and communication apparatus and electronic apparatus having the same | |
| KR20010041593A (ko) | 다수의 반도체 칩을 포함하는 반도체 소자 | |
| US20080073797A1 (en) | Semiconductor die module and package and fabricating method of semiconductor package | |
| JPH1174420A (ja) | 表面実装型チップ部品及びその製造方法 | |
| JP2001085603A (ja) | 半導体装置 | |
| JP2006100759A (ja) | 回路装置およびその製造方法 | |
| JP3574026B2 (ja) | 回路装置およびその製造方法 | |
| JPH11284101A (ja) | 半導体装置用パッケ―ジおよびその製造方法 | |
| JP2002076182A (ja) | 回路装置の製造方法 | |
| JP2001358263A (ja) | 半導体装置およびその回路形成方法 | |
| JP4527292B2 (ja) | 半導体パワーモジュール | |
| JP3574025B2 (ja) | 回路装置およびその製造方法 | |
| CN110072335B (zh) | 一种印刷电路板、电子设备以及制造方法 | |
| CN116097400A (zh) | 具有堆叠无源部件的多层半导体封装件 | |
| JPH11135708A (ja) | 半導体装置用基体及びその製造方法 | |
| KR20170124769A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
| JP2001344587A (ja) | プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法 |