KR100738134B1 - 회로 장치의 제조 방법 - Google Patents

회로 장치의 제조 방법 Download PDF

Info

Publication number
KR100738134B1
KR100738134B1 KR1020050043631A KR20050043631A KR100738134B1 KR 100738134 B1 KR100738134 B1 KR 100738134B1 KR 1020050043631 A KR1020050043631 A KR 1020050043631A KR 20050043631 A KR20050043631 A KR 20050043631A KR 100738134 B1 KR100738134 B1 KR 100738134B1
Authority
KR
South Korea
Prior art keywords
circuit
conductive pattern
circuit board
coating resin
protrusion
Prior art date
Application number
KR1020050043631A
Other languages
English (en)
Other versions
KR20060049442A (ko
Inventor
사다미찌 다까꾸사끼
모또이찌 네즈
다까야 구사베
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20060049442A publication Critical patent/KR20060049442A/ko
Application granted granted Critical
Publication of KR100738134B1 publication Critical patent/KR100738134B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본원 발명은, 피복 수지로부터의 도전 패턴의 노출을 용이하고 또한 정밀도 좋게 행하는 것이 가능한 회로 장치의 제조 방법을 제공한다. 본 발명의 회로 장치의 제조 방법에서는, 회로 기판(16)의 표면에 형성되는 도전 패턴(18)에 부분적으로 상방으로 돌출되는 돌출부(25)를 형성한다. 다음으로, 돌출부(25)도 포함하여 회로 기판(16)의 표면을 피복 수지(26)에 의해 피복한다. 다음으로, 돌출부(25)의 상면이 노출되도록, 피복 수지(26)의 에칭을 행한다. 다음으로, 회로 소자(14)의 고착 및 전기적 접속을 행한다. 마지막으로 표면에 형성된 전기 회로를 밀봉하여, 혼성 집적 회로 장치(10)가 완성된다.
피복 수지, 도전 패턴, 회로 기판, 돌출부, 회로 소자, 에칭, 반도체 소자

Description

회로 장치의 제조 방법{METHOD OF MANUFACTURING CIRCUIT DEVICE}
도 1은 본 발명의 회로 장치의 사시도(A), 단면도(B), 단면도(C).
도 2는 본 발명의 회로 장치의 제조 방법을 설명하는 단면도(A)-(E).
도 3은 본 발명의 회로 장치의 제조 방법을 설명하는 단면도(A)-(F).
도 4는 본 발명의 회로 장치의 제조 방법을 설명하는 단면도(A), 단면도(B), 사시도(C).
도 5는 본 발명의 회로 장치의 제조 방법을 설명하는 단면도(A), 단면도(B), 단면도(C).
도 6은 본 발명의 회로 장치의 제조 방법을 설명하는 단면도.
도 7은 종래의 회로 장치의 사시도(A), 단면도(B).
<도면의 주요 부분에 대한 부호의 설명>
10 : 혼성 집적 회로 장치
11 : 리드
12 : 밀봉 수지
14 : 회로 소자
15 : 금속 세선
16 : 회로 기판
17 : 절연층
18 : 도전 패턴
19 : 땜납재
25 : 돌출부
26 : 피복 수지
[특허 문헌1] 일본 특개평6-177295호 공보(제4페이지, 도 1)
본 발명은 회로 장치의 제조 방법에 관한 것으로, 특히, 도전 패턴을 피복하는 피복 수지를 갖는 회로 장치의 제조 방법에 관한 것이다.
도 7을 참조하여, 종래의 혼성 집적 회로 장치의 구성을 설명한다(예를 들면, 특허 문헌1을 참조). 도 7의 (A)는 혼성 집적 회로 장치(100)의 사시도이고, 도 7의 (B)는 도 7의 (A)의 X-X'선에서의 단면도이다.
종래의 혼성 집적 회로 장치(100)는 다음과 같은 구성을 갖는다. 사각형의 기판(106)과, 기판(106)의 표면에 형성된 절연층(107)과, 이 절연층(107) 상에 형성된 도전 패턴(108)과, 도전 패턴(108)에 고착된 회로 소자(104)와, 회로 소자(104)와 도전 패턴(108)을 전기적으로 접속하는 금속 세선(105)과, 도전 패턴(108)과 전기적으로 접속된 리드(101)로, 혼성 집적 회로 장치(100)는 구성되어 있다. 또한, 혼성 집적 회로 장치(100)는 전체가 밀봉 수지(102)로 밀봉되어 있다. 또한, 절연층(107)의 표면에 형성된 도전 패턴(108)은, 전기적으로 접속하는 개소를 제외한 영역이, 피복 수지(109)에 의해 피복되어 있었다.
상기한 혼성 집적 회로 장치의 제조 방법을 설명한다. 우선, 금속으로 이루어지는 회로 기판(106)의 표면에 절연층(107)을 형성한다. 다음으로, 소정 회로가 구성되도록 도전 패턴(108)의 패터닝을 행한다. 다음으로, 회로 소자(104)가 고착되는 영역을 제외하고 도전 패턴(108)이 피복되도록 피복 수지(109)를 형성한다. 그리고, 회로 소자(104)의 고착이나, 밀봉 수지(102)의 형성 등의 공정을 거쳐, 상기한 혼성 집적 회로 장치(100)가 완성된다.
그러나, 상술한 바와 같은 혼성 집적 회로 장치의 제조 방법에서는, 리소그래피 공정에 의해, 부분적으로 피복 수지(109)를 제거하여 도전 패턴(108)을 노출시켰다. 구체적으로는, 도전 패턴(108)을 전면적으로 피복하도록 피복 수지(109)를 도포한 후에, 리소그래피 공정에 의해 선택적으로 피복 수지를 제거하였다. 그러나, 이 방법에서는, 리소그래피 공정의 정밀도를 고려한 마진을 도입한 설계가 필요하고, 이것이 장치 전체의 소형화를 저해하였다. 또한, 피복 수지(109)를 부분적으로 제거하기 위해 행하는 리소그래피 공정 자체가, 제조 코스트를 끌어 올렸다.
본 발명은, 상기한 문제를 감안하여 이루어진 것이다. 본 발명의 주된 목적은, 피복 수지로부터의 도전 패턴의 노출을 용이하고 또한 정밀도 좋게 행하는 것 이 가능한 회로 장치의 제조 방법을 제공하는 것에 있다.
본 발명의 회로 장치의 제조 방법은, 두께 방향으로 돌출되는 돌출부가 형성된 도전 패턴을 회로 기판의 표면에 형성하는 공정과, 상기 도전 패턴이 피복되도록 상기 회로 기판의 표면에 피복 수지를 형성하는 공정과, 상기 피복 수지를 표면으로부터 에칭함으로써, 상기 돌출부를 상기 피복 수지로부터 노출시키는 공정을 구비하는 것을 특징으로 한다.
또한, 본 발명의 회로 장치의 제조 방법에서는, 상기 돌출부에 회로 소자를 전기적으로 접속하는 것을 특징으로 한다.
또한, 본 발명의 회로 장치의 제조 방법에서는, 상기 피복 수지를 표면으로부터 균일하게 제거함으로써, 상기 돌출부를 노출시키는 것을 특징으로 한다.
또한, 본 발명의 회로 장치의 제조 방법에서는, 상기 돌출부의 측면이 부분적으로 노출될 때까지 상기 에칭을 행하는 것을 특징으로 한다.
또한, 본 발명의 회로 장치의 제조 방법에서는, 상기 회로 기판은 금속으로 이루어지는 기판이고, 상기 회로 기판의 표면을 피복하도록 형성된 절연층의 표면에 상기 도전 패턴을 형성하는 것을 특징으로 한다.
<실시예>
도 1을 참조하여, 본 발명의 회로 장치의 일례로서의 혼성 집적 회로 장치(10)의 구성을 설명한다. 도 1의 (A)는 혼성 집적 회로 장치(10)의 사시도이고, 도 1의 (B)는 도 1의 (A)의 X-X' 단면에서의 단면도이다. 도 1의 (C)는 도전 패턴 (19)에 돌출부(25)가 형성된 영역의 확대 단면도이다.
본 형태의 혼성 집적 회로 장치(10)는, 절연층(17)이 표면에 형성된 회로 기판(16)과, 이 절연층(17)의 표면에 패터닝된 도전 패턴(18)을 구비하는 구성으로 되어 있다. 또한, 전기적 접속 영역을 제외한 부분의 도전 패턴(18)은, 피복 수지(26)에 의해 피복되어 있다. 또한, 도전 패턴(18)과 전기적으로 접속된 회로 소자(14)는, 밀봉 수지(12)에 의해 밀봉되어 있다. 이러한 구성의 혼성 집적 회로 장치(10)의 상세를 하기한다.
회로 기판(16)은, 금속 또는 세라믹 등으로 이루어지는 기판이 방열의 의미에서 바람직하다. 그러나, 플렉시블 시트나 수지로 이루어지는 프린트 기판 등이어도 되고, 적어도 기판의 표면이 절연 처리된 것이면 된다. 또한 회로 기판(16)의 재료로서는, 금속으로서 Al, Cu 또는 Fe 등을 채용 가능하고, 세라믹으로서는 Al2O3, AlN을 채용할 수 있다. 그 외에도 기계적 강도나 방열성이 우수한 것을 회로 기판(16)의 재료로서 채용할 수 있다. 또한, 회로 기판(16)의 재료로서 Al이 채용된 경우에는, 회로 기판(16)의 표면에 산화막이 형성되어도 된다.
여기서는, 도 1의 (B)를 참조하여, 회로 기판(16) 표면에 재치된 회로 소자(14)로부터 발생하는 열을 바람직하게 외부로 방출하기 위해, 회로 기판(16)의 이면은 밀봉 수지(12)로부터 외부로 노출되어 있다. 또한 장치 전체의 내습성을 향상시키기 위해, 회로 기판(16)의 이면도 포함하여 밀봉 수지(12)에 의해 전체를 밀봉할 수도 있다.
회로 소자(14)는 도전 패턴(18) 상에 고착되며, 회로 소자(14)와 도전 패턴(18)으로 소정의 전기 회로가 구성되어 있다. 회로 소자(14)로서는, 트랜지스터나 다이오드 등의 능동 소자나, 컨덴서나 저항 등의 수동 소자가 채용된다. 또한, 파워계의 반도체 소자 등의 발열량이 큰 것은, 금속으로 이루어지는 히트 싱크를 개재하여 회로 기판(16)에 고착되어도 된다. 여기서, 페이스업으로 실장되는 능동 소자 등은, 금속 세선(15)을 개재하여, 도전 패턴(18)과 전기적으로 접속된다.
구체예로서, 상기한 회로 소자(14)로서는, LSI 칩, 컨덴서, 저항 등을 예로 들 수 있다.
또한, 반도체 소자(14A)의 이면이 접지 전위와 접속되는 경우에는, 반도체 소자(14A)의 이면은 땜납재 또는 도전 페이스트 등으로 고착된다. 또한, 반도체 소자(14A)의 이면이 플로팅인 경우에는, 절연성의 접착제를 이용하여 반도체 소자(14A)의 이면이 고착된다. 또한, 반도체 소자(14A)가 페이스다운으로 실장되는 경우에는, 땜납 등으로 이루어지는 범프 전극을 개재하여 실장된다.
또한, 상기 회로 소자(14)로서는, 큰 전류를 제어하는 파워계의 트랜지스터, 예를 들면 파워 MOS, GTBT, IGBT, 사이리스터 등을 채용할 수 있다. 또한 파워계의 IC도 해당한다. 최근, 칩도 사이즈가 작고 박형이며 고기능이기 때문에, 예전에 비해 대량으로 열이 발생한다. 예를 들면, 컴퓨터를 제어하는 CPU 등이 그렇다.
도전 패턴(18)은 구리 등의 금속으로 이루어지며, 회로 기판(16)과 절연하여 형성된다. 또한, 리드(11)가 도출되는 변에, 도전 패턴(18)으로 이루어지는 패드 가 형성된다. 리드(11)는, 여기서는 1개의 측변으로부터 복수개가 도출되어 있지만, 복수개의 측변으로부터 리드(11)가 도출되어도 된다. 또한, 다층의 도전 패턴(18)이 형성되어도 된다. 이 경우에는, 최상층의 도전 패턴(18)에 돌출부(25)가 형성된다.
돌출부(25)는, 도전 패턴(18)의 다른 영역보다 상방으로 돌출된 부분으로, 피복 수지(26)로부터 그 상면이 노출되어 있다. 돌출부(25)의 상면은, 회로 소자(14)나 리드(11)와 전기적으로 접속된다. 돌출부(25)의 돌출되는 높이는, 예를 들면 수십㎛ 정도이고, 필요에 따라 증감시킬 수 있다.
절연층(17)은, 회로 기판(16)의 표면 전역에 형성되어, 도전 패턴(18)과 회로 기판(16)을 절연시키는 기능을 갖는다. 또한, 절연층(17)은, 알루미나 등의 무기 필러를 수지에 고충전시킨 것으로, 열전도성이 우수한 것으로 이루어져 있다. 도전 패턴(18)의 하단과 회로 기판(16)의 표면과의 거리(절연층(17)의 최소 두께)는, 내압에 따라 그 두께가 변화되지만, 50㎛ 정도 이상이 바람직하다. 또한, 회로 기판(16)이 절연성의 재료로 이루어지는 경우에는, 이 절연층(17)을 생략하고 혼성 집적 회로 장치(10)를 구성할 수 있다.
리드(11)는, 회로 기판(16)의 주변부에 설치된 패드에 고착되며, 예를 들면 외부와의 입력·출력을 행하는 기능을 갖는다. 여기서는, 1변에 다수개의 리드(11)가 설치되어 있다. 리드(11)와 패드의 접착은, 땜납(땜납재) 등의 도전성 접착제를 개재하여 행해지고 있다.
밀봉 수지(12)는, 열경화성 수지를 이용하는 트랜스퍼 몰드, 또는, 열가소성 수지를 이용하는 주입 몰드에 의해 형성된다. 여기서는, 회로 기판(16) 및 그 표면에 형성된 전기 회로를 밀봉하도록 밀봉 수지(12)가 형성되며, 회로 기판(16)의 이면은 밀봉 수지(12)로부터 노출되어 있다. 또한, 몰드에 의한 밀봉 이외의 밀봉 방법도 본 형태의 혼성 집적 회로 장치에 적용 가능하며, 예를 들면, 수지의 포팅에 의한 밀봉, 케이스재에 의한 밀봉 등의 밀봉 방법을 적용시키는 것이 가능하다.
피복 수지(26)는, 돌출부(25)의 상면을 노출시켜, 도전 패턴(18)이 피복되도록 회로 기판(16)의 표면에 형성되어 있다. 이 피복 수지(26)를 설치함으로써, 제조 공정의 도중 단계에서 부착된 도전성의 분진에 의해, 도전 패턴(18)끼리가 단락되게 되는 것을 억지할 수 있다. 또한, 제조 공정의 도중이나 사용 상황 하에서, 도전 패턴(18)이 손상되게 되는 것을 방지할 수 있다.
도 1의 (B)를 참조하면, 다이 패드(13A), 본딩 패드(13B) 및 패드(13C)는, 피복 수지(26)로부터 부분적으로 노출되는 돌출부(25)로 이루어지는 부위이다. 다이 패드(13A)에는, 땜납재(19)를 개재하여 회로 소자(14)가 고착된다. 본딩 패드(13B)에는, 금속 세선(15)이 와이어 본딩되어, 회로 소자(14)와 전기적으로 접속되는 패드이다. 패드(13C)는, 땜납재를 개재하여 리드(11)가 고착되는 패드로서, 회로 기판(16)의 주변부에 복수개가 정렬되어 형성되어 있다.
도 1의 (C)를 참조하면, 돌출부(25)는, 그 상면이 피복 수지(26)로부터 노출되어 있지만, 상면에 연속하는 측면도 포함하여 피복 수지로부터 노출시킬 수도 있다. 이 구성에 의해, 피복 수지(26)를 제거하는 에칭에 변동이 발생한 경우라도, 돌출부(25)의 상면을 피복 수지(26)로부터 확실하게 노출시키는 것이 가능하게 된다. 또한, 노출된 돌출부(25)에 땜납 등의 땜납재를 개재하여 회로 소자(14)를 고착시키는 경우를 생각하면, 측면부도 포함한 돌출부(25)에 땜납재를 부착시키는 것이 가능하기 때문에, 땜납재에 의한 접속 강도를 향상시킬 수 있다. 또한, 돌출부(25)가 형성된 부분의 도전 패턴(18)은, 돌출부(25)가 돌출되는 양에 따라 두꺼워진다. 따라서, 돌출부(25)가 히트 싱크로서 기능하기 때문에, 방열 효과를 향상시킬 수 있다.
또한, 회로 소자(14)의 하방으로 도전 패턴(18)을 연장시키는 것도 가능하다. 이 경우에는, 회로 소자(14)와, 그 하방을 연장하는 도전 패턴(18)은, 도전 패턴(18)을 피복하는 피복 수지(26)에 의해 절연되어 있다. 이러한 구성으로 함으로써, 회로 소자(14)의 하방에 전기 회로를 구성하는 배선을 형성하는 것이 가능하게 되어, 장치 전체의 배선 밀도를 향상시킬 수 있다.
다음으로, 도 2 이후를 참조하여, 본 형태의 회로 장치의 제조 방법을 설명한다.
제1 공정 : 본 공정에서는, 돌출부(25)를 갖는 도전 패턴(18)의 형성을 행한다. 우선, 도 2의 (A) 및 도 2의 (B)를 참조하여, 표면에 절연층이 형성된 회로 기판(16)에 도전박(20)을 점착한다. 그리고, 도전박(20)의 표면에 레지스트(21)를 패터닝한다. 도전박(20)의 재료로서는, 구리를 주재료로 하는 것, Fe-Ni 또는 Al을 주재료로 하는 것을 채용할 수 있다. 도전박(20)의 두께는, 형성되는 도전 패턴(18)의 두께에 따라 상이하다. 레지스트(21)는, 돌출부(25)가 형성될 예정인 영역에 대응하는 도전박(20)의 표면을 피복하고 있다.
도 2의 (C)를 참조하여, 다음으로, 레지스트(21)를 에칭 마스크로 하여 웨트 에칭을 행하여, 레지스트(21)가 형성되지 않은 주면의 에칭을 행한다. 이 에칭에 의해 레지스트(21)에 의해 피복되어 있지 않은 영역의 도전박(20)의 표면은 에칭되어, 오목부(23)가 형성된다. 본 공정에 의해, 레지스트(21)에 의해 피복된 부분은, 볼록 형상으로 돌출되는 돌출부(25)로 이루어진다. 본 공정이 종료된 후에 레지스트(21)는 박리된다.
도 2의 (D) 및 도 2의 (E)를 참조하여, 다음으로, 회로 기판(16)에 접착된 도전박(20)의 패터닝을 행한다. 구체적으로는, 형성 예정의 도전 패턴(18)의 형상에 의거한 레지스트(21)를 형성한 후에, 웨트 에칭을 행함으로써 패터닝을 행한다. 여기서, 돌출부(25)를 포함하는 도전 패턴(18)을 피복하는 레지스트(21)는, 돌출부(25)의 주변부도 포함하여 피복하도록 형성된다. 이것은, 레지스트(21)를 패터닝할 때의 마스크 어긋남을 고려하였기 때문이다. 이와 같이 레지스트(21)의 패터닝을 고려하여, 돌출부(25)를 여분으로 커버함으로써, 에칭에 의한 도전박(20)의 분리를 확실하게 행할 수 있다. 즉, 본 형태에서는, 돌출부(25)의 주변부에 연부(18D)가 형성되도록, 도전 패턴(18)의 패터닝을 행하고 있다.
연부(18D)는, 상술한 바와 같이, 돌출부(25)가 형성된 영역을 비어져 나와 형성되는 부위이다. 따라서, 연부(18D)는, 돌출부(25)를 평면적으로 둘러싸도록 형성된다. 다시 말하면, 레지스트(21)는, 돌출부(25)보다 약간 넓게 형성됨으로써, 연부(18D)는 형성된다. 이와 같이, 레지스트(21)를 넓게 형성하여, 돌출부(25)가 형성된 도전 패턴(18)을 평면적으로 비어져 나온 피복을 행함으로써, 안정 된 에칭을 행할 수 있다. 즉, 웨트 에칭은 등방성이기 때문에, 도전 패턴(18)은 사이드 에칭이 진행되고, 패터닝된 도전 패턴(18)의 측면은 테이퍼 형상으로 이루어져 있다. 따라서, 이와 같이 넓게 에칭을 행함으로써, 사이드 에칭에 의해 도전 패턴(18)이 침식되게 되는 것을 방지할 수 있다.
다음으로, 도 3을 참조하여, 도전 패턴(18)을 형성하는 다른 방법을 설명한다. 이 도면에 도시한 패터닝 방법은, 기본적으로는 상술한 도 2를 참조하여 설명한 방법과 마찬가지이며, 상위점은, 도전 패턴(18)의 표면 및 이면의 양방에 돌출부(25)를 형성한 점에 있다. 이 상위점을 중심으로 이하의 설명을 행한다. 또한, 이하의 설명에서는, 상방으로 돌출되어 피복 수지로부터 노출되는 돌출부를 돌출부(25A)라고 한다. 그리고, 하방으로 돌출되어 절연층(17)에 매립되는 돌출부를 돌출부(25B)라고 한다.
도 3의 (A)를 참조하여, 우선, 이면에 형성되는 돌출부(25B)를 형성한다. 구체적으로는, 형성 예정의 돌출부(25B)에 대응하는 영역에 레지스트(21)를 형성하여 에칭을 행함으로써, 돌출부(25B)를 형성한다.
도 3의 (B)를 참조하여, 돌출부(25B)가 절연층(17)에 매립되도록 도전박(20)을 절연층의 표면에 밀착시킨다. 에칭에 의해 형성된 돌출부(25B)의 측면이 만곡의 형상으로 되어 있다. 따라서, 돌출부(25B)가 형성된 개소에, 보이드가 발생하는 것을 억지할 수 있다.
다음으로, 도 3의 (C) 및 도 3의 (D)를 참조하여, 지면에서는 상방으로 돌출되는 돌출부(25A)를 형성하기 위해 레지스트(21)의 형성을 행하고, 에칭을 행한다. 이렇게 함으로써, 돌출부(25A)가 형성된다. 여기서는, 돌출부(25A)와 돌출부(25B)는, 동일한 개소에 형성되어 있지만, 각각을 서로 다른 개소에 형성해도 된다.
다음으로, 도 3의 (E) 및 도 3의 (F)를 참조하여, 새롭게 패터닝되어 형성된 레지스트(21)를 개재하여 에칭을 행함으로써, 도전 패턴(18)을 형성한다.
제2 공정 : 본 공정에서는, 돌출부(25)를 제외한 영역의 도전 패턴(18)을 피복 수지에 의해 피복한다. 구체적으로는, 본 공정은, 돌출부(25)도 포함한 도전 패턴(18)이 전면적으로 피복되도록 피복 수지(26)를 형성한 후에, 피복 수지(26)를 전면적으로 표면으로부터 에칭한다. 본 공정에 의해, 도전 패턴(18)에 형성한 돌출부(25)는, 피복 수지로부터 노출된다.
우선, 도 4의 (A)를 참조하여, 돌출부(25)의 표면도 포함하여 도전 패턴(18)이 전면적으로 피복되도록, 회로 기판(16)의 표면에 피복 수지(26)를 형성한다. 피복 수지(26)의 재료로서는, 열경화성 혹은 열가소성 수지의 양방을 채용 가능하다. 또한, 피복 수지(26)의 형성 방법으로서는, 시트 형상의 수지 시트를 적층시키는 방법이 있다. 또한, 액상 또는 반고 형상의 수지를 회로 기판(16)의 표면에 도포함으로써도, 피복 수지(26)를 형성할 수 있다. 또한, 피복 수지(26)의 재료로서는, 후의 에칭 공정을 고려하면, 필러가 첨가되어 있지 않은 수지가 바람직하다. 또한, 피복 수지(26)에 필러가 혼입되는 경우라도, 혼입되는 필러의 양은 절연층(17)보다 소량인 것이 바람직하다. 다량의 필러가 혼입되면, 에칭 공정이 저해될 가능성이 있기 때문이다. 또한, 후의 에칭을 균등하게 행하기 위해, 피복 수지(26)의 표면을 평탄화하는 것이 바람직하다.
다음으로, 도 4의 (B)를 참조하여, 피복 수지(26)를 표면으로부터 에칭함으로써, 돌출부(25)의 상면을 피복 수지(26)로부터 노출시킨다. 본 공정에서는, 에칭 마스크를 이용하지 않고, 피복 수지(26)의 표면 전역을 균일하게 에칭하고 있다. 따라서, 에칭의 진행에 수반하여, 돌출부(25)의 상면은 피복 수지(26)로부터 노출된다. 본 공정에서는, 에칭의 변동을 고려하여, 돌출부(25)의 측면이 노출될 때까지 에칭을 행하는 경우도 있다. 구체적으로는, 돌출부(25)의 상면이 노출될 정도로, 피복 수지(26)의 에칭을 행하면, 에칭의 변동에 기인하여, 돌출부(25)의 상면이 노출되지 않을 우려가 생각된다. 따라서, 본 형태에서는, 돌출부(25)의 측면부까지 노출되도록, 피복 수지(26)의 에칭을 행함으로써, 돌출부(25)의 상면을 확실하게 노출시키고 있다.
도 4의 (C)의 사시도를 참조하여, 본 공정에 의해 돌출부(25)의 노출을 행한 후의 상태를 설명한다. 이 도면에서는, 피복 수지(26)에 피복된 부분의 도전 패턴(18)은, 점선으로 표시하고 있다.
도 4의 (C)를 참조하면, 표면에 노출되는 돌출부(25)에 의해, 복수개의 전기적 접속 영역이 형성되어 있고, 본 형태에서는 이들을 패드로 총칭하고 있다. 회로 기판(16)의 1측변을 따라 복수개의 패드(13C)가 형성되어 있다. 이들 패드(13C)는, 외부 단자로 되는 리드가 고착되는 부위이다. 다이 패드(13A)는, 반도체 소자 등의 회로 소자(14)가 고착되는 패드로, 재치 예정의 회로 소자(14)와 동일한 정도의 평면적 크기를 갖는다. 또한, 본딩 패드(13B)는, 금속 세선 등을 이용하여 회로 소자(14)와 전기적으로 접속하기 위해 노출되어 있는 패드이다.
제3 공정 : 본 공정에서는, 회로 소자의 고착 등을 행한다. 도 5의 (A)를 참조하면, 우선, 땜납이나 도전 페이스트 등을 개재하여 회로 소자(14)를 도전 패턴(18)에 고착한다. 여기서는, 1개의 혼성 집적 회로 장치를 구성하는 유닛(24)이, 1매의 회로 기판(16)에 복수개 형성되어, 일괄하여 다이 본딩 및 와이어 본딩을 행할 수 있다. 여기서는, 능동 소자를 페이스업으로 실장하고 있지만 필요에 따라 페이스다운이어도 된다.
도 5의 (B)를 참조하여, 땜납재(19)를 개재하여 회로 소자(14)의 고착을 행하는 상세를 설명한다. 상술한 바와 같이, 본 형태에서는, 돌출부(25)의 상면 및 측면도, 피복 수지(26)로부터 노출시킬 수 있다. 그리고, 이러한 경우에는, 돌출부(25)의 상면 및 측면을 피복하도록 땜납재(19)는 부착된다. 이와 같이 땜납재(19)를 형성함으로써, 땜납재(19)의 측면을, 굴곡 없는 매끄러운 곡면으로 할 수 있다. 이러한 형상의 땜납재(19)에 의해, 열응력 등의 외력에 대한 신뢰성을 높게 할 수 있다.
도 5의 (C)를 참조하여, 금속 세선(15)을 개재하여 회로 소자(14)와 도전 패턴(18)의 전기적 접속을 행한다. 본 형태에서는, 전기적 접속 개소를 제외한 도전 패턴(18)의 표면은 피복 수지(26)에 의해 피복되어 있다. 따라서, 본 공정에 의해 도전성의 분진이 발생한 경우라도, 이 분진이 부착되는 것에 의한 도전 패턴(18)끼리의 단락을 방지할 수 있다.
상기 공정이 종료된 후에, 각 유닛(24)의 분리를 행한다. 각 유닛의 분리는, 프레스기를 이용한 펀칭, 다이싱 등에 의해 행할 수 있다. 그 후에, 각 유닛 의 회로 기판(16)에 리드(11)를 고착한다.
도 6을 참조하여, 각 회로 기판(16)의 수지 밀봉을 행한다. 여기서는, 열 경화성 수지를 이용한 트랜스퍼 몰드에 의해 밀봉이 행해지고 있다. 즉, 상부 금형(30A) 및 하부 금형(30B)으로 이루어지는 금형(30)에 회로 기판(16)을 수납한 후에, 양 금형을 맞물리게 함으로써 리드(11)를 고정한다. 그리고, 캐비티(31)에 수지를 봉입함으로써, 수지 밀봉의 공정이 행해진다. 이상의 공정에서, 도 1에 도시한 바와 같은 혼성 집적 회로 장치가 제조된다.
본 발명의 회로 장치의 제조 방법에 따르면, 노광 마스크를 이용하지 않고 정밀도 좋게 도전 패턴을 부분적으로 피복 수지로부터 노출시킬 수 있다. 구체적으로는, 다른 영역보다 돌출되는 돌출부가 형성된 도전 패턴을 피복 수지에 의해 피복한 후에, 피복 수지를 표면으로부터 균일하게 제거함으로써, 돌출부의 노출을 행하는 것이 가능하다. 따라서, 종래예와 같이 리소그래피 공정을 행하지 않고 도전 패턴의 부분적인 노출을 행할 수 있기 때문에, 리소그래피 공정에 의해 발생하는 오차를 배제한 패턴의 설계를 행할 수 있다. 따라서, 회로 장치 전체의 소형화를 실현할 수 있다. 또한, 리소그래피 공정을 배제하였기 때문에, 제조 코스트를 저감시킨 회로 장치의 제조 방법을 제공할 수 있다.

Claims (12)

  1. 두께 방향으로 돌출되는 돌출부가 형성된 도전 패턴을 회로 기판의 표면에 형성하는 공정과,
    상기 도전 패턴이 피복되도록 상기 회로 기판의 표면에 피복 수지를 형성하는 공정과,
    상기 피복 수지를 표면으로부터 에칭함으로써, 상기 돌출부의 상면 및 측면의 일부를 상기 피복 수지로부터 노출시키는 공정과,
    상기 돌출부에 회로 소자를 전기적으로 접속하는 공정
    을 구비하는 것을 특징으로 하는 회로 장치의 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 피복 수지를 표면으로부터 균일하게 제거함으로써, 상기 돌출부를 노출시키는 것을 특징으로 하는 회로 장치의 제조 방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 회로 기판은 금속으로 이루어지는 기판이고,
    상기 회로 기판의 표면을 피복하도록 형성된 절연층의 표면에 상기 도전 패턴을 형성하는 것을 특징으로 하는 회로 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 회로 소자를 전기적으로 접속하는 공정에서는, 상기 돌출부의 상면 및 측면의 일부에 접촉하는 납재를 통하여 상기 회로 소자가 상기 돌출부의 상면에 실장되는 것을 특징으로 하는 회로 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 납재의 측면은, 잘록함이 없는 매끈한 곡면인 것을 특징으로 하는 회로 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 회로 소자가 밀봉되도록 상기 회로 기판의 적어도 상면을 밀봉 수지에 의해 피복하는 공정을 더 구비하는 것을 특징으로 하는 회로 장치의 제조 방법.
  9. 회로 기판과,
    상기 회로 기판의 상면에 형성되고, 두께 방향으로 돌출되는 돌출부가 형성된 도전 패턴과,
    상기 돌출부의 상면 및 측면의 일부를 노출시켜 상기 도전 패턴을 피복하는 피복 수지와,
    상기 돌출부의 상면 및 측면의 일부에 접촉하는 납재를 통하여 상기 돌출부에 실장된 회로 소자
    를 구비하는 것을 특징으로 하는 회로 장치.
  10. 제9항에 있어서,
    상기 회로 소자가 밀봉되도록 상기 회로 기판의 적어도 상면을 피복하는 밀봉 수지를 더 구비하는 것을 특징으로 하는 회로 장치.
  11. 제9항에 있어서,
    상기 납재의 측면은, 잘록함이 없는 매끈한 곡면이 것을 특징으로 하는 회로 장치.
  12. 제9항에 있어서,
    상기 회로 기판은 금속으로 이루어진 기판으로, 상기 회로 기판의 표면을 덮도록 형성된 절연층의 표면에 상기 도전 패턴이 형성되는 것을 특징으로 하는 회로 장치.
KR1020050043631A 2004-05-31 2005-05-24 회로 장치의 제조 방법 KR100738134B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004162655A JP2005347356A (ja) 2004-05-31 2004-05-31 回路装置の製造方法
JPJP-P-2004-00162655 2004-05-31

Publications (2)

Publication Number Publication Date
KR20060049442A KR20060049442A (ko) 2006-05-19
KR100738134B1 true KR100738134B1 (ko) 2007-07-10

Family

ID=35424038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050043631A KR100738134B1 (ko) 2004-05-31 2005-05-24 회로 장치의 제조 방법

Country Status (5)

Country Link
US (1) US20050263482A1 (ko)
JP (1) JP2005347356A (ko)
KR (1) KR100738134B1 (ko)
CN (1) CN100413029C (ko)
TW (1) TWI317997B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129873A (ja) 2009-11-17 2011-06-30 Sony Corp 固体撮像装置およびその製造方法、電子機器
FR2969899B1 (fr) * 2010-12-23 2012-12-21 Valeo Sys Controle Moteur Sas Circuit imprime a substrat metallique isole
JP6028793B2 (ja) * 2012-03-15 2016-11-16 富士電機株式会社 半導体装置
JP5987719B2 (ja) * 2013-02-13 2016-09-07 三菱電機株式会社 半導体装置
CN106686932B (zh) 2015-11-05 2019-12-13 精能医学股份有限公司 植入式电子装置的防水结构
CN111601453B (zh) * 2020-05-30 2024-03-15 广东航能电路科技有限公司 一种新型柔性电路板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100219791B1 (ko) 1995-05-09 1999-09-01 아끼구사 나오유끼 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2698278B2 (ja) * 1992-01-31 1998-01-19 三洋電機株式会社 混成集積回路装置
KR100186333B1 (ko) * 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
KR100239695B1 (ko) * 1996-09-11 2000-01-15 김영환 칩 사이즈 반도체 패키지 및 그 제조 방법
JP3728847B2 (ja) * 1997-02-04 2005-12-21 株式会社日立製作所 マルチチップモジュールおよびその製造方法
JP3509612B2 (ja) * 1998-05-29 2004-03-22 日立化成デュポンマイクロシステムズ株式会社 感光性重合体組成物、レリーフパターンの製造法及び電子部品
US20020089836A1 (en) * 1999-10-26 2002-07-11 Kenzo Ishida Injection molded underfill package and method of assembly
KR100801945B1 (ko) * 2000-10-17 2008-02-12 쓰리엠 이노베이티브 프로퍼티즈 캄파니 플립칩 접착을 위한 선-언더필드된 땜납 범프형 웨이퍼의 용매를 이용한 연마
JP4371587B2 (ja) * 2001-01-05 2009-11-25 住友ベークライト株式会社 半導体装置の製造方法
JP2002252318A (ja) * 2001-02-27 2002-09-06 Nec Kansai Ltd チップ型半導体装置
US7005241B2 (en) * 2003-06-09 2006-02-28 Shinko Electric Industries Co., Ltd. Process for making circuit board or lead frame

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100219791B1 (ko) 1995-05-09 1999-09-01 아끼구사 나오유끼 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법

Also Published As

Publication number Publication date
TWI317997B (en) 2009-12-01
TW200539408A (en) 2005-12-01
JP2005347356A (ja) 2005-12-15
CN1705085A (zh) 2005-12-07
CN100413029C (zh) 2008-08-20
US20050263482A1 (en) 2005-12-01
KR20060049442A (ko) 2006-05-19

Similar Documents

Publication Publication Date Title
JP4785139B2 (ja) 回路装置およびその製造方法
KR100407595B1 (ko) 반도체 장치 및 그 제조 방법
KR100661948B1 (ko) 회로 장치 및 그의 제조 방법
KR100454376B1 (ko) 파워 반도체 모듈 및 그를 이용한 전동기 구동 시스템
US7405486B2 (en) Circuit device
KR100765604B1 (ko) 회로 장치 및 그 제조 방법
KR100826738B1 (ko) 회로 장치 및 그 제조 방법
KR100738134B1 (ko) 회로 장치의 제조 방법
US7439614B2 (en) Circuit device with dummy elements
KR100758761B1 (ko) 회로 장치 및 그 제조 방법
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP2006100759A (ja) 回路装置およびその製造方法
KR100662687B1 (ko) 회로 장치 및 그 제조 방법
JP2006156574A (ja) 回路装置およびその製造方法
KR100874047B1 (ko) 회로 장치 및 그 제조 방법
JP3863816B2 (ja) 回路装置
JP4207112B2 (ja) 樹脂封止型半導体装置の製造方法
JP3913622B2 (ja) 回路装置
JPH08236663A (ja) 混成集積回路装置
JP2006179615A (ja) 実装部品、半導体装置、及び実装部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120628

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee