CN104008980A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN104008980A
CN104008980A CN201410060022.7A CN201410060022A CN104008980A CN 104008980 A CN104008980 A CN 104008980A CN 201410060022 A CN201410060022 A CN 201410060022A CN 104008980 A CN104008980 A CN 104008980A
Authority
CN
China
Prior art keywords
semiconductor chip
layer
semiconductor
encapsulated layer
electrical wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410060022.7A
Other languages
English (en)
Other versions
CN104008980B (zh
Inventor
G·贝尔
T·基尔格
D·迈尔
U·瓦赫特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104008980A publication Critical patent/CN104008980A/zh
Application granted granted Critical
Publication of CN104008980B publication Critical patent/CN104008980B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开的实施例涉及多个半导体芯片，每个半导体芯片包括第一主面和与第一主面相对的第二主面。第一包封层被施加在半导体芯片的第二主面之上。电布线层施加在第一半导体芯片的第一主面之上。第二包封层施加在电布线层之上。减小第一包封层的厚度和第一半导体芯片的厚度。可以对结构进行单片化以获得多个半导体器件。

Description

半导体器件
技术领域
本发明涉及一种用于制作半导体器件的方法以及一种半导体器件。
背景技术
在功率电子器件中，经常使用类似例如IGBT（绝缘栅极双极晶体管）的垂直晶体管的半导体芯片，或者通常使用如下晶体管，在该晶体管中，至少一个电接触焊盘布置在半导体芯片的第一主面上并且至少另一个电接触焊盘布置在与第一主面相对的第二主面上。这些半导体功率晶体管中的若干晶体管可以连接以形成特定的功率开关、功率模块或功率系统。在这些功率应用中，一个重要方面是功率器件的低导通电阻，这意味着首先垂直半导体裸片应该制作为具有低厚度，以及其次在互连的功率半导体芯片的情形下，应该实现在一个芯片的漏极焊盘与第二芯片的源极焊盘之间的直接互连，以便具有非常短的连接并且因此具有低电阻率和低寄生效应。
发明内容
鉴于前述背景技术，因此本公开的实施例旨在提供一种至少部分地克服上述技术问题的技术方案。
根据本公开的一个方面，提供一种用于制作半导体器件的方法，所述方法包括：提供多个第一半导体芯片，所述第一半导体芯片中的每个第一半导体芯片包括第一主面以及与所述第一主面相对的第二主面；在所述第一半导体芯片的所述第二主面之上施加第一包封层；在所述第一半导体芯片的所述第一主面之上施加电布线层；在所述电布线层之上施加第二包封层；减小所述第一包封层的厚度以及所述第一半导体芯片的厚度；以及单片化以获得多个半导体器件。
根据本公开的另一方面，提供一种半导体器件，包括：第一半导体芯片；第一包封层，保持所述第一半导体芯片；电布线层，被施加在所述第一包封层之上；第二半导体芯片，被施加在所述电布线层之上；以及第二包封层，保持所述第二半导体芯片。
根据本公开的另一方面，提供一种半导体器件，包括：第一半导体芯片；第一包封层，保持所述第一半导体芯片；电布线层，被施加在所述第一包封层之上；第二包封层，被施加在所述电布线层之上；以及电气器件，被施加在所述第二包封层的表面上。
通过使用根据本公开的实施例可以至少获得部分的对应有益效果。
附图说明
包括附图以提供对于实施例的进一步理解，并且包含在说明书的一部分中以及构成该说明书的一部分。附图示出了实施例并且与说明书一起用作对于实施例原理的解释。通过参考以下详细说明将更易于理解其他实施例以及实施例的许多有益优点。附图的元件无需相对按照比例绘制。相同的附图标记表示对应的相同部分。
图1示出了根据一个实施例的用于示出用于制作半导体器件的方法的流程图；
图2A至图2J示出了展示用于示出用于制作半导体器件的方法示例的示意性剖视侧面图，该半导体器件包括模塑成形（overmold）层以及两个薄化或未薄化半导体芯片，每个薄化或未薄化半导体芯片也可以包括垂直电流；
图3A至图3F示出了展示了用于制作半导体器件方法的示例的示意性剖视侧面图，该半导体器件包括一起具有双侧冷却配置的模塑成形层和薄化半导体芯片；
图4A至图4E示出了展示了用于制作半导体器件方法示例的示意性剖视侧面图，该半导体器件包括模塑成形层以及在例如球栅型半导体芯片封装中的薄化的半导体芯片；
图5A至图5E示出了展示了用于制作半导体器件方法示例的示意性剖视侧面图，该半导体器件采用无布线封装设备的形式；
图6A和图6B示出了展示了用于制作半导体器件方法示例的示意性剖视侧面图，该半导体器件包括薄化或者未薄化的半导体芯片，以及其中嵌入了集成电路芯片和附加电子器件的模塑成形层；
图7A和图7B示出了展示了用于制作半导体器件方法示例的示意性剖视侧面图，该半导体器件包括薄化的半导体芯片和模塑成形层以及位于模塑成形层表面上的天线；以及
图8A至图8M示出了展示了用于制作半导体器件方法示例的示意性剖视侧面图，该半导体器件包括与模塑成形层一起形成堆叠配置结构的两个薄化的半导体芯片。
具体实施方式
现在参考附图描述特征方面和实施例，其中全文中相同的附图标记通常用于涉及相同的元件。在以下说明书中，为了解释的目的，列出多个具体细节以便提供对于实施例的一个或多个特征方面的全面理解。然而，对于本领域技术人员明显的是，可以采用较少程度的特定细节来实现实施例的一个或多个特征方面。在其他情形下，已知的结构和元件示出为示意性形式以便利于描述实施例的一个或多个特征方面。应该理解，可以采用其他实施例，并且可以不脱离本发明的范围而做出结构上或者逻辑上的改变。应该进一步注意的是附图无需按照比例绘制。
此外，尽管可以仅相对于若干实施方式的一个描述实施例的特定特征或特征方面，如果可以需要以及有利于任何给定或特定应用，这些特征或特征方面可以与其他实施方式的一个或多个特征或特征方面组合。此外，在详细说明书或权利要求中使用的术语“包含”、“具有”、“有”或其他变形的范围内，这些术语以类似于术语“包括”的形式意在为包含性的。可以使用术语“耦合”和“连接”以及派生词。应该理解，这些术语可以用于指示两个元件合作或者相互结合而不论它们是否直接物理接触或电接触，或者它们是否相互不直接接触。此外，术语“示例性”仅仅意味着作为示例，而不是最佳或者最优。因此以下详细说明意在作为限定性，并且由所附权利要求限定本发明的范围。
用于制作半导体器件的方法以及半导体器件的实施例可以使用各种类型半导体芯片或半导体模块或包含在半导体芯片中的电路，其中包括逻辑集成电路、模拟集成电路、混合信号集成电路、传感器电路、MEMS（微机电系统）、功率集成电路、具有例如回扫二极管的二极管之类的集成无源器件的芯片、等等。实施例也可以使用如下半导体芯片，该半导体芯片包括MOS晶体管结构或垂直晶体管结构，类似例如IGBT（绝缘栅极双极晶体管）结构，或者通常为其中至少一个电接触焊盘布置在半导体芯片的第一主面上以及至少另一个电接触焊盘布置在半导体芯片的与半导体芯片的第一主面相对的第二主面上的晶体管或者其他结构或装置。半导体芯片也可以包括光学器件，类似例如发光二极管、激光二极管或光学接收器二极管。
半导体芯片可以包括在它们一个或多个外表面上的接触元件或接触焊盘，其中接触元件用于电接触半导体芯片。接触元件可以具有任何所需的形式或形状。它们可以例如具有岛的形式，也即在半导体芯片的外表面上的平坦接触层。接触元件或接触焊盘可以有任何导电材料制成，例如为铝、金或铜的金属，或者例如金属合金，或者导电有机材料，或者导电半导体材料。接触元件也可以由一个或多个上述材料的叠层形成。
用于制作半导体器件的方法以及半导体器件的实施例可以包括其中嵌入了半导体芯片或半导体芯片模块的包封剂或包封材料。包封材料可以是任何电绝缘材料，类似例如任何类型的模塑材料，任何类型的树脂材料，或任何类型的环氧树脂材料。包封材料也可以是聚合物材料、聚酰亚胺材料、热塑性材料、硅树脂（silicone）材料、陶瓷材料和玻璃材料。包封材料也可以包括任何上述材料，以及进一步包括嵌入其中的填充剂材料，类似例如导热添加体（increment）。这些填充剂添加体例如可以由AlO或Al2O3、AlN、BN或SiN制成。由方法的实施例制作的半导体芯片面板可以具有晶片的形式，也即圆形形式，但是不限于晶片的形式和形状，而是可以具有任何尺寸和形状并且具有其中可以嵌入半导体芯片或半导体芯片模块的任何合适的布置。
在权利要求和以下说明书中，用于制作半导体器件的不同实施例描述为过程或方法的特定序列，特别是在流程图中。应该注意，实施例可以不限于所述特定序列。也可以同时或者以任何其他有用的和合适的序列执行特定的一个或所有不同过程或方法。
半导体器件的实施例可以包括一个或多个单独的半导体芯片或半导体芯片模块。半导体芯片模块可以包括一个或多个半导体芯片，特别是功率晶体管芯片，并且它们可以包括其中可以包括一个或多个逻辑电路或驱动器电路的至少一个其他半导体芯片。具体而言，半导体芯片模块可以包括所谓的智能功率模块（IPM）。半导体器件也可以包括如上所述任何其他类型的半导体芯片。半导体器件可以包括以堆叠配置结构布置的半导体芯片，也即一个在另一个之上的不同层的布置。半导体器件也可以包括相互连接以形成桥式电路的半导体芯片，也即半桥式电路或全桥式电路，诸如用于功率开关模块的半导体芯片。
图1示出了根据一个实施例的用于说明用于制作半导体器件的方法的流程图。图1的方法100包括根据块110提供多个第一半导体芯片，每个第一半导体芯片包括第一主面以及与第一主面相对的第二主面，根据块120在第一半导体芯片的第二主面之上施加第一包封层，根据块130在第一半导体芯片的第一主面之上施加电布线层，根据块140在电布线层之上施加第二包封层，根据块150减小第一包封层的厚度以及第一半导体芯片的厚度，以及根据块150进行单片化以获得多个半导体器件。
根据图1的方法100的实施例，第一半导体芯片的至少一部分包括晶体管、功率晶体管、垂直晶体管、MOS晶体管、绝缘栅极双极晶体管、逻辑电路、传感器和无源组件的一个或多个。
根据图1的方法100的实施例，第一包封层包括绝缘材料、模塑材料、聚合物材料、聚酰亚胺材料、树脂材料、环氧树脂材料、硅树脂材料、陶瓷材料和玻璃材料的一个或多个。
根据图1的方法100的实施例，方法100遵循扩展晶片级封装的概念，由此在一个半导体芯片面板上制作多个半导体器件。具体而言，在第一半导体芯片的第二主面之上施加第一包封层包括将第一半导体芯片放置在载体上，采用第一包封材料覆盖第一半导体芯片以使得第一包封材料覆盖第一半导体芯片的第二主面和侧面，硬化第一包封材料并且因此形成半导体芯片面板，以及从半导体芯片面板移除载体。
根据图1的方法100的实施例，在第一半导体芯片的第一主面之上施加电布线层包括施加一个或多个介电层，在一个或多个介电层内具有导电穿孔连接，以及在一个或多个介电层的表面上的一个或多个导电迹线或布线，其中电迹线或布线以及导电穿孔连接与第一半导体芯片的第一主面上的电接触焊盘连接。
根据图1的方法100的实施例，在第一半导体芯片的第一主面之上施加电布线层包括在第一半导体芯片的第一主面之上制作重分布层，重分布层用于将第一半导体芯片的第一主面上的电接触焊盘连接至在电接触焊盘平面之上平面中的电迹线或布线。
根据图1的方法100的实施例，通过研磨、平坦化和抛光（特别是化学机械抛光（CMP））的一个或多个实现减小第一包封层的厚度和第一半导体芯片的厚度。根据一个实施例，第一半导体芯片的厚度减小至从5μm至150μm的范围内。根据一个实施例，第一包封层的厚度减小至与第一半导体芯片相同的厚度。结果，第一包封层仅在它们的侧面处覆盖第一半导体芯片。
根据图1的方法100的实施例，该方法进一步包括提供多个第二半导体芯片。可以与第一半导体芯片相同的方式提供第二半导体芯片，使得在每个待制作的半导体器件中提供一个第一半导体芯片和一个第二半导体芯片。第二半导体芯片可以相对于第一半导体芯片横向并排提供，并且可以以与第一半导体芯片厚度减小的相同方式减小第二半导体芯片的厚度。第二半导体芯片也可以施加在电布线层之上以使得在待制作的半导体器件中，每个第二半导体芯片相对于第一半导体芯片中的一个处于堆叠关系并且电连接至第一半导体芯片。第二半导体芯片可以嵌入在第二包封层内。
根据图1的方法100的实施例，第二半导体芯片可以与第一半导体芯片类型相同，或者它们可以是不同类型。具体而言，第二半导体芯片可以包括集成电路、逻辑电路和控制电路的一个或多个。
根据图1的方法100的实施例，该方法进一步包括提供多个电气器件并且以每一个电气器件电连接至一个第一半导体芯片的方式将电气器件施加在电布线层之上。电气器件可以嵌入在第二包封层内。至少一部分电气器件可以包括无源器件、电阻器、电感器、线圈和电容器的一个或多个。电气器件可以配置为表面安装器件（SMD）的形式。
第二包封层用于利于形成稳定的半导体芯片面板，因此此后第一包封层和第一半导体芯片可以以安全和可靠方式减小厚度而不会发生任何断裂或损害。此后，可以维持第二包封层并且用于将要制作的半导体器件的不同目的。这些目的的一个是在如上所述地在每个半导体器件中嵌入第二或甚至更多半导体芯片或任何其他一个或多个电气器件。另一个目的是制作以下更详细示出的具有特定尺寸或特定布置的特定半导体芯片封装以及外部电接触的配置。
以下内容为利用第二包封层的另一个实施例。在制作电布线层之后，垂直金属条可以施加在电布线层之上，垂直金属条电连接至电布线层。随后可以以包封层的上表面与垂直金属条的上表面齐平的方式施加第二包封层，并且随后电气器件可以施加在第二包封层之上，电气器件与垂直金属条电连接。电气器件可以例如包括天线。
参照图2A至图2J，示出了用于制作半导体器件的方法的示例。根据图2A，提供两个半导体芯片210和220，其中两者均可以分别包括垂直晶体管器件。半导体芯片210和220可以均包括第一上主面和第二下主面，以及连接第一主面和第二主面的侧面。第一和第二半导体芯片210和220以第一包封层230覆盖半导体芯片210和220的第二主面和侧面的方式嵌入在第一包封层230中。这可以例如通过如下方式完成：将半导体芯片210和220放置在载体上使得半导体芯片210和220的第一主面朝向载体，将第一包封层230施加在半导体芯片210和220以及载体上，以及在硬化第一包封层230之后移除载体。此后，第一重分布层240施加至半导体芯片210和220的第一主面上、以及包封层230的与半导体芯片210和220的第一主面齐平的上主面上。第一重分布层240包括施加至半导体芯片210和220的第一主面以及第一包封层230的上主面上的第一介电层241。此后，在半导体芯片210和220的电接触焊盘之上选择性地移除第一介电层241，由此在第一介电层241中形成穿孔。结果，如图2A所示，获得了中间产品。应该理解，图2A仅示出了半导体芯片面板的多个相同区段的一个。第一包封层230在整个半导体芯片面板之上延伸。
根据图2B，通过采用例如铜的导电材料填充穿孔在第一介电层241中形成电穿孔连接，以及随后在第一介电层241上沉积第一电迹线242，每个第一电迹线242通过穿孔连接中的一个与半导体芯片210和220的电接触焊盘中的一个连接。第一电迹线242可以例如由铜制成。
根据图2C，第二介电层243施加至第一介电层241和第一迹线242上。此后，移除第二介电层243的在第一电迹线242之上的部分。
根据图2D，第二电迹线244沉积在第二介电层243上。仅示出一个第二电迹线244沉积在第二介电层243的选择性移除部分中的两个中，因此第二电迹线244电连接第一电迹线242中的两个。
根据图2E，第三介电层245沉积在第二介电层243和第二电迹线244上。结果，获得了如上所述层241至245的组合的第一重分布层240。
根据图2F，第二包封层250沉积在第一重分布层240上，也即在第三介电层245上。
根据图2G，此后连续从它们背面侧移除半导体芯片210和220以及第一包封层230，这可以例如通过掩模、平坦化、抛光（特别是化学机械抛光（CMP））来执行。可以完成半导体芯片210和220以及第一包封层230的移除，直至半导体芯片210和220的厚度低于150μm，特别是低于30μm，或者甚至低于5μm。此后，以穿孔从第一包封层230的已暴露表面延伸至电迹线中的一个的方式在第一包封层230和第一介电层241中的中间产品的右侧上形成穿孔。
根据图2H至图2J，第二重分布层260形成在半导体芯片210和220的背主面以及第一包封层230的背表面上。首先例如铜的导电材料填充进入穿孔中。随后金属化层261沉积在半导体芯片210和220的背表面上，并且也部分地沉积在第一包封层230的背表面上，并且金属化层261包括施加至第一半导体芯片210的背主面上和第一包封层230的背表面上的一部分的第一电接触层261.1，以及施加至第二半导体芯片220的背主面上和第一包封层230的背表面上的一部分的第二电接触层261.2。金属化层261可以由例如铜制作。结果，如图2H中所示获得了中间产品。
根据图2I，阻焊层262施加至金属化层261以及第一包封层230的背表面的保留部分上。此后，移除一部分阻焊层262以暴露第一和第二电接触层261.1和261.2的下层部分。
根据图2J，导电材料263填充进入阻焊层262的穿孔中以形成与第一和第二电接触层261.1和261.2的电接触。此后，可以平坦化导电材料263以使其下表面与阻焊层262的下表面齐平。导电材料263可以例如由NiPPdAu制成。最后，将半导体芯片面板单片化成多个相同的半导体器件或半导体芯片封装。结果，如图2J所示，获得了可以例如通过表面安装技术（SMT）安装在印刷电路板上的半导体芯片封装。
在图3A至图3F中，示出了用于制作半导体器件的方法的又一示例，其中模塑成形层可以用于双侧冷却配置。
根据图3A，提供了半导体芯片310，其可以包括例如绝缘栅极双极晶体管的垂直晶体管结构。首先，可以与结合图2A所述的相同方式在第一包封层330中嵌入半导体芯片310。以第一包封层330覆盖半导体芯片310的背主面和侧面的方式在第一包封层330中嵌入半导体芯片310。在去往半导体芯片310的横向距离中，盲孔331形成在第一包封层330中。此后，第一介电层320施加在半导体芯片310的上表面以及第一包封层330的上表面上。在第一介电层320中，穿孔形成在半导体芯片310的电接触焊盘之上的区域中。此后，采用例如铜的导电材料填充第一包封层330的盲孔331，从而以此方式制作以附图标记340标注的金属条或柱。随后沉积第一和第二金属层341和342，其中第一金属层341形成在金属条340和半导体芯片310的一个电接触焊盘之上的第一包封层330的穿孔内，并且也以此方式沉积第一金属层341，使得金属条340和半导体芯片310的一个电接触焊盘相互电连接。第二金属层342形成在半导体芯片310的另一个电接触焊盘上。也可以由例如铜制作第一和第二金属层341和342。结果，如图3A所示制作中间产品。
根据图3B，金属条350施加至第二金属层342。也可以由例如铜制作金属条350。在以下中将由具有附图标记350的统一元件表示金属条350和下层金属层342。
根据图3C，第二包封层360施加至第一介电层320、第一金属层341和金属条350的上表面上，使得第二包封层360形成在中间产品的正面侧的模塑成形层。
根据图3D，相继地移除第一包封层330的背表面，直至到达半导体芯片310的背主面以及金属条的背表面，并且随后继续向下移除第一包封层330、第一半导体芯片310和金属条340至如图3D所示半导体芯片310的特定厚度。可以通过研磨、平坦化或抛光（特别是化学机械抛光（CMP））中的一个或多个完成移除的工艺。
根据图3E，金属化层施加至半导体芯片310的薄化背侧和金属条340的背表面上。这可以通过如下步骤完成，例如首先沉积第二介电层370并且随后在已移除介电层370的区域中施加电接触层380.1和380.2，使得第一电接触层380.1施加至金属条的背表面，以及第二电接触层380.2施加至半导体芯片310的下主面。在绝缘栅极双极晶体管的情形下，第二电接触380.2施加至半导体芯片310的漏极端子。也可以例如由铜制作第一和第二电接触层380.1和380.2。
根据图3F，减薄第二包封层360的上表面直至暴露金属条350的上表面，并且此后第三电接触层390施加至半导体器件的整个上表面上，因此电连接至金属条350。结果，以如下方式制作双侧配置用于电和热接触的半导体器件：由于大的和厚的金属条和层340、341和350的效果而特别地有利于优化热耗散。
根据图4A至图4E，示出了用于制作半导体器件的方法的另一示例，其包括在球栅型半导体芯片封装中的模塑成形层和薄化的半导体芯片。
图4A示出了与图2G所示的一个相当的中间产品，至少在已经执行薄化工艺的范围内。图4A中所示的中间产品包括横向嵌入在第一包封层430中的薄化半导体芯片410。在半导体芯片410的第一上主面和第一包封层430的上表面上施加重分布层420。重分布层420包括第一介电层421、施加至第一介电层421上的电接触层422，其中每一个电接触层422通过形成在第一介电层421中的通孔与半导体芯片410的一个电接触焊盘连接。重分布层420进一步包括施加至第一介电层421和电接触层422上的第二介电层423。第二包封层440以模塑成形层的形式施加在重分布层420上，也即施加在第二介电层423的上表面上。
根据图4B，第三介电层450施加在半导体芯片410的背主面以及第一包封层430的背表面上。
根据图4C，以两个穿孔中的每个从第三介电层450的下表面延伸至电接触层422中的一个的方式在第三介电层450、第一包封层430和第一介电层421中形成两个穿孔。可以例如通过激光钻孔形成穿孔。
根据图4D，采用例如铜之类的导电材料填充穿孔，以便形成电穿孔连接，并且此后电接触层460施加在电穿孔连接上以及第三介电层450的其余区域上。随后以暴露电接触层460或其一部分的方式在电接触层460和第三介电层450上施加阻焊层470。结果，如图4D所示，制作了中间产品。
根据图4E，导电或焊料球470施加至电接触区域460上。结果，如图4E所示制作了球栅型半导体器件。
根据图5A至图5E，示出了用于制作半导体器件的方法的另一示例，其促进利用用于制作特殊半导体芯片封装的模塑成形层。
图5A示出了可以包括垂直晶体管结构的半导体芯片510。半导体芯片510示出为嵌入在第一包封层530中，其中半导体芯片510在其背主面和其侧面上被第一包封层530所覆盖。金属化层520施加至半导体芯片510的前主面以及第一包封层530的一部分。金属化层520包括层的分立部分，每一个施加至半导体芯片510的一个电接触焊盘上，并且横向地延伸越过半导体芯片510的外边缘（“扇出”）。
根据图5B，第二包封层540施加至半导体芯片510、金属化层520和第一包封层530的前主面上。结果，如图5B所示，获得了中间产品。
根据图5C，相继地从其背表面移除第一包封层530，并且当到达半导体芯片510的背主面时，也从其背主面移除半导体芯片510，直至达到半导体芯片510和第一包封层530的特定的预定厚度。可以通过研磨、平坦化、抛光特别是化学机械抛光（CMP）来执行第一包封层530和半导体芯片510的相继移除。因此，如图5C所示，获得了中间产品。
根据图5D，穿孔形成在第一包封层530中，穿孔从第一包封层530的背表面分别到达金属化层520的一个部分。
根据图5E，采用例如可以由铜制作的导电材料填充穿孔。如此方式，制作从金属化层520的一部分到达第一包封层530的下表面的电穿孔连接。此后，金属化层550施加至半导体芯片510和第一包封层530的背表面上。金属化层550包括分立的部分，一个部分施加至半导体芯片510的背主面，而其余部分施加至第一包封层530的背表面，也即在穿孔连接至金属化层510的一部分所在的部分上。结果，如图5E所示，获得了半导体器件或半导体芯片封装。具体而言，可以以所谓QFN（四方扁平无布线）封装的形式或者以SON（小尺寸无布线）封装的形式制作半导体芯片封装。
根据图6A和图6B，示出了用于制作半导体器件的方法的另一示例，其中第一薄化半导体芯片、第二未薄化半导体芯片和无源器件集成在半导体芯片封装内。
图6A示出了与施加在半导体芯片610的正表面和第一包封层630的上表面上的重分布层620一起嵌入在第一包封层630中的半导体芯片610。半导体芯片610可以包括垂直晶体管结构。重分布层620包括第一介电层621、金属化层622和第二介电层623。迄今为止中间产品与图2C所示相当，并且可以以相同方式制作。在接下来步骤中，在重分布层620之上又一电气器件布置。具体而言，第二半导体芯片640和无源电气器件650安装在重分布层620上，并且第二半导体芯片640和无源电气器件650的电接触端子与金属化层622的接触区域连接。如此方式第二半导体芯片640与第一半导体芯片610电连接。第二半导体芯片640可以包括例如集成电路（IC）芯片、控制器芯片、微处理器芯片或存储器芯片中的一个或多个。无源电气器件650可以包括例如电阻器、电感器或电容器的一个或多个。
根据图6B，已经执行了若干工艺步骤，也可以描述在如图4A至图4E所示的示例中。首先，第二包封层640施加在重分布层620和器件640和650之上。下一个工艺步骤可以与参照图4A至图4E所述的工艺步骤相同。基本上，薄化第一半导体芯片610和第一包封层630，并且以通过与一个电接触区域660穿孔连接而电连接重分布层620的若干接触层622的一个的方式在半导体芯片610和包封层630的背表面上施加介电层650、电接触区域660、阻焊层670和焊料球680。结果，如图6B所示，获得了半导体器件或半导体芯片封装。与形成球栅阵列封装不同，也可以如图2J或图3F所示形成下层电接触。
在图7A和图7B中，示出了用于制作半导体器件的方法的另一示例，其中模塑成形层可以用于将类似天线的器件集成在模塑成形层的表面上。
图7A示出了与图2E所示的中间产品相当的中间产品，中间产品包括嵌入在第一包封层730中的半导体芯片710。重分布层720施加在半导体芯片710的第一上主面和第一包封层720的上表面上。重分布层720包括第一介电层721、金属化层722和第二介电层723。金属化层722包括金属层的若干部分，金属层的每个部分与半导体芯片710的电接触焊盘中的一个连接。在金属化层722的金属层的端部部分之上，开口形成在第二介电层723中，并且金属条740被放置在开口中，使其电连接至一个金属层。金属条740在与重分布层720的平面垂直的方向上延伸。结果，如图7A所示，获得了中间产品。
根据图7B，已经执行若干附加工艺步骤以获得如图所述半导体器件。首先，以第二包封层750的上表面与金属条740的上表面齐平的方式，将第二包封层750施加在重分布层720之上。随后，执行如图4A至图4E所述基本上相同的步骤。具体而言，渐进地移除半导体芯片710和第一包封层730的背表面，直至已经到达这些层的最终预定厚度。随后，第二介电层760施加在半导体芯片710和第一包封层730的背表面上。随后通孔形成在第一包封层730、第二介电层760和第一介电层721中，并且金属化层770和焊料球780相继地施加在半导体芯片710和第一包封层730的背表面之上。更重要的是第二包封层750的存在可以现在被用于在半导体芯片封装中集成天线。天线790可以以天线790的端部部分与金属条740的上端部连接的方式施加在第二包封层750的上表面上。出于例如保护的原因，例如层叠箔之类的附加层795可以施加在第二包封层750和天线790之上。结果，如图7B所示，获得了半导体芯片封装。
图8A至图8M示出了用于制作半导体器件的方法的另一示例，其中两个薄化半导体芯片可以一起构建在堆叠配置中。
根据图8A，第一半导体芯片805以如下方式被嵌入在第一包封层810中：第一包封层810覆盖半导体芯片805的背表面和侧面。随后，介电层815被施加至半导体芯片805的正表面和第一包封层810的上表面上。通孔开口形成在第一半导体芯片810的电接触焊盘之上的第一介电层815中。
根据图8B，施加金属化层820，金属化层820包括多个电迹线，每个电迹线与第一半导体芯片805的一个电接触焊盘连接。
根据图8C，第二包封层825施加在中间产品的正面侧之上，也即在第一介电层815和金属化层820上方。
根据图8D，示出在薄化第一半导体芯片805和第一包封层810并且翻转中间产品之后的中间产品。如上所述，可以通过研磨、平坦化、抛光特别是化学机械抛光（CMP）执行薄化。
根据图8E，在第一半导体芯片815的已暴露表面以及第一包封层810的已暴露表面之上施加第二介电层830。
根据图8F，通孔开口形成在第一半导体芯片815之上第二介电层830中，以及也穿过第二介电层830、第一包封层810和第一介电层815向下至金属化层820形成在第一半导体芯片815的横向外侧。此后例如可以通过溅射Ti-Cu（籽晶层图中未示出）在通孔开口中形成籽晶层。
根据图8G，第二金属化层835形成在第二介电层830上，并且也填充进入在第二介电层830和下层中形成的通孔中。第二金属化层835包括如图所示的三个不同和分立的电迹线。具体而言，第一半导体芯片805可以包括垂直晶体管结构，使得第一电迹线835.1与第一半导体芯片805的源极接触元件连接，第二电迹线835.2与第一半导体芯片805的栅极接触元件连接，以及第三电迹线835.3与第一半导体芯片805的漏极接触元件连接。
根据图8H，第二半导体芯片840施加至电迹线835.3上。图8H示出了与图8G不同剖面处的中间产品。半导体芯片840也可以包括垂直晶体管结构，并且可以连接成使其源极接触元件与电迹线835.3电连接，也即与第一半导体芯片805的漏极接触元件连接，以及使得其栅极接触元件可以与电迹线835.2连接，也即与第一半导体芯片805的栅极接触元件连接。因此，第一半导体芯片805可以确定作为例如功率开关模块的低侧开关，而第二半导体芯片840可以确定作为例如功率开关模块的高侧开关。
根据图8I，以第二包封层845覆盖第二半导体芯片840的方式在第二金属化层835和第二介电层830之上施加第三包封层845。
根据图8J，从其上表面相继向下移除第二包封层845至第二半导体芯片840的背表面，并且此后进一步薄化第二包封层845和第二半导体芯片840直至第二半导体芯片840达到预定厚度。
根据图8K，在第二包封层845和第二半导体芯片840的上部已暴露表面上施加第三介电层850，并且此后在第二半导体芯片840之上的第三介电层850中形成通孔，并且在第二半导体芯片840横向旁边在第三介电层850和第二包封层845中也形成通孔。此后，可以在通孔中形成籽晶层，并且此后在通孔中填充导电材料。随后，在第三介电层850上形成金属化层855，金属化层855包括电迹线855.1、855.2、855.3和855.4。
根据图8L，在第三介电层850和金属化层855之上形成阻焊层860，并且在金属化层855的部分855.1至855.4之上区域中的阻焊层860中形成孔。此后，在阻焊层860的孔中形成焊料材料865。
根据图8M，可以通过薄化第二包封层825、施加金属化层870至第二包封层825以及施加焊料材料875至金属化层870上来进一步处理如图8L所示的半导体芯片封装。由此制作的半导体芯片封装随后可以电连接至印刷电路板880，并且在另一侧上类似例如电感器的其他电气器件可以电连接至焊料材料875。
尽管已经参照一个或多个实施例示出和描述了本发明，可以不脱离所附权利要求的精神和范围对所示示例做出变更和/或修改。特别是对于由如上所述部件或构造（组件、装置、电路、系统等等）所执行的各种功能，除非上下文给出明确相反指示，用于描述这些部件的术语（包括涉及“意味着”）意在对应于执行所述部件（例如功能性等价方式）具体功能的任何部件或结构，即使结构上不等价于执行了在此所示的本发明示例性实施例的所述结构。

Claims (20)

1.一种用于制作半导体器件的方法，所述方法包括：
提供多个第一半导体芯片，所述第一半导体芯片中的每个第一半导体芯片包括第一主面以及与所述第一主面相对的第二主面；
在所述第一半导体芯片的所述第二主面之上施加第一包封层；
在所述第一半导体芯片的所述第一主面之上施加电布线层；
在所述电布线层之上施加第二包封层；
减小所述第一包封层的厚度以及所述第一半导体芯片的厚度；以及
单片化以获得多个半导体器件。
2.根据权利要求1所述的方法，其中，所述第一半导体芯片包括功率晶体管、垂直晶体管、MOS晶体管、绝缘栅极双极晶体管、逻辑电路、传感器或无源部件。
3.根据权利要求1所述的方法，其中，所述第一半导体芯片的厚度减小至在从5μm至150μm的范围内的厚度。
4.根据权利要求1所述的方法，其中，所述第一包封层包括绝缘材料、模塑材料、聚合物材料、聚酰亚胺材料、树脂材料、环氧树脂材料、硅树脂材料、陶瓷材料和玻璃材料中的一种或多种。
5.根据权利要求1所述的方法，进一步包括：
提供多个第二半导体芯片；以及
在所述电布线层之上施加所述第二半导体芯片，使得所述第二半导体芯片中的每个第二半导体芯片电连接至所述第一半导体芯片中的相应第一半导体芯片。
6.根据权利要求5所述的方法，其中，所述第二半导体芯片中的第二半导体芯片包括集成电路、逻辑电路或控制电路中的一个或多个。
7.根据权利要求1所述的方法，进一步包括：
提供多个电气器件，所述电气器件被配置作为表面安装器件；以及
在所述电布线层之上施加所述电气器件，使得所述电气器件中的每个电气器件电连接至所述第一半导体芯片的相应第一半导体芯片。
8.根据权利要求7所述的方法，其中，所述电气器件中的电气器件包括电阻器、电感器、线圈或电容器。
9.根据权利要求1所述的方法，进一步包括：
在所述电布线层之上施加垂直金属条，所述垂直金属条电连接至所述电布线层；
以所述包封层的上表面与所述垂直金属条的上表面齐平的方式施加所述第二包封层；以及
在所述第二包封层之上施加电气器件，所述电气器件与所述垂直金属条电连接。
10.根据权利要求9所述的方法，其中，所述电气器件包括天线。
11.一种半导体器件，包括：
第一半导体芯片；
第一包封层，保持所述第一半导体芯片；
电布线层，被施加在所述第一包封层之上；
第二半导体芯片，被施加在所述电布线层之上；以及
第二包封层，保持所述第二半导体芯片。
12.根据权利要求11所述的半导体器件，其中，所述第一半导体芯片包括功率晶体管、垂直晶体管、MOS晶体管、绝缘栅极双极晶体管、逻辑电路、传感器或无源部件。
13.根据权利要求11所述的半导体器件，其中，所述第一半导体芯片包括在从5μm至150μm的范围内的厚度。
14.根据权利要求11所述的半导体器件，其中，所述第二半导体芯片包括集成电路、逻辑电路或控制电路。
15.根据权利要求11所述的半导体器件，进一步包括布置在所述电布线层之上的电气器件。
16.根据权利要求15所述的半导体器件，其中，所述电气器件包括电阻器、电感器、线圈或电容器。
17.根据权利要求15所述的半导体器件，其中，所述电气器件被配置作为表面安装器件。
18.一种半导体器件，包括：
第一半导体芯片；
第一包封层，保持所述第一半导体芯片；
电布线层，被施加在所述第一包封层之上；
第二包封层，被施加在所述电布线层之上；以及
电气器件，被施加在所述第二包封层的表面上。
19.根据权利要求18所述的半导体器件，其中，通过在所述第二包封层中形成的电穿孔连接将所述电气器件连接至所述电布线层。
20.根据权利要求18所述的半导体器件，其中，所述电气器件包括天线。
CN201410060022.7A 2013-02-22 2014-02-21 用于制作半导体器件的方法 Active CN104008980B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/774,541 2013-02-22
US13/774,541 US8890284B2 (en) 2013-02-22 2013-02-22 Semiconductor device

Publications (2)

Publication Number Publication Date
CN104008980A true CN104008980A (zh) 2014-08-27
CN104008980B CN104008980B (zh) 2018-05-22

Family

ID=51349623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410060022.7A Active CN104008980B (zh) 2013-02-22 2014-02-21 用于制作半导体器件的方法

Country Status (3)

Country Link
US (2) US8890284B2 (zh)
CN (1) CN104008980B (zh)
DE (1) DE102014102118A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768342A (zh) * 2016-08-19 2018-03-06 英飞凌科技美国公司 具有用于将电感器连接到一个或一个以上晶体管的预成形电连接部的功率开关封装
CN110459531A (zh) * 2018-05-07 2019-11-15 财团法人工业技术研究院 芯片封装结构及其制造方法
CN113035832A (zh) * 2021-05-25 2021-06-25 甬矽电子(宁波)股份有限公司 晶圆级芯片封装结构及其制作方法和电子设备

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198916A (ja) * 2007-02-15 2008-08-28 Spansion Llc 半導体装置及びその製造方法
KR101947722B1 (ko) * 2012-06-07 2019-04-25 삼성전자주식회사 적층 반도체 패키지 및 이의 제조방법
US9472425B2 (en) * 2015-03-19 2016-10-18 Qualcomm Incorporated Power distribution improvement using pseudo-ESR control of an embedded passive capacitor
US10368442B2 (en) * 2015-03-30 2019-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method of forming
US20170040266A1 (en) 2015-05-05 2017-02-09 Mediatek Inc. Fan-out package structure including antenna
US10163687B2 (en) 2015-05-22 2018-12-25 Qualcomm Incorporated System, apparatus, and method for embedding a 3D component with an interconnect structure
US10141288B2 (en) * 2015-07-31 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Surface mount device/integrated passive device on package or device structure and methods of forming
CN108292658A (zh) * 2015-09-25 2018-07-17 英特尔公司 局部单元级别功率门控开关
US9659911B1 (en) * 2016-04-20 2017-05-23 Powertech Technology Inc. Package structure and manufacturing method thereof
US20170373011A1 (en) * 2016-06-28 2017-12-28 General Electric Company Semiconductor die backside devices and methods of fabrication thereof
JP6308275B2 (ja) * 2016-09-21 2018-04-11 株式会社豊田自動織機 電子機器
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
US10515927B2 (en) * 2017-04-21 2019-12-24 Applied Materials, Inc. Methods and apparatus for semiconductor package processing
US11509038B2 (en) 2017-06-07 2022-11-22 Mediatek Inc. Semiconductor package having discrete antenna device
US10847869B2 (en) * 2017-06-07 2020-11-24 Mediatek Inc. Semiconductor package having discrete antenna device
US10867938B2 (en) * 2017-09-25 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US10546817B2 (en) * 2017-12-28 2020-01-28 Intel IP Corporation Face-up fan-out electronic package with passive components using a support
US11043730B2 (en) 2018-05-14 2021-06-22 Mediatek Inc. Fan-out package structure with integrated antenna
US11024954B2 (en) 2018-05-14 2021-06-01 Mediatek Inc. Semiconductor package with antenna and fabrication method thereof
US20190348747A1 (en) 2018-05-14 2019-11-14 Mediatek Inc. Innovative air gap for antenna fan out package
TWI732228B (zh) * 2019-02-19 2021-07-01 美律實業股份有限公司 麥克風封裝結構
JP2020142480A (ja) * 2019-03-08 2020-09-10 Tdk株式会社 積層体とセンサパッケージ及びそれらの製造方法
US11600567B2 (en) * 2019-07-31 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505147A (zh) * 2002-12-03 2004-06-16 新光电气工业株式会社 电子部件封装结构和生产该结构的方法
CN1670910A (zh) * 2004-03-17 2005-09-21 三洋电机株式会社 电路装置及其制造方法
CN102034768A (zh) * 2009-09-25 2011-04-27 杨文焜 具有晶粒埋入式以及双面覆盖重增层的基板结构及其方法
US20110291252A1 (en) * 2010-06-01 2011-12-01 Khalil Hosseini Method and system for forming a thin semiconductor device
US20120104606A1 (en) * 2010-11-02 2012-05-03 Fujitsu Semiconductor Limited Ball grid array semiconductor device and its manufacture

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313350A (ja) 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
WO2006035528A1 (ja) 2004-09-29 2006-04-06 Murata Manufacturing Co., Ltd. スタックモジュール及びその製造方法
US7326592B2 (en) 2005-04-04 2008-02-05 Infineon Technologies Ag Stacked die package
KR20090007120A (ko) * 2007-07-13 2009-01-16 삼성전자주식회사 봉지부를 통하여 재배선을 달성하는 웨이퍼 레벨 적층형패키지 및 그 제조방법
US7858440B2 (en) 2007-09-21 2010-12-28 Infineon Technologies Ag Stacked semiconductor chips
JP5394625B2 (ja) * 2007-10-05 2014-01-22 新光電気工業株式会社 配線基板及びその製造方法
US7759163B2 (en) 2008-04-18 2010-07-20 Infineon Technologies Ag Semiconductor module
KR101119348B1 (ko) * 2010-07-23 2012-03-07 삼성전기주식회사 반도체 모듈 및 그 제조방법
US8884431B2 (en) * 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8936966B2 (en) * 2012-02-08 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices
TWI418269B (zh) * 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1505147A (zh) * 2002-12-03 2004-06-16 新光电气工业株式会社 电子部件封装结构和生产该结构的方法
CN1670910A (zh) * 2004-03-17 2005-09-21 三洋电机株式会社 电路装置及其制造方法
CN102034768A (zh) * 2009-09-25 2011-04-27 杨文焜 具有晶粒埋入式以及双面覆盖重增层的基板结构及其方法
US20110291252A1 (en) * 2010-06-01 2011-12-01 Khalil Hosseini Method and system for forming a thin semiconductor device
US20120104606A1 (en) * 2010-11-02 2012-05-03 Fujitsu Semiconductor Limited Ball grid array semiconductor device and its manufacture

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768342A (zh) * 2016-08-19 2018-03-06 英飞凌科技美国公司 具有用于将电感器连接到一个或一个以上晶体管的预成形电连接部的功率开关封装
CN107768342B (zh) * 2016-08-19 2021-12-10 英飞凌科技美国公司 具有用于将电感器连接到一个或一个以上晶体管的预成形电连接部的功率开关封装
CN110459531A (zh) * 2018-05-07 2019-11-15 财团法人工业技术研究院 芯片封装结构及其制造方法
CN113035832A (zh) * 2021-05-25 2021-06-25 甬矽电子(宁波)股份有限公司 晶圆级芯片封装结构及其制作方法和电子设备
CN113035832B (zh) * 2021-05-25 2022-07-08 甬矽电子(宁波)股份有限公司 晶圆级芯片封装结构及其制作方法和电子设备

Also Published As

Publication number Publication date
US9147585B2 (en) 2015-09-29
US20140239438A1 (en) 2014-08-28
US8890284B2 (en) 2014-11-18
DE102014102118A1 (de) 2014-08-28
US20150064846A1 (en) 2015-03-05
CN104008980B (zh) 2018-05-22

Similar Documents

Publication Publication Date Title
CN104008980A (zh) 半导体器件
CN104576421B (zh) 半导体器件和用于制造半导体器件的方法
US7714232B2 (en) Circuit device and method of manufacturing the same
CN102790017B (zh) 半导体部件和制造半导体部件的方法
CN112997407B (zh) 采用引线框架和薄介电层掩膜焊垫限定的低电感激光驱动器封装
CN108573880B (zh) 管芯嵌入
CN105742262B (zh) 半导体封装及其制造方法
KR101928681B1 (ko) 전력용 반도체 장치 및 그 제조 방법
US20150325559A1 (en) Embedded package and method thereof
TWI628761B (zh) 一種封裝結構及其製造方法
TW201546914A (zh) 基板及其製造方法
JPWO2007026944A1 (ja) 回路装置およびその製造方法
KR102223245B1 (ko) 패키징된 반도체 디바이스
US20170162510A1 (en) Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects
CN104051363A (zh) 芯片封装和用于制造该芯片封装的方法
JP2009176978A5 (zh)
CN108346651A (zh) 包括晶体管芯片、二极管芯片和驱动器芯片的半导体模块
CN106129018B (zh) 包括金属衬底和嵌入层合体的半导体模块的电子设备
US11798909B2 (en) Semiconductor package structure and manufacturing method thereof
CN105659379B (zh) 具有嵌入式管芯的模制引线框架封装
CN109121291B (zh) 半导体器件和用于构造半导体器件的方法
KR20150031029A (ko) 반도체 패키지 및 그 제조 방법
CN104900618A (zh) 用于在半导体封装之间建立垂直连接的插入器
US11710684B2 (en) Package with separate substrate sections
CN106158787B (zh) 封装装置与其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant