JP5394625B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP5394625B2
JP5394625B2 JP2007261850A JP2007261850A JP5394625B2 JP 5394625 B2 JP5394625 B2 JP 5394625B2 JP 2007261850 A JP2007261850 A JP 2007261850A JP 2007261850 A JP2007261850 A JP 2007261850A JP 5394625 B2 JP5394625 B2 JP 5394625B2
Authority
JP
Japan
Prior art keywords
wiring
reinforcing member
surface
member
formed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007261850A
Other languages
English (en)
Other versions
JP2009094195A5 (ja
JP2009094195A (ja
Inventor
徳孝 松下
一宏 大島
章夫 堀内
Original Assignee
新光電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新光電気工業株式会社 filed Critical 新光電気工業株式会社
Priority to JP2007261850A priority Critical patent/JP5394625B2/ja
Publication of JP2009094195A publication Critical patent/JP2009094195A/ja
Publication of JP2009094195A5 publication Critical patent/JP2009094195A5/ja
Application granted granted Critical
Publication of JP5394625B2 publication Critical patent/JP5394625B2/ja
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481Insulating layers on insulating parts, with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19106Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09136Means for correcting warpage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/1031Surface mounted metallic connector elements
    • H05K2201/10318Surface mounted metallic pins
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10977Encapsulated connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1316Moulded encapsulation of mounted components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.

Description

本発明は配線基板及びその製造方法に係り、支持体上に配線層と絶縁層を積層した後に支持体を除去することにより形成される配線部材に補強部材を設けてなる配線基板及びその製造方法に関する。

従来、半導体パッケージ等に用いられる配線基板では、配線パターンを高密度化するため、コア基板の上下両面にビルドアップ配線層と絶縁層を積層したビルドアップ配線基板が用いられていた。

しかし、搭載される半導体チップの高密度化が進み、ビルドアップ配線基板に対し、更なる配線パターンの高密度化や、配線基板の薄型化の要求がなされている。そこで、この要求をかなえるため、特許文献1のようなビルドアップ配線基板(コアレス基板)が開発されている。

このコアレス基板では、支持体上に所要の層数のビルドアップ配線層と絶縁層とを積層し、その後に支持体を除去するため、従来のビルドアップ配線基板と異なり、コア基板が存在せず、配線基板の薄型化を達成できる。また、平坦な支持体上に配線層を形成していくため製造精度が向上し、配線パターンの高密度化も達成できる。

図1(A)は、この製造方法により製造された配線基板(半導体パッケージとして用いられている)の一例を示している。同図に示す配線基板100は、配線層102と絶縁層103とを積層することにより配線部材101を形成し、その上部に上部電極パッド107を形成すると共に、下部に下部電極パッド108を形成した構成としている。また、上部電極パッド107にははんだバンプ110が形成され、また下部電極パッド108は配線部材101の下面に形成されたソルダーレジスト109から露出するよう構成されている。

しかしながら、支持体が完全に除去された配線基板100は、コア基板が存在しないため、薄型化の要求は達成できたが、基板自体の機械的な強度が小さい。よって、図1(B)に示すように外力が印加された場合には、容易に配線基板100が変形してしまうという問題点があった。尚、ガラスエポキシ樹脂等を用いた一般的な配線基板では、配線基板に封止樹脂からなる枠状の補強部材を形成し、これにより配線基板の機械的強度を高めることが提案されている(特許文献2)。
特開2000−323613号公報 特開2000−243867号公報

上記のように樹脂により補強部材を形成する方法は、金型を用いたモールド成型により容易かつ安価に補強部材を形成できるため有効である。しかしながら従来の枠状の補強部材では、補強部材が配設された部位における機械的強度は向上するものの、中央部分に形成された開口内においては、外力等が印加された場合にやはり配線基板に変形が発生してしまうという問題点があった。

本発明は上記の点に鑑みてなされたものであり、補強部材として樹脂を用いると共に基板変形を確実に防止しうる配線基板及びその製造方法を提供することを目的とする。

上記の課題は、本発明の第1の観点からは、
配線層と絶縁層が交互に積層された構造を有し、第1面に第1の接続電極が形成されると共に、前記第1面とは反対面側の第2面に外部接続用の端子が配設される第2の接続電極が形成され、前記第2面に前記第2の接続電極を露出する開口部が設けられたソルダーレジスト層が形成された配線部材と、
前記配線部材の最表面に形成され、該配線部材を補強する、フィラーを含有する樹脂製の第1の補強部材および第2の補強部材と、を有
前記配線部材の側面に、前記第1の補強部材及び前記第2の補強部材と一体的に形成された第3の補強部材を設けた配線基板において、
前記第1の補強部材を、前記第2面のソルダーレジスト層上および前記第2の接続電極に配設される前記外部接続用の端子を含む全面に、前記第2の接続電極と前記外部接続用の端子との接合位置を覆うように前記ソルダーレジスト層の開口部に入り込んで形成し、
前記第2の補強部材を、前記第1面に、その中央部に開口部を有し、該第2の補強部材の開口部から前記第1の接続電極が露出するように形成してなる配線基板により解決することができる。

また上記の課題は、本発明の他の観点からは、
配線層と絶縁層が交互に積層された構造を有し、第1面に第1の接続電極が形成されると共に、前記第1面とは反対面側の第2面に外部接続用の端子が配設される第2の接続電極が形成され、前記第2面に前記第2の接続電極を露出する開口部が設けられたソルダーレジスト層が形成された配線部材と、
前記配線部材の最表面に形成され、該配線部材を補強する、フィラーを含有する樹脂製の第1の補強部材および第2の補強部材と、を有
前記配線部材の側面に、前記第1の補強部材及び前記第2の補強部材と一体的に形成された第3の補強部材を設けた配線基板において、
前記第1の補強部材を、前記第2面の前記ソルダーレジスト層の開口部を除く、ソルダーレジスト層上の全面に、前記第1の補強部材の開口部と前記ソルダーレジスト層の開口部とが一致するように形成し、
前記第2の補強部材を、前記第1面に、その中央部に開口部を有し、該第2の補強部材の開口部から前記第1の接続電極が露出するように形成してなる配線基板により解決することができる。

また、上記発明において、前記第1面に電子素子が実装された場合に、該電子素子の背面と、前記第2の補強部材の表面とが、面一となる構成としてもよい。
また、上記発明において、前記配線部材の前記第1の補強部材が配設される面、又は前記配線部材の前記第2の補強部材が配設される面のいずれか一方に粗化面が形成されている構成としてもよい
た、上記発明において、前記第2面に電子部品を搭載し、かつ、該電子部品を前記第1の補強部材で封止してなる構成としてもよい。

また上記の課題は、本発明の他の観点からは、
配線層と絶縁層を交互に積層形成し、第1面に第1の接続電極が形成されると共に、前記第1面とは反対面側の第2面に外部接続用の端子が配設される第2の接続電極が形成され、前記第2面に前記第2の接続電極を露出する開口部が設けられたソルダーレジスト層が形成された配線部材を形成する工程と、
該配線部材を金型に装着し、フィラーを含有する樹脂をモールド成型することにより、前記配線部材の最表面に、前記配線部材を補強する、第1の補強部材及び第2の補強部材を形成する工程とを有し、
前記第1の補強部材は、前記第2面のソルダーレジスト層上および前記第2の接続電極に配設される前記外部接続用の端子を含む全面に、前記第2の接続電極と前記外部接続用の端子との接合位置を覆うように前記ソルダーレジスト層の開口部に入り込んで形成され、
前記第2の補強部材は、前記第1面に、その中央部に開口部を有し、該第2の補強部材の開口部から前記第1の接続電極が露出するように形成され
前記第1の補強部材及び第2の補強部材を形成する工程において、前記配線部材の側面に、前記第1の補強部材及び前記第2の補強部材と一体的に第3の補強部材が形成される配線基板の製造方法により解決することができる。

また上記の課題は、本発明の他の観点からは、
配線層と絶縁層を交互に積層形成し、第1面に第1の接続電極が形成されると共に前記第1面とは反対面側の第2面に外部接続用の端子が配設される第2の接続電極が形成され、前記第2面に前記第2の接続電極を露出する開口部が設けられたソルダーレジスト層が形成された配線部材を形成する工程と、
該配線部材を金型に装着し、フィラーを含有する樹脂をモールド成型することにより、前記配線部材の最表面に、前記配線部材を補強する、第1の補強部材及び第2の補強部材を形成する工程とを有し、
前記第1の補強部材は、前記第2面の前記ソルダーレジスト層の開口部を除く、ソルダーレジスト層上の全面に、前記第1の補強部材の開口部と前記ソルダーレジスト層の開口部とが一致するように形成され、
前記第2の補強部材は、前記第1面に、その中央部に開口部を有し、該第2の補強部材の開口部から前記第1の接続電極が露出するように形成され
前記第1の補強部材及び第2の補強部材を形成する工程において、前記配線部材の側面に、前記第1の補強部材及び前記第2の補強部材と一体的に第3の補強部材が形成される配線基板の製造方法により解決することができる。

また、上記発明において、前記第1面に電子素子が実装された場合に、該電子素子の背面と、前記第2の補強部材の表面とが、面一となるように前記第2の補強部材を形成することとしてもよい
た、上記発明において、前記配線部材を形成した後、該配線部材の前記第2面に電子部品を搭載する工程を更に設け、
前記第1の補強部材をモールド成型する際、該電子部品も前記第1の補強部材で封止することとしてもよい。

また、上記発明において、前記第1の補強部材を成型した後、前記第1の補強部材と共に前記配線部材を切断して個片化された配線基板を得ることとしてもよい。

また、上記発明において、前記第1の補強部材をモールド成型する際、該第1の補強部材を前記配線部材よりも大なる形状に成型し、
該第1の補強部材を成型した後、前記第1の補強部材を切断して個片化された配線基板を得ることとしてもよい。

本発明によれば、配線部材の第2面の略全面に第1の補強部材をモールド成型したことにより、従来の枠状の補強部材に比べ、配線部材の略全面に対し変形が発生することをより確実に防止でき、配線基板の信頼性を高めることができる。

また、第1の補強部材を配線部材の第2面の略全面に形成する際、第2面の第2の接続電極に配設される端子を含んで形成することにより、第1の補強部材により端子の保持も行わせることができる。

次に、本発明を実施するための最良の形態について図面と共に説明する。

図2は、本発明の第1実施形態に係る配線基板1Aを模式的に示す図である。本実施形態に係る配線基板1Aは、大略すると配線部材30、第1の補強部材50、及び第2の補強部材51等により構成されている。配線部材30は、後に配線基板1Aの製造工程において詳述するように、絶縁層(図中、梨地で示す)及び配線層(図中、ハッチングで示す)が積層された構成とされている(図5(C)参照)。

この配線部材30の表面30aには、第1の接続端子C1となる第1の配線層18(説明において、接続パッド18ということもある)に接続されたはんだバンプ29が配設されている。また、配線部材30の裏面にはソルダーレジスト22が形成されており、このソルダーレジスト22には開口部22Xが設けられている。第2の接続端子C2となる第4配線層18cは、この開口部22X内に位置した構成とされている。

この第4配線層18cには、ピン40がはんだ45を用いて接合されている。このピン40は、配線基板1Aの外部接続端子として機能するものである。

第1及び第2の補強部材50,51は、配線部材30の補強材(スティフナー)として機能するものである。この第1及び第2の補強部材50,51は、後述するように金型19Aを用いてモールド成型されるものである。また、第1及び第2の補強部材50,51を形成するモールド樹脂としては、プラスチックパッケージ材料であるエポキシ系の樹脂(例えば、半導体装置の封止材として用いられるエポキシ樹脂)を適用することができる。この際、シリカ等のフィラーの含有量を調整することにより、第1及び第2の補強部材50,51の強度を調整することができる。フィラーの含有量としては、例えば85〜90wt%とすることが望ましい。

配線部材30の表面30a(第1面)には第2の補強部材51が形成される。この第2の補強部材51は、その中央部に開口部51Xが形成されている。接続パッド18(第1の接続電極)は、この開口部51X内に位置するよう構成されている。この開口部51Xには、図中一点鎖線で示すように、半導体チップ等の電子素子12が実装される。この電子素子12を接続パッド18(はんだバンプ29)に接続するため、第2の補強部材51には開口部51Xが形成されている。

この際、第2の補強部材51の配線部材30の表面30aからの高さと、配線部材30に実装された状態における電子素子12の背面の配線部材30の表面30aからの高さを等しく設定する構成としてもよい。この構成とすることにより、電子素子12の背面と第2の補強部材51の表面は面一となり、仮に電子素子12の冷却用の放熱フィンを設ける必要が生じた場合には、この放熱フィンと電子素子12との熱的な接続を容易に行うことが可能となる。

一方、配線部材30の裏面30b(第2面)には、第1の補強部材50が形成されている。この第1の補強部材50は配線部材30の裏面30bの全面に形成されている。特に本実施形態では、第1の補強部材50は開口部22Xの内部にまで配設されている。よって、第1の補強部材50は、裏面30bに第4配線層18cとピン40との接合位置をも含んで形成されている。

ここで、上記構成とされた配線基板1Aの機械的強度について考察する。

配線部材30の表面30aについては、第2の補強部材51が形成され、これにより配線部材30の機械的強度の向上が図られている。しかしながら、上記のように電子素子12を実装するために第2の補強部材51には必然的に開口部51Xを形成する必要がある。よって、単に配線部材30の表面30aに第2の補強部材51のみを配設した補強構造では、第2の補強部材51の内部における機械的強度は弱くなり、十分な強度出しを行えない。

そこで、本実施形態では配線部材30の裏面30bの全面に第1の補強部材50を形成した構成としている。このように、配線部材30を挟むように第1の補強部材50と第2の補強部材51を形成することにより、配線基板1Aの機械的強度を高めることができる。

この際、第1の補強部材50と第2の補強部材51の厚さは、配線部材30に発生する反り具合に合わせ、適宜設定することができる。例えば、第1の補強部材50と第2の補強部材51を同一の厚さとすることも可能である。

また、第1の補強部材50は、第2の補強部材51に形成された開口部51Xと対向する位置にも形成されるため、配線部材30の開口部51Xと対向する部分における機械的強度を第1の補強部材50により高めることができる。これにより、配線部材30はその全体にわたり機械的強度が増大され、よって外力印加時等に配線基板1Aに変形が発生することを防止することができる。

更に、本実施形態では第1の補強部材50はソルダーレジスト22内にも入り込み、ピン40と第4配線層18cとの接合位置も第1の補強部材50に覆われた状態となる。このため、第1の補強部材50によりピン40と第4配線層18cとの接合位置も補強され、ピン40と第4配線層18cとの接合強度を高めることができる。

次に、上記した配線基板1Aの製造方法について説明する。図3〜図7は、本発明の第1実施形態の配線基板1Aの製造方法を説明するための図である。

配線基板1Aを製造するには、先ず図3(A)に示すように、支持体10を用意する。本実施形態では支持体10として銅箔を用いている。この銅箔の厚さは、例えば35〜100μmである。この支持体10には、図3(B)に示すように、レジスト膜16が形成される。このレジスト膜16としては、例えばドライフィルムを利用することができる。

次に、このレジスト膜16に対してパターニング処理を行い、図3(C)に示すように、所要部(後述する接続パッド18の形成位置に対応する位置)に開口部16Xを形成する。尚、ドライフィルム状のレジスト膜16に対して予め開口部16Xを形成しておき、この開口部16Xが形成されたレジスト膜16を支持体10に配設することとしてもよい。

次に、支持体10をめっき給電層に利用する電解めっきにより、図4(A)に示すように支持体10上に第1配線層となる接続パッド18を形成する。この接続パッド18は、レジスト膜16に形成された開口部16X内に形成されており、パッド表面めっき層25とパッド本体26とにより構成されている。

パッド表面めっき層25は、Au膜,Pd膜,Ni膜を積層した構造を有している。よって、接続パッド18を形成するには、先ずAu膜,Pd膜,Ni膜を順にめっきすることによりパッド表面めっき層25を形成し、続いてこのパッド表面めっき層25上にCuからなるパッド本体26をめっきにより形成する。

このように接続パッド18が形成されると、その後に図4(B)に示すように、レジスト膜16が除去される。尚、接続パッド18は、電子素子12と接続される第1の接続端子C1として機能する。

続いて、図4(C)に示すように、支持体10に接続パッド18を被覆する第1絶縁層20を形成する。第1絶縁層20の材料としては、エポキシ系樹脂、ポリイミド系樹脂などの樹脂材が使用される。第1絶縁層20の形成方法の一例としては、支持体10に樹脂フィルムをラミネートした後に、樹脂フィルムをプレス(押圧)しながら130〜150℃の温度で熱処理して硬化させることにより第1絶縁層20を得ることができる。

次いで、図4(D)に示すように、支持体10に形成された第1絶縁層20に、接続パッド18が露出するようにレーザ加工法等を用いて第1ビアホール20Xを形成する。尚、第1絶縁層20は、感光性樹脂膜をフォトリソグラフィによりパターニングして形成してもよいし、またスクリーン印刷により開口部が設けられた樹脂膜をパターニングする方法を用いてもよい。

続いて、図4(E)に示すように、支持体10に接続パッド18(第1配線層を構成する)に第1ビアホール20Xを介して接続される第2配線層18aを形成する。この第2配線層18aは銅(Cu)からなり、第1絶縁層20上に形成される。この第2配線層18aは、例えばセミアディティブ法により形成される。

詳しく説明すると、先ず、無電解めっき又はスパッタ法により、第1ビアホール20X内及び第1絶縁層20の上にCuシード層(不図示)を形成した後に、第2配線層18aに対応する開口部を備えたレジスト膜(不図示)を形成する。次いで、Cuシード層をめっき給電層に利用した電解めっきにより、レジスト膜の開口部にCu層パターン(不図示)を形成する。

続いて、レジスト膜を除去した後に、Cu層パターンをマスクにしてCuシード層をエッチングすることにより、第2配線層18aを得る。尚、第2配線層18aの形成方法としては、上記したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を採用できる。

次いで、図5(A)に示すように、上記と同様な工程を繰り返すことにより、支持体10に第2配線層18aを被覆する第2絶縁層20aを形成した後に、第2配線層18a上の第2絶縁層20aの部分に第2ビアホール20Yを形成する。さらに、第2ビアホール20Yを介して第2配線層18aに接続される第3配線層18bを支持体10の第2絶縁層20a上に形成する。

更に、支持体10に第3配線層18bを被覆する第3絶縁層20bを形成した後に、第3配線層18b上の第3絶縁層20bの部分に第3ビアホール20Zを形成する。更に、第3ビアホール20Zを介して第3配線層18bに接続される第4配線層18cを、支持体10の第3絶縁層20b上に形成する。

続いて、支持体10の第4配線層18c上には、開口部22Xが設けられたソルダーレジスト膜22が形成される。これにより、ソルダーレジスト膜22の開口部22X内に露出する第4配線層18cが第2の接続端子C2となる。

また、後述するように配線部材30の第4配線層18cが形成される側の面には第1の補強部材50が形成される。この第1の補強部材50は、ソルダーレジスト22の替わりとして機能するため、ソルダーレジスト22の形成を省略することも可能である。

尚、必要に応じてソルダーレジスト膜22の開口部22X内の第4配線層18cにNi/Auめっき層などのコンタクト層を形成してもよい。

このようにして、支持体10上の接続パッド18(第1の接続端子C1)の上に所要のビルドアップ配線層が形成される。上記した例では、4層のビルドアップ配線層(第1〜第4配線層18〜18c)を形成したが、n層(nは1以上の整数)のビルドアップ配線層を形成してもよい。

次に、図5(B)に示すように支持体10を除去する。この支持体10の除去は、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液などを用いたウエットエッチングにより行うことができる。この際、接続パッド18は最表面にパッド表面めっき層25が形成されているため、第1配線層18及び第1絶縁層20に対し、支持体10を選択的にエッチングして除去することができる。これにより、第1の接続端子C1として機能する接続パッド18は第1絶縁層20から露出され、各配線層18,18a,18b,18c及び各絶縁層20,20a,20bが積層された構造の配線部材30が形成される。

次に本実施形態では、図5(C)に示すように、接続パッド18にはんだバンプ29(接合金属)を形成する。このはんだバンプ29は、第1絶縁層20から露出した接続パッド18にはんだを印刷し、このはんだ印刷がされた配線部材30をリフロー炉に装着してリフロー処理することにより得られる。但し、はんだバンプ29は、後述する配線部材30に補強部材50,51を設けた後に形成することも可能である。

続いて、第4配線層18cには、はんだ45を用いてピン40を接合する。これにより、図6(A)に示す接続パッド18にはんだバンプ29が配設されると共に、第4配線層18cにピン40が配設された配線部材30が形成される。また、支持体10が多数個取りの基板であった場合には、図5(B)又は図5(C)に示す工程が終了した後に、個々の配線基板1Aに対応する領域で配線部材30を切断(ダイシング等)し、これにより配線基板1Aを個片化する工程が追加される。

尚、図6(A)は配線部材30を簡易的に示した図である。図6(A)以降の各図においては、図示の便宜上、配線部材30は図6(A)のように簡易的に図示するものとする。

図6(A)に示す配線部材30に対し、続いて第1の補強部材50及び第2の補強部材51を成型する工程が実施される。第1及び第2の補強部材50,51を成型するには、図6(B)に示すように、配線部材30を金型19Aに装着する。

金型19Aは、上型19aと下型19bとにより構成されている。この上型19aと下型19bの内側には成型しようとする第1及び第2の補強部材50,51の形状に対応したキャビティ19g,19hが形成されている。また、上型19a及び下型19bの所定位置にはダム部19dが形成されると共に、下型19bには配線部材30の裏面30bに設けられたピン40が挿入されるピン挿入凹部19eが形成されている。

また、上型19a及び下型19bの内壁(キャビティ19g,19hの内壁)には、リリースフィルム62が設けられている。リリースフィルム62は、上型19a及び下型19bの内壁に直にモールド樹脂60が接触するのを防止するために設けられている。

リリースフィルム62は、モールド金型の加熱温度に耐えられる耐熱性を有するもので、上型19a及び下型19bの内壁から容易に剥離するものであって、かつ、キャビティ19g,19hの形状に倣って容易に変形する柔軟性及び伸展性を有する材質が選定されている。具体的には、リリースフィルム62として、例えばPTFE、ETFE、PET、FEPフィルム、フッ素含浸ガラスクロス、ポリプロピレンフィルム、ポリ塩化ビニリジン等を用いることができる。尚、このリリースフィルム62は、金型19Aに自動供給される構成としてもよい。

配線部材30が金型19Aに装着された状態において、ダム部19dは配線部材30の表面30a及び裏面30bの所定位置に当接し、またピン40はリリースフィルム62を破ってピン挿入凹部19eの内部に挿入された状態となっている。

本実施形態では、ダム部19dは配線部材30の表面30a及び裏面30bに当接しており、よって側面30cは金型19Aから露出した状態となっている。また、ダム部19dの一部ははんだバンプ29を囲繞するよう設けられており、よってはんだバンプ29がモールド樹脂60により封止されることを防止している。

更に、ピン40はリリースフィルム62を破ってピン挿入凹部19e内に挿入されるが、リリースフィルム62はピン40と密着した状態を維持するため、モールド樹脂60がピン挿入凹部19e内に侵入するようなことはない。尚、図中右端部における配線部材30と金型19Aとの間には、キャビティ19g,19h内にモールド樹脂60を注入するための樹脂注入口19cが形成される。

配線部材30が金型19Aに装着されると、図6(C)に示すように、図示しない樹脂供給装置から金型19A内に樹脂注入口19cを介してモールド樹脂60が注入される。

前記のように、上型19aにははんだバンプ29の形成領域を囲繞するようモールド樹脂60の進行を阻止するダム部19dが形成されているため、モールド樹脂60によりはんだバンプ29が封止されることはない。これにより、配線部材30の表面30aに、はんだバンプ29を囲繞する開口部51Xを有する第2の補強部材51が成型される。

これに対し、下型19bに形成されたダム部19dは、配線部材30の外周で裏面30bと当接した状態となっている。よって、樹脂注入口19cから注入されるモールド樹脂60は、配線部材30の裏面30bにおいては、その全面に供給されることとなる。これにより、第1の補強部材50は、第2の接続端子C2とピン40との接合位置を含め、裏面30bの全面を覆うように成型されることとなる。

図7(A)は、金型19A内に第1の補強部材50及び第2の補強部材51が成型された状態を示している。このように第1及び第2の補強部材50,51が成型されると、補強部材50,51が成型された配線部材30は金型19Aから離型される。図7(B)は、金型19Aから取り出された配線部材30を示している。続いて、配線基板1Aの形状に対応する所定切断位置(図中A1−A2で示す)で配線部材30及び補強部材50,51の切断処理を行い、これにより図7(C)に示す配線基板1Aが製造される。

上記のように本実施形態に係る製造方法によれば、第1及び第2の補強部材50,51を同時に成型できるため、上記のように機械的強度が向上された配線基板1Aを容易に製造することができる。また、ピン40を設けた配線部材30であっても、下型19bにピン挿入凹部19eを形成し、かつリリースフィルム62を配設した上で樹脂モールド処理を行うことにより、ピン挿入凹部19e内にモールド樹脂60が侵入することを防止でき、ピン挿入凹部19eの洗浄等のメンテナンスを不要とすることができる。また、第1及び第2の補強部材50,51の成型時にピン40にモールド樹脂60が付着することを防止することができる。

次に、本発明の第2実施形態である配線基板及びその製造方法について説明する。図8は第2実施形態である配線基板1Bの断面図であり、図9はその製造方法を説明するための図である。尚、以下の説明に用いる図8〜図29の各図に示す構成において、図2乃至図7に示した構成(第1実施形態の構成)と対応する構成については、同一符号を付してその説明を省略するものとする。

第2実施形態である配線基板1Bの基本構成は、図2乃至図7を用いて説明した第1実施形態の配線基板1Aと略同一である。しかしながら、本実施形態に係る配線基板1Bは、配線部材32の裏面30bに電子部品を搭載するとともに、この電子部品を第1の補強部材50により封止したことを特徴としている。

本実施形態では電子部品としてチップキャパシタ70を用いた例を示している。尚、電子部品はチップキャパシタに限定されるものではなく、抵抗やインダクタ等の他の電子部品を搭載することも可能である。

チップキャパシタ70は、はんだ45を用いて第4配線層18cに接合されている。また、本実施形態においても裏面30bには、その全面に第1の補強部材50が成型された状態となっているが、この成型状態においてチップキャパシタ70は第1の補強部材50の内部に埋設された状態となっている。この構成とすることにより、チップキャパシタ70に対する絶縁性が向上し、いわゆるチップ内蔵基板としての信頼性を高めることができる。

上記構成とされた第2実施形態に係る配線基板1Bを製造するには、図9(A)に示すように、予めチップキャパシタ70を配線部材32の裏面30bにはんだ45を用いて搭載しておく。チップキャパシタ70は小型のチップ状部品であるため、これを配線部材32の裏面30bに搭載しても、裏面30bから大きく突出するようなことはない。

図9(B)は、チップキャパシタ70を搭載した配線部材32を金型19Aに装着した状態を示している。この状態で、チップキャパシタ70は下側のキャビティ19hの内部に位置しており、かつキャビティ19hの内壁とチップキャパシタ70との間には間隙が形成されるよう構成されている。

このように配線部材32が金型19Aに装着されると、図6(C)及び図7を用いて説明したと同様のモールド樹脂60を金型19A内に注入する処理が実施され、第1及び第2の補強部材50,51が成型される。これにより、図8に示す配線基板1Bが製造される。このように、配線部材32にチップキャパシタ70を設けた構成としても、第1実施形態と同一のモールド成型方法で配線基板1Bを製造することができる。

尚、チップキャパシタ70の配設位置は配線部材32の裏面32bに限定されるものではなく、図8(B)に示すように、配線部材32の表面30aに配設することも可能である。この構成の配線基板を製造するには、図9(C)に示すように予め配線部材32の表裏面30a,30bの配線層の所定位置にチップキャパシタ70を配設しておき、これを図9(D)に示すように金型19Aに装着し、各チップキャパシタ70を被覆(封止)するように第1及び第2の補強部材50,51を成型すればよい。

次に、本発明の第3実施形態である配線基板及びその製造方法について説明する。図10は第3実施形態である配線基板1Cの断面図であり、図11及び図12はその製造方法を説明するための図である。

第3実施形態である配線基板1Cも、基本構成は図2乃至図7を用いて説明した第1実施形態の配線基板1Aと同一である。しかしながら、本実施形態に係る配線基板1Cは、配線部材30の側面30cと対向する位置に第3の補強部材52を設けたことを特徴としている。

前記した第1及び第2実施形態に係る配線基板1A,1Bは、配線部材30,32の表面30aに第2の補強部材51を形成し、裏面30bに第1の補強部材50を形成し、側面30cは露出した構成していた。しかしながら、第1の補強部材50と第2の補強部材51とを分離した構成では、より強い機械的強度が要求される場合には十分な強度を実現できないおそれがある。

これに対して本実施形態に係る配線基板1Cは、配線部材30の側面30cにも第3の補強部材52を形成し、第1の補強部材50と第2の補強部材51を第3の補強部材52で一体的に接続した構成としている。これにより、配線部材30は開口部51Xと対向する領域を除いて第1〜第3の補強部材50〜52に封止された状態となり、配線基板1Cの機械的補強をより高めることができる。

続いて、上記構成とされた第3実施形態に係る配線基板1Cの製造方法について説明する。尚、配線部材30の製造工程(図3〜図5に示す工程)は第1実施形態と同様であるため、以下の説明では、配線部材30に対し第1〜第3の補強部材50〜52を成型する工程についてのみ説明するものとする。

図11(A)は、配線部材30を金型19Bに装着した状態を示している。本実施形態で用いる金型19Bは、図6(B)で示した金型19Aと異なり、配線部材30を完全にキャビティ19g,19hの内部に収納するよう構成されている。即ち、本実施形態では、配線部材30を金型19Bに装着した状態で、配線部材30の側面30cは金型19Bの外部に露出した構成とはならいことを特徴としている。

このように配線部材30が金型19Bに装着されると、図11(B)に示すように樹脂注入口19cからモールド樹脂60が金型19B内に注入される。これにより、図12(A)に示すように、配線部材30の表面30aと対向する位置には第2の補強部材51が形成され、裏面30bと対向する位置には第1の補強部材50が形成され、更に側面30cと対向する位置には第3の補強部材52が形成される。続いて、図12(B)に示すように各補強部材50,51,52が形成された配線部材30は金型19Bから取り出され、配線基板1Cの形状に対応する所定切断位置(図中A1−A2で示す)で補強部材に対する切断処理を行い、これにより配線基板1Cが製造される。

次に、本発明の第4実施形態である配線基板及びその製造方法について説明する。図13は第4実施形態である配線基板1Dの断面図であり、図14はその製造方法を説明するための図である。

第4実施形態である配線基板1Dの基本構成は、図8を用いて説明した第2実施形態の配線基板1Bと同一である。しかしながら、本実施形態に係る配線基板1Dは、配線部材32の側面30cに第3の補強部材52を設けたことを特徴としている。このように、配線部材32にチップキャパシタ70を搭載する配線基板1Dであっても、側面30cに第3の補強部材52を設けることは可能であり、機械的な強度をより高めることができる。

尚、上記した各配線基板1B〜1Dは、いずれも裏面30bと対向する位置の全面に第1の補強部材50が形成されており、これにより開口部51Xと対向する位置の強度出し及び第4配線層18cとピン40とが接合する接合位置の補強が行われていることは、第1実施形態に係る配線基板1Aと同様である。

次に、本発明の第5実施形態である配線基板及びその製造方法について説明する。図15は第5実施形態である配線基板1Eの断面図であり、図16及び図17はその製造方法を説明するための図である。

前記した第1〜第4実施形態に係る配線基板1A〜1Dは、配線部材30,32の裏面30bの全面に第1の補強部材50を形成し、これにより第4配線層18cとピン40との接合位置も第1の補強部材50により補強する構成としていた。これに対して本実施形態に係る配線基板1Eは、配線部材30の裏面30bにおいて、第2の接続端子としてパッド状に第4配線層18cが形成された位置を除いた全面に第1の補強部材50を形成したことを特徴としている。

具体的には、配線部材30の裏面にはソルダーレジスト22が形成されており、このソルダーレジスト22の第4配線層18cと対向する位置には開口部22Xが形成されている。よって、第4配線層18cはソルダーレジスト22を介して外部に露出した構成となっている。第1の補強部材50は、この開口部22Xを除くソルダーレジスト22の全面に積層された状態で形成されている。これにより本実施形態では、第4配線層18cは開口部22X及び第1の補強部材50に形成された開口部50Xを介して外部に露出した構成となる。

上記のように構成された第1の補強部材50を形成した場合、第1の補強部材50は開口部50X及び開口部22Xの内部に形成されないため、第4配線層18cに対して任意の構造の外部接続端子を配設することが可能となる。

図15に示す第5実施例に係る配線基板1Eでは、第2の接続端子となる第4配線層18cにピン40をはんだ45を用いて接合した例を示している。これに対して図16(A),(B)に示す第6実施例に係る配線基板1Fでは、第4配線層18cにはんだボールによるボール状端子41を接合した例を示している。このように、第1の補強部材50が第4配線層18cを覆わないよう構成することにより、第4配線層18cに接続する外部接続端子の選定の自由度を高めることができる。

また本実施形態の構成とすることにより、必然的に第1の補強部材50に開口部50Xが形成されることとなるが、第2の補強部材51に形成されるはんだバンプ29の形成領域の全面に形成される開口部51Xと異なり、小径の開口部50Xが複数離間して形成されることとなる。このため、第1の補強部材50は第4配線層18c(開口部22X,50X)の形成領域を除き裏面30bの全面に形成されるため、配線部材30に対する機械的強度を向上させる機能は維持される。このように、本実施形態による配線基板1E,1Fによれば、外部接続端子の選定の自由度を高めつつ、かつ配線基板1E,1Fの強度を高めることができる。

尚、図15に示した第5実施形態に係る配線基板1Eでは、第4配線層18cにピン40を配設し、また図16に示した第6実施形態に係る配線基板1Fでは第4配線層18cにボール状端子41を設けた構成を示した。しかしながら、ピン40及びボール状端子41は必ずしも配設する必要はなく、第4配線層18cを直接外部接続用の端子として用いることも可能である。

続いて、上記構成とされた第5実施形態に係る配線基板1Eの製造方法について説明する。尚、本実施形態においても配線部材30の製造工程(図3〜図5に示す工程)は第1実施形態と同様であるため、以下の説明では、配線部材30に対し第1及び第2の補強部材50,51を成型する工程についてのみ説明するものとする。

図17(A)は、本実施形態に係る製造方法に用いる配線部材30を示している。同図に示すように、配線部材30にピン40或いはボール状端子41等の外部接続端子は設けられておらず、第4配線層18cはソルダーレジスト22に形成された開口部22Xから露出した状態となっている。

尚、後述するように配線部材30の第4配線層18cが形成された面には第1の補強部材50が形成される。この第1の補強部材50は、ソルダーレジスト22の替わりとなるため、ソルダーレジスト22の配設を省略することも可能である。

図17(B)は、配線部材30を金型19Aに装着した状態を示している。本実施形態で用いる金型19Aは、図6(B)で示した金型19Aと異なりピン挿入凹部19eが設けられておらず、その代わりに第4配線層18cと当接する凸部19fが形成されている。この凸部19fは注入されるモールド樹脂60が第4配線層18cに付着するのを防止する機能を奏する。尚、第4配線層18cは、例えば円形のバッド状に設けられている。

このように配線部材30が金型19Aに装着されると、図17(C)に示すように樹脂注入口19cからモールド樹脂60が金型19A内に注入される。これにより、図18(A)に示すように、配線部材30の表面30aには第2の補強部材51が形成され、裏面30bの第4配線層18cの形成位置を除き第1の補強部材50が形成される。

続いて、図18(B)に示すように第1及び第2の補強部材50,51が形成された配線部材30は金型19Aから取り出され、次に配線基板1Eの形状に対応する所定切断位置(図中A1−A2で示す)で切断処理を行い、これにより図18(C)に示すように配線基板が製造される。そして、この配線基板にピン40を配設することにより図15に示す配線基板1Eが製造され、またボール状端子41を配設することにより図16に示す配線基板1Fが製造される。

次に、本発明の第7実施形態である配線基板及びその製造方法について説明する。図19は第7実施形態である配線基板1Gの断面図であり、図20はその製造方法を説明するための図である。

第7実施形態である配線基板1Gの基本構成は、図15乃至図18を用いて説明した第5及び第6実施形態の配線基板1E,1Fと略同一である。しかしながら、本実施形態に係る配線基板1Gは、配線部材32の裏面30bにチップキャパシタ70(電子部品)を搭載するとともに、このチップキャパシタ70を第1の補強部材50により封止したことを特徴としている。

このチップキャパシタ70は、はんだ45を用いて第4配線層18cに接合されている。また、本実施形態においても配線部材32の裏面30bには、第4配線層18cの形成位置を除き、その全面に第1の補強部材50が成型された状態となっている。この成型状態において、チップキャパシタ70は第1の補強部材50の内部に埋設された状態となっている。よって本実施形態によっても、チップキャパシタ70に対する絶縁性が向上し、いわゆるチップ内蔵基板としての信頼性を高めることができる。

上記構成とされた第7実施形態に係る配線基板1Gを製造するには、図20に示すように、チップキャパシタ70を搭載した配線部材32を金型19Aに装着する。この状態で、チップキャパシタ70は下側のキャビティ19hの内部に位置しており、かつキャビティ19hの内壁とチップキャパシタ70との間には間隙が形成されるよう構成されている。また、下型19bに形成された凸部19fは、配線部材30の第4配線層18cと当接した状態となっている。

このように配線部材32が金型19Aに装着されると、図17(C),図18(A)〜(B)の処理が実施され、図19に示す配線基板1Gが製造される。このように、配線部材32にチップキャパシタ70を設けた構成としても、第5及び第6実施形態と同一のモールド成型方法で配線基板1Gを製造することができる。

次に、本発明の第8実施形態である配線基板及びその製造方法について説明する。図21は第8実施形態である配線基板1Hの断面図であり、図22及び図23はその製造方法を説明するための図である。

第8実施形態である配線基板1Hも、基本構成は図15乃至図18を用いて説明した第5及び第6実施形態の配線基板1E,1Fと略同一である。しかしながら、本実施形態に係る配線基板1Hは、配線部材30の側面30cと対向する位置に第3の補強部材52を設けたことを特徴としている。これにより配線部材30は、開口部50X,51Xと対向する領域を除いて第1〜第3の補強部材50〜52に封止された状態となり、配線基板1Hの機械的補強をより高めることができる。

続いて、上記構成とされた第8実施形態に係る配線基板1Hの製造方法について説明する。尚、配線部材30の製造工程(図3〜図5に示す工程)は第1実施形態と同様であるため、本実施形態の説明においても、配線部材30に対し第1〜第3の補強部材50〜52を成型する工程についてのみ説明するものとする。

図22(A)は、本実施形態に係る製造方法に用いる配線部材30を示している。同図に示すように、配線部材30にピン40或いはボール状端子41等の外部接続端子は設けられておらず、第4配線層18cはソルダーレジスト22に形成された開口部22Xから露出した状態となっている。

図22(B)は、この配線部材30を金型19Bに装着した状態を示している。本実施形態で用いる金型19Bは、図17(B)で示した金型19Aと異なり、配線部材30を完全にキャビティ19g,19hの内部に収納するよう構成されている。即ち、本実施形態では、配線部材30を金型19Bに装着した状態で、配線部材30の側面30cは金型19Bの外部に露出した構成とはなっていない。

このように配線部材30が金型19Bに装着されると、図22(C)に示すように樹脂注入口19cからモールド樹脂60が金型19B内に注入される。これにより、図23(A)に示すように、配線部材30の表面30aと対向する位置には第2の補強部材51が形成され、裏面30bと対向する位置には第1の補強部材50が形成され、更に側面30cと対向する位置には第3の補強部材52が形成される。続いて、図23(B)に示すように各補強部材50,51,52が形成された配線部材30は金型19Bから取り出され、配線基板1Hの形状に対応する所定切断位置(図中A1−A2で示す)で切断処理を行い、これにより配線基板1Hが製造される。

次に、本発明の第9実施形態である配線基板及びその製造方法について説明する。図24は第9実施形態である配線基板1Iの断面図であり、図25はその製造方法を説明するための図である。

第9実施形態である配線基板1Iの基本構成は、図19を用いて説明した第7実施形態の配線基板1Gと同一である。しかしながら、本実施形態に係る配線基板1Iは、配線部材32の側面30cに第3の補強部材52を設けたことを特徴としている。このように、配線部材32にチップキャパシタ70を搭載する配線基板1Iであっても、側面30cに第3の補強部材52を設けることは可能であり、機械的な強度をより高めることができる。

尚、上記した各配線基板1G〜1Iは、いずれも配線部材30の裏面30bにおいて第4配線層18cと対向する位置には第1の補強部材50が形成されておらず、外部接続端子(ピン40,ボール状端子41等)の選択の自由度を有していることは、第5及び第6実施形態に係る配線基板1E,1Fと同様である。

次に、本発明の第10実施形態である配線基板及びその製造方法について説明する。図26は第10実施形態である配線基板1Jの断面図であり、図27はその製造方法を説明するための図である。

第10実施形態である配線基板1Jの基本構成は、図2を用いて説明した第1実施形態の配線基板1Aと同一である。しかしながら、本実施形態に係る配線基板1Jは、配線部材30の上面に粗化面31を形成したことを特徴としている。この粗化面31は、後述する製造工程において支持体10に接する面であり、本実施形態では配線部材30の電子素子12が搭載される側の面に形成されている。

このように配線部材30に粗化面31を形成することにより、配線部材30と第2の補強部材51との密着性を向上させることができ、配線基板1Jの信頼性を向上させることができる。

上記構成の配線基板1Jを製造するには、図27(A)に示す支持体10の表面に対して粗面化処理を行う。この粗面化処理の方法としては、例えばウエットエッチングやサンドブラストを用いることができる。図27(B)は、粗化面10aが形成された支持体10を示している。

続いて、支持体10の粗化面10aの上部に、前記したと同様の製造方法により配線部材30が形成される。図27(C)は、粗化面10aの上部に配線部材30が積層形成された状態を示している。

支持体10上に配線部材30が形成されると、支持体10がエッチングにより除去される。図27(D)は、支持体10が除去された状態の配線部材30を示している。同図に示すように、支持体10に形成された粗化面10aは配線部材30に転写され、よって配線部材30の支持体10と接していた面には粗化面31が形成される。

次に、第4配線層18cにピン40を配設した上で、図6及び図7を用いて説明したと同様に、粗化面31が形成された配線部材30を金型19Aに装着し、第1及び第2の補強部材50,51の成型処理を行う。

図27(E)は、第1及び第2の補強部材50,51が成型された配線部材30を金型19Aから離型した状態を示している。同図に示すように、第2の補強部材51は粗化面31に成型されているため、第2の補強部材51は粗化面31の凹凸に食い込んだ状態となる。

このため、第2の補強部材51は配線部材30に強固に固定され、よって第2の補強部材51の配線部材30からの剥離が防止されるため配線基板1Jの信頼性を高めることができる。続いて、第1及び第2の補強部材50,51が設けられた配線部材30は、図27(E)に示すA1−A2線で切断され、これにより図26に示す配線基板1Jが製造される。

次に、本発明の第11実施形態である配線基板及びその製造方法について説明する。図28は第11実施形態である配線基板1Kの断面図であり、図29はその製造方法を説明するための図である。

第11実施形態である配線基板1Kの基本構成は、図26を用いて説明した第10実施形態の配線基板1Jと同一である。しかしながら、第10実施形態の配線基板1Jでは製造工程時において支持体10に接していた面(粗化面31)が
電子素子12の実装面となり、これと反対側の面が外部接続用の面とされていたのに対し、本実施形態に係る配線基板1Kは製造工程時において支持体10に接していた面(粗化面31)を外部接続用の面とし、これと反対側の面を電子素子12の実装面としたことを特徴とするものである。

本実施形態に係る配線基板1Kは、粗化面31に第1の補強部材50が成型された構成となり、第1の補強部材50は粗化面31の凹凸に食い込んだ状態となる。このため、第1の補強部材50は配線部材30に強固に固定され、よって第1の補強部材50の配線部材30からの剥離が防止されるため配線基板1Kの信頼性を高めることができる。

上記構成の配線基板1Kを製造する工程は、基本的には図27に示した第10実施形態の製造方法と同一である。具体的には、図27(A)〜(D)までの工程は、本実施形態に係る製造方法と同一である。図29(A)は図27(D)に示す配線部材30と等価の図であり、支持体10が除去された状態を示す図である。

本実施形態では、支持体10が除去された面である粗化面31側に設けられた接続パッド18にピン40を配設し、その上で配線部材30を金型19Aに装着して第1及び第2の補強部材50,51の成型処理を行う。図29(B)は、粗化面10aの上に補強部材が積層形成された状態を示している。

同図に示すように、第1の補強部材50は粗化面31に成型されているため、第1の補強部材50は粗化面31の凹凸に食い込んだ状態となる。このため、第1の補強部材50は配線部材30に強固に固定され、よって第1の補強部材50の配線部材30からの剥離が防止されるため配線基板1Kの信頼性を高めることができる。

続いて、第1及び第2の補強部材50,51が設けられた配線部材30は、図29(B)に示すA1−A2線で切断され、これにより図28に示す配線基板1Kが製造される。

以上、本発明の好ましい実施形態について詳述したが、本発明は上記した特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能なものである。

例えば、図13,19,24に示した配線基板1D,1G,1Iでは、配線部材32の裏面30b側にのみチップキャパシタ70を配設しこれを第1の補強部材50により封止した構成を示したが、図8に示した配線基板1Bと同様に、配線部材32の表面30a側にチップキャパシタ70を配設し、これを第2の補強部材51で封止する構成とすることも可能である。

また、第1乃至第10の各実施形態では、各配線基板1A〜1Jの製造工程において支持体10に接していた面が電子素子12の搭載面となり、その反対側の面が外部接続される面とされていた。しかしながら、上記した第11実施形態のように、各配線基板1A〜1Jの製造工程において支持体10に接していた面を外部接続される面とし、その反対側の面を電子素子12の搭載面とすることも可能である。

また、上記した第11実施例では配線部材30に粗化面31を形成した構成を示したが、第1乃至第10実施例における配線部材30,32に粗化面31を形成することも可能である。これにより、補強部材50,51と配線部材30,32との密着性,接合性の向上を図ることができる。

更に、上記した第5乃至第9実施例では、パッド状の第4配線層18cは、周縁部がソルダーレジスト22や第1の補強部材50に被覆された構成とされていた。しかしながら、パッド状の第4配線層18cの全体がソルダーレジスト22の22X内や第1の補強部材50の50X内に露出した構成とすることも可能である。

図1(A)及び(B)は、従来の一例である配線基板及びその問題点を説明するための図である。 図2は、本発明の第1実施形態の配線基板の断面図である。 図3(A)〜(C)は、本発明の第1実施形態の配線基板の製造方法を説明するための断面図(その1)である。 図4(A)〜(E)は、本発明の第1実施形態の配線基板の製造方法を説明するための断面図(その2)である。 図5(A)〜(C)は、本発明の第1実施形態の配線基板の製造方法を説明するための断面図(その3)である。 図6(A)〜(C)は、本発明の第1実施形態の配線基板の製造方法を説明するための断面図(その4)である。 図7(A)〜(C)は、本発明の第1実施形態の配線基板の製造方法を説明するための断面図(その5)である。 図8は、本発明の第2実施形態の配線基板の断面図である。 図9(A)及び(B)は、本発明の第2実施形態の配線基板の製造方法を説明するための断面図である。 図10は、本発明の第3実施形態の配線基板の断面図である。 図11(A)及び(B)は、本発明の第3実施形態の配線基板の製造方法を説明するための断面図(その1)である。 図12(A)及び(B)は、本発明の第3実施形態の配線基板の製造方法を説明するための断面図(その2)である。 図13は、本発明の第4実施形態の配線基板の断面図である。 図14は、本発明の第4実施形態の配線基板の製造方法を説明するための断面図である。 図15は、本発明の第5実施形態の配線基板の断面図である。 図16(A)及び(B)は、本発明の第6実施形態の配線基板の断面図及び底面図である。 図17(A)〜(C)は、本発明の第5実施形態の配線基板の製造方法を説明するための断面図(その1)である。 図18(A)〜(C)は、本発明の第5実施形態の配線基板の製造方法を説明するための断面図(その2)である。 図19は、本発明の第7実施形態の配線基板の断面図である。 図20は、本発明の第7実施形態の配線基板の製造方法を説明するための断面図である。 図21は、本発明の第8実施形態の配線基板の断面図である。 図22(A)〜(C)は、本発明の第8実施形態の配線基板の製造方法を説明するための断面図(その1)である。 図23(A)及び(B)は、本発明の第8実施形態の配線基板の製造方法を説明するための断面図(その2)である。 図24は、本発明の第9実施形態の配線基板の断面図である。 図25は、本発明の第9実施形態の配線基板の製造方法を説明するための断面図である。 図26は、本発明の第10実施形態の配線基板の断面図である。 図27(A)〜(E)は、本発明の第10実施形態の配線基板の製造方法を説明するための断面図である。 図28は、本発明の第11実施形態の配線基板の断面図である。 図29(A)及び(B)は、本発明の第11実施形態の配線基板の製造方法を説明するための断面図である。

符号の説明

1A〜1K 配線基板I
10 支持体
10a,31 粗化面
11 半導体チップ
16 レジスト膜
18 接続パッド
18a 第2配線層
18b 第3配線層
18c 第4配線層
19A,19B 金型
19e ピン挿入凹部
19f 凸部
20 第1絶縁層
22 ソルダーレジスト
29 はんだバンプ
30,32 配線部材
50 第1の補強部材
50X,51X 開口部
51 第2の補強部材
53 第3の補強部材
60 モールド樹脂
62 リリースフィルム
70 チップキャパシタ

Claims (11)

  1. 配線層と絶縁層が交互に積層された構造を有し、第1面に第1の接続電極が形成されると共に、前記第1面とは反対面側の第2面に外部接続用の端子が配設される第2の接続電極が形成され、前記第2面に前記第2の接続電極を露出する開口部が設けられたソルダーレジスト層が形成された配線部材と、
    前記配線部材の最表面に形成され、該配線部材を補強する、フィラーを含有する樹脂製の第1の補強部材および第2の補強部材と、を有
    前記配線部材の側面に、前記第1の補強部材及び前記第2の補強部材と一体的に形成された第3の補強部材を設けた配線基板において、
    前記第1の補強部材を、前記第2面のソルダーレジスト層上および前記第2の接続電極に配設される前記外部接続用の端子を含む全面に、前記第2の接続電極と前記外部接続用の端子との接合位置を覆うように前記ソルダーレジスト層の開口部に入り込んで形成し、
    前記第2の補強部材を、前記第1面に、その中央部に開口部を有し、該第2の補強部材の開口部から前記第1の接続電極が露出するように形成してなる配線基板。
  2. 配線層と絶縁層が交互に積層された構造を有し、第1面に第1の接続電極が形成されると共に、前記第1面とは反対面側の第2面に外部接続用の端子が配設される第2の接続電極が形成され、前記第2面に前記第2の接続電極を露出する開口部が設けられたソルダーレジスト層が形成された配線部材と、
    前記配線部材の最表面に形成され、該配線部材を補強する、フィラーを含有する樹脂製の第1の補強部材および第2の補強部材と、を有
    前記配線部材の側面に、前記第1の補強部材及び前記第2の補強部材と一体的に形成された第3の補強部材を設けた配線基板において、
    前記第1の補強部材を、前記第2面の前記ソルダーレジスト層の開口部を除く、ソルダーレジスト層上の全面に、前記第1の補強部材の開口部と前記ソルダーレジスト層の開口部とが一致するように形成し、
    前記第2の補強部材を、前記第1面に、その中央部に開口部を有し、該第2の補強部材の開口部から前記第1の接続電極が露出するように形成してなる配線基板。
  3. 前記第1面に電子素子が実装された場合に、該電子素子の背面と、前記第2の補強部材の表面とが、面一となる請求項1又は2記載の配線基板。
  4. 前記配線部材の前記第1の補強部材が配設される面、又は前記配線部材の前記第2の補強部材が配設される面のいずれか一方に粗化面が形成されていることを特徴とする請求項1乃至3のいずれか一項に記載の配線基板。
  5. 前記第2面に電子部品を搭載し、かつ、該電子部品を前記第1の補強部材で封止してなる請求項1乃至のいずれか一項に記載の配線基板。
  6. 配線層と絶縁層を交互に積層形成し、第1面に第1の接続電極が形成されると共に、前記第1面とは反対面側の第2面に外部接続用の端子が配設される第2の接続電極が形成され、前記第2面に前記第2の接続電極を露出する開口部が設けられたソルダーレジスト層が形成された配線部材を形成する工程と、
    該配線部材を金型に装着し、フィラーを含有する樹脂をモールド成型することにより、前記配線部材の最表面に、前記配線部材を補強する、第1の補強部材及び第2の補強部材を形成する工程とを有し、
    前記第1の補強部材は、前記第2面のソルダーレジスト層上および前記第2の接続電極に配設される前記外部接続用の端子を含む全面に、前記第2の接続電極と前記外部接続用の端子との接合位置を覆うように前記ソルダーレジスト層の開口部に入り込んで形成され、
    前記第2の補強部材は、前記第1面に、その中央部に開口部を有し、該第2の補強部材の開口部から前記第1の接続電極が露出するように形成され
    前記第1の補強部材及び第2の補強部材を形成する工程において、前記配線部材の側面に、前記第1の補強部材及び前記第2の補強部材と一体的に第3の補強部材が形成される配線基板の製造方法。
  7. 配線層と絶縁層を交互に積層形成し、第1面に第1の接続電極が形成されると共に前記第1面とは反対面側の第2面に外部接続用の端子が配設される第2の接続電極が形成され、前記第2面に前記第2の接続電極を露出する開口部が設けられたソルダーレジスト層が形成された配線部材を形成する工程と、
    該配線部材を金型に装着し、フィラーを含有する樹脂をモールド成型することにより、前記配線部材の最表面に、前記配線部材を補強する、第1の補強部材及び第2の補強部材を形成する工程とを有し、
    前記第1の補強部材は、前記第2面の前記ソルダーレジスト層の開口部を除く、ソルダーレジスト層上の全面に、前記第1の補強部材の開口部と前記ソルダーレジスト層の開口部とが一致するように形成され、
    前記第2の補強部材は、前記第1面に、その中央部に開口部を有し、該第2の補強部材の開口部から前記第1の接続電極が露出するように形成され
    前記第1の補強部材及び第2の補強部材を形成する工程において、前記配線部材の側面に、前記第1の補強部材及び前記第2の補強部材と一体的に第3の補強部材が形成される配線基板の製造方法。
  8. 前記第1面に電子素子が実装された場合に、該電子素子の背面と、前記第2の補強部材の表面とが、面一となるように前記第2の補強部材を形成する請求項又は記載の配線基板の製造方法。
  9. 前記配線部材を形成した後、該配線部材の前記第2面に電子部品を搭載する工程を更に設け、
    前記第1の補強部材をモールド成型する際、該電子部品も前記第1の補強部材で封止する請求項乃至のいずれか一項に記載の配線基板の製造方法。
  10. 前記第1の補強部材を成型した後、前記第1の補強部材と共に前記配線部材を切断して個片化された配線基板を得る工程を有する請求項乃至のいずれか一項に記載の配線基板の製造方法。
  11. 前記第1の補強部材をモールド成型する際、該第1の補強部材を前記配線部材よりも大なる形状に成型し、
    該第1の補強部材を成型した後、前記第1の補強部材を切断して個片化された配線基板を得る工程を有する請求項乃至10のいずれか一項に記載の配線基板の製造方法。
JP2007261850A 2007-10-05 2007-10-05 配線基板及びその製造方法 Active JP5394625B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007261850A JP5394625B2 (ja) 2007-10-05 2007-10-05 配線基板及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007261850A JP5394625B2 (ja) 2007-10-05 2007-10-05 配線基板及びその製造方法
KR1020080097286A KR20090035452A (ko) 2007-10-05 2008-10-02 배선 기판 및 그 제조 방법
TW97138058A TWI469287B (zh) 2007-10-05 2008-10-03 佈線板及其製造方法
US12/245,025 US8410375B2 (en) 2007-10-05 2008-10-03 Wiring board and method of manufacturing the same

Publications (3)

Publication Number Publication Date
JP2009094195A JP2009094195A (ja) 2009-04-30
JP2009094195A5 JP2009094195A5 (ja) 2010-09-09
JP5394625B2 true JP5394625B2 (ja) 2014-01-22

Family

ID=40533077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007261850A Active JP5394625B2 (ja) 2007-10-05 2007-10-05 配線基板及びその製造方法

Country Status (4)

Country Link
US (1) US8410375B2 (ja)
JP (1) JP5394625B2 (ja)
KR (1) KR20090035452A (ja)
TW (1) TWI469287B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4841609B2 (ja) * 2008-12-01 2011-12-21 第一精工株式会社 配線基板製造用金型およびこれを用いた配線基板の製造方法
JP5313047B2 (ja) * 2009-05-28 2013-10-09 Towa株式会社 電子部品の樹脂封止用の成形型及び樹脂封止方法
US8742603B2 (en) * 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US8964403B2 (en) * 2010-11-17 2015-02-24 Ngk Spark Plug Co., Ltd. Wiring board having a reinforcing member with capacitors incorporated therein
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
WO2013065287A1 (ja) * 2011-11-01 2013-05-10 住友ベークライト株式会社 半導体パッケージの製造方法
KR20130097481A (ko) * 2012-02-24 2013-09-03 삼성전자주식회사 인쇄회로기판(pcb) 및 그 pcb를 포함한 메모리 모듈
US8890284B2 (en) * 2013-02-22 2014-11-18 Infineon Technologies Ag Semiconductor device
US9263329B2 (en) * 2014-03-19 2016-02-16 Intel Corporation Methods of connecting a first electronic package to a second electronic package
US9899238B2 (en) * 2014-12-18 2018-02-20 Intel Corporation Low cost package warpage solution

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261228A (ja) 1998-03-13 1999-09-24 Ibiden Co Ltd 多層プリント配線板
JP2000058736A (ja) * 1998-08-07 2000-02-25 Sumitomo Kinzoku Electro Device:Kk 樹脂基板へのピン接続方法
JP2000208903A (ja) 1999-01-19 2000-07-28 Ibiden Co Ltd プリント配線板およびその製造方法
JP2000243867A (ja) 1999-02-24 2000-09-08 Hitachi Ltd 半導体装置及びその製造方法並びに半導体装置の積層構造並びに半導体装置の実装構造
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
DE60031680T2 (de) * 1999-06-02 2007-09-06 Ibiden Co., Ltd., Ogaki Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
JP2001223295A (ja) 2000-02-08 2001-08-17 Hitachi Chem Co Ltd 半導体素子支持基板及びその製造方法並びにそれを用いた半導体装置
JP4427874B2 (ja) 2000-07-06 2010-03-10 住友ベークライト株式会社 多層配線板の製造方法および多層配線板
JP2002151853A (ja) 2000-11-08 2002-05-24 Matsushita Electric Ind Co Ltd 多層配線基板とその製造方法
TWI342177B (ja) * 2004-02-04 2011-05-11 Ibiden Co Ltd
JP2006332321A (ja) 2005-05-26 2006-12-07 Fujitsu Ltd 半導体装置及びその製造方法
JP4509972B2 (ja) * 2005-09-01 2010-07-21 日本特殊陶業株式会社 配線基板、埋め込み用セラミックチップ
JP4802666B2 (ja) 2005-11-08 2011-10-26 住友金属鉱山株式会社 エポキシ樹脂接着組成物及びそれを用いた光半導体用接着剤
JP2007081437A (ja) 2006-12-21 2007-03-29 Nec Toppan Circuit Solutions Inc 印刷配線板の製造方法

Also Published As

Publication number Publication date
KR20090035452A (ko) 2009-04-09
TWI469287B (zh) 2015-01-11
TW200919671A (en) 2009-05-01
US8410375B2 (en) 2013-04-02
JP2009094195A (ja) 2009-04-30
US20090095518A1 (en) 2009-04-16

Similar Documents

Publication Publication Date Title
US6580036B2 (en) Multi-layer printed circuit board and a BGA semiconductor package using the multi-layer printed circuit board
JP4866268B2 (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP4361826B2 (ja) 半導体装置
US8476535B2 (en) Multilayered printed wiring board and method for manufacturing the same
US9060459B2 (en) Printed wiring board and method for manufacturing same
JP5808586B2 (ja) インターポーザの製造方法
US9018538B2 (en) Wiring substrate having columnar protruding part
US7435680B2 (en) Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
JP4794458B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
US7586183B2 (en) Multilevel semiconductor module and method for fabricating the same
JP5101169B2 (ja) 配線基板とその製造方法
US6297553B1 (en) Semiconductor device and process for producing the same
JPWO2008120755A1 (ja) 機能素子内蔵回路基板及びその製造方法、並びに電子機器
JP4766049B2 (ja) 部品内蔵モジュールの製造方法および部品内蔵モジュール
US9818681B2 (en) Wiring substrate
JP4334005B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
US20030113955A1 (en) Method for fabricating semiconductor package and semiconductor package
US8181342B2 (en) Method for manufacturing a coreless packaging substrate
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
US8745860B2 (en) Method for manufacturing printed wiring board
JP5026400B2 (ja) 配線基板及びその製造方法
JPWO2009147936A1 (ja) 多層プリント配線板の製造方法
JP5649490B2 (ja) 配線基板及びその製造方法
JPWO2005071745A1 (ja) 積層型電子部品およびその製造方法
US5994773A (en) Ball grid array semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131017

R150 Certificate of patent or registration of utility model

Ref document number: 5394625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150