CN108346651A - 包括晶体管芯片、二极管芯片和驱动器芯片的半导体模块 - Google Patents

包括晶体管芯片、二极管芯片和驱动器芯片的半导体模块 Download PDF

Info

Publication number
CN108346651A
CN108346651A CN201810063124.2A CN201810063124A CN108346651A CN 108346651 A CN108346651 A CN 108346651A CN 201810063124 A CN201810063124 A CN 201810063124A CN 108346651 A CN108346651 A CN 108346651A
Authority
CN
China
Prior art keywords
semiconductor
chip
carrier
transistor
encapsulated layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810063124.2A
Other languages
English (en)
Other versions
CN108346651B (zh
Inventor
A.阿伦斯
J.赫格尔
H.托尔维斯滕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN108346651A publication Critical patent/CN108346651A/zh
Application granted granted Critical
Publication of CN108346651B publication Critical patent/CN108346651B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14251—Frequency converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

本发明涉及包括晶体管芯片、二极管芯片和驱动器芯片的半导体模块。所述半导体模块包括：载体；设置在该载体上的至少一个半导体晶体管；设置在该载体上的至少一个半导体二极管；设置在该载体上的至少一个半导体驱动器芯片；多个外部连接器；以及包封层，所述包封层覆盖所述载体、所述半导体晶体管、所述半导体二极管和所述半导体驱动器芯片，其中所述包封层包括电通路连接，用于在所述至少一个半导体驱动器芯片和所述外部连接器之间、在所述至少一个半导体驱动器芯片和所述至少一个半导体晶体管之间以及在所述至少一个半导体晶体管和所述至少一个半导体二极管之间提供电连接。

Description

包括晶体管芯片、二极管芯片和驱动器芯片的半导体模块
技术领域
本公开内容涉及一种半导体模块、一种集成功率模块和一种用于制作半导体模块的方法。
背景技术
在许多电子系统中，必须采用类似AC/AC转换器、AC/DC转换器、DC/AC转换器、DC/DC转换器的电压或电流转换器，或者采用频率转换器，以便生成要由类似例如马达驱动电路的电子电路所使用的电流、电压和/或频率。如之前所提及的转换器电路典型地包括一个或多个半桥电路以及诸如电阻器、电感器和电容器之类的无源器件，其中所述一个或多个半桥电路中的每个都由两个半导体功率开关（诸如例如功率MOSFET器件、特别是绝缘栅双极型晶体管（IGBT）器件）和另外的部件（诸如与晶体管器件并联连接的二极管）来提供。功率MOSFET器件的开关可以由一个或多个半导体驱动器器件控制。前面提及的器件的组装原则上可通过将这些器件作为各个单独的部件安装在印刷电路板（PCB）上和在所述印刷电路板（PCB）上对这些器件进行互连来实现。然而，存在提供如下集成半导体模块的总趋势：所述集成半导体模块在这些器件之间具有短互连，以便减少开关损耗和寄生电感。要观察的另外的方面是这些器件的有效散热。
发明内容
根据本公开内容的第一方面，一种半导体模块包括：载体；设置在所述载体上面的至少一个半导体晶体管；设置在所述载体上面的至少一个半导体二极管；设置在所述载体上面的至少一个半导体驱动器芯片；多个外部连接器以及包封层，所述包封层覆盖所述载体、所述半导体晶体管、所述半导体二极管和所述半导体驱动器芯片，其中所述包封层包括电通路连接（electrical via connection），用于在所述至少一个半导体驱动器芯片和所述外部连接器之间、在所述至少一个半导体驱动器芯片和所述至少一个半导体晶体管之间以及在所述至少一个半导体晶体管和所述至少一个半导体二极管之间提供电连接。
根据本公开内容的第二方面，一种集成功率模块包括：载体；设置在所述载体上面的至少一个功率晶体管；设置在所述载体上面的至少一个功率二极管；设置在所述载体上面的至少一个驱动器芯片；多个外部连接器以及包封层，所述包封层覆盖所述功率晶体管和所述功率二极管，其中所述包封层包括用于在所述驱动器芯片和所述外部连接器之间提供电连接的电通路连接。
根据本公开内容的第三方面，一种用于制作半导体模块的方法包括：提供载体，其中所述载体包括最上面的金属层和在该金属层底下的绝缘层，其中该金属层包括至少一个金属部分和至少一个开口部分，在所述至少一个开口部分中，该绝缘层被暴露；在该金属层的金属部分上设置至少一个半导体晶体管和至少一个半导体二极管；在该金属层的开口部分中的绝缘层上设置至少一个半导体驱动器芯片；将包封层施加到所述载体、所述半导体晶体管、所述半导体二极管和所述半导体驱动器芯片上；将电通路连接形成到所述包封层中；施加多个外部连接器；以及在所述半导体驱动器芯片和所述外部连接器之间、在所述至少一个半导体驱动器芯片和所述至少一个半导体晶体管之间以及在所述至少一个半导体晶体管和所述至少一个半导体二极管之间形成电连接。
本领域技术人员在阅读以下详细描述时以及在考虑附图时认识到附加的特征和优点。
附图说明
附图被包含来提供对实例的进一步理解，并且这些附图被并入本说明书中，而且构成本说明书的部分。这些图图解说明了实例，并且与描述一起用于解释实例的原理。其他实例和实例的许多预期优点将容易被领会到，因为这些其他实例和实例的许多预期优点通过参照以下详细描述而变得更好理解。
图1示出如下根据实例的半导体模块的示意性横截面侧视图表示：在该半导体模块中使用直接接合铜（DCB，direct bonded copper）衬底作为载体。
图2包括图2A至2C，并且示出如下根据实例的半导体模块的示意性透视图表示：在该半导体模块中使用DCB衬底作为载体，并且该模块包括两个开关单元，每一个开关单元都包括两个晶体管芯片以及两个二极管芯片和一个驱动器芯片。
图3示出如下根据实例的半导体模块的示意性横截面侧视图表示：在该半导体模块中使用模制嵌入式引线框架（mold embedded leadframe）作为载体。
图4包括图4A至图4C，并且示出如下根据实例的半导体模块的示意性透视图表示：在该半导体模块中使用模制嵌入式引线框架作为载体，并且该模块包括两个开关单元，每一个开关单元都包括两个晶体管芯片、两个二极管芯片和一个驱动器芯片。
图5示出用于图解说明如下根据实例的用于制作半导体模块的方法的流程图：在该方法中，载体包括最上面的金属层，该最上面的金属层包括金属部分和开口部分，并且在该方法中，晶体管芯片和二极管芯片设置在所述金属部分上，而且驱动器芯片设置在该金属层底下的绝缘层上的开口部分中。
具体实施方式
现在参照这些图来描述这些方面和实例，其中通常自始至终利用相似的参考数字来指代相似的元件。在以下描述中，出于解释的目的，阐述了许多特定细节，以便提供对这些实例的一个或多个方面的透彻理解。然而，对于本领域技术人员而言可能明显的是，这些实例的一个或多个方面可能用较少程度的特定细节来实践。在其他情况下，以示意的形式示出了已知的结构和元件，以便促进描述这些实例的一个或多个方面。要理解的是，可能利用其他实例，并且可能做出结构上的或逻辑上的改变，而不背离本公开内容的范围。还应该注意的是，这些图并没有按比例，或者不一定按比例。
在以下详细描述中，参照这些附图，这些附图形成本文的部分，并且在这些附图中，通过图解说明示出了在其中可能实践本公开内容的特定方面。就这一点而言，可能参照正被描述的图形的取向来使用方向性术语、诸如“顶部”、“底部”、“前”、“后”等。由于所描述的器件的部件可能以多个不同的取向进行定位，所以该方向性术语可能用于图解说明的目的，并且决不是限制性的。理解的是，可能利用其他方面，并且可能做出结构上的或逻辑上的改变，而不背离本公开内容的范围。因此，不应在限制的意义上进行以下详细描述，并且本公开内容的范围由所附的权利要求来限定。
另外，虽然实例的特定特征或方面可能关于若干实现方式中的仅一种而公开，但是这样的特征或方面可能与其他实现方式的一个或多个其他特征或方面组合，如对于任何给定的或特定的应用可能是期望的和有利的那样。此外，就在详细描述或权利要求中使用术语“包含”、“具有”、“带有”或其其他变型而言，这样的术语旨在以类似于术语“包括”的方式是内含的。可能使用术语“耦合的”和“连接的”连同衍生词。应该理解的是，这些术语可能用于指明两个元件彼此协作或交互，而不管这两个元件是直接物理接触或电接触，还是这两个元件彼此不直接接触。而且，术语“示例性的”仅仅表示作为实例的意思，而不是表示“最好的”或“最佳的”意思。因此，不应在限制的意义上进行以下详细描述，并且本公开内容的范围由所附的权利要求来限定。
半导体模块、集成功率模块和用于制作半导体模块的方法的实例可能使用各种类型的晶体管器件。这些实例可能使用体现在半导体管芯或半导体芯片中的晶体管器件，其中半导体管芯或半导体芯片可能以如从半导体晶片制作的并且从该半导体晶片切割出的半导体材料块体的形式来提供，或者以其中已经执行了另外的工艺步骤的另一种形式来提供，所述另外的工艺步骤类似例如将包封层施加到半导体管芯或半导体芯片。这些实例还可能使用水平的或者垂直的晶体管器件，其中那些结构可能以其中晶体管器件的所有接触元件被提供在半导体管芯的主面之一上的形式来提供（水平晶体管结构），或者以其中至少一个电接触元件被布置在半导体管芯的第一主面上并且至少一个其他电接触元件被布置在与半导体管芯的主面相对的第二主面上的形式来提供（垂直晶体管结构），类似例如MOS晶体管结构或IGBT（绝缘栅双极型晶体管）结构。在晶体管芯片被配置为功率晶体管芯片的情况下，下面进一步公开的半导体封装的实例可以被分类为智能功率模块（IPM）。
在任何情况下，半导体管芯或半导体芯片在其外表面中的一个或多个上可能包括接触元件或接触垫，其中所述接触元件用于电接触所述半导体管芯。这些接触元件可能具有任何期望的形式或形状。这些接触元件例如可以具有接触面（land）的形式，即在半导体管芯的外表面上的平坦接触层。接触元件或接触垫可能由任何导电材料制成，例如由金属（如例如铝、金或铜）、或者金属合金、或者导电有机材料、或者导电半导体材料制成。接触元件还可能被形成为上面提及的材料中的一种或多种的层堆叠。
半导体模块、集成功率模块和用于制作半导体模块的方法的实例可能包括密封剂或包封层，所述密封剂或包封层具有嵌入在其中的半导体晶体管芯片、半导体二极管芯片和半导体驱动器芯片。密封剂或包封层可以是任何电绝缘材料，类似例如任何种类的模制材料、任何种类的树脂材料或任何种类的环氧树脂材料、双马来酰亚胺或氰酸酯。密封剂或包封层还可以是聚合物材料、聚酰亚胺材料或热塑性材料。第一模制化合物和第二模制化合物还可能包括上面提及的材料中的任何材料，并且还包括嵌入其中的填充材料，类似例如导热增加物（increment）。这些填充增加物可以由SiO、SiC、Al2O3、ZnO、AlN、BN、MgO、Si3N4或陶瓷或金属材料制成，所述金属材料类似例如Cu、Al、Ag或Mo。此外，例如，填充增加物可能具有纤维的形状，并且可以由碳纤维或纳米管制成。密封剂或包封层还可能包含用于调节制造属性的另外的添加物。
在用于生产半导体模块的方法被描述为具有特定次序的方法步骤的情况下，应该提及的是，技术人员可能采用这些方法步骤的任何其他适当的次序。还应该提及的是，结合所描述的方法提及的任何评述、评论或特征要被理解为还公开了从这样的评述、评论或特征获得或起因于这样的评述、评论或特征的器件，即使这样的器件并没有明确地被描述或者图示在附图中也如此。此外，结合器件提及的任何评述、评论或特征要被理解为还公开了用于提供或制作相应器件特征的方法步骤。
图1示出了根据第一方面的示例性半导体模块的示意性横截面侧视图表示。图1的半导体模块10包括载体11、设置在载体11上或上面的半导体晶体管芯片12、设置在载体11上或上面的半导体二极管芯片13以及设置在载体11上或上面的半导体驱动器芯片14。半导体模块10还包括多个外部连接器15和包封层16，所述包封层16覆盖载体11、半导体晶体管芯片12、半导体二极管芯片13和半导体驱动器芯片14，其中所述包封层16包括电通路连接16.1，用于在半导体驱动器芯片14和外部连接器15之间、在半导体驱动器芯片14和半导体晶体管芯片12之间以及在半导体晶体管芯片12和半导体二极管芯片13之间提供电连接。在包封层16的顶部上可以提供有电迹线16.2，从而在各个单独的电通路连接16.1之间形成连接。
第一方面的半导体模块10的一个特定特征在于，半导体晶体管芯片12、半导体二极管芯片13和半导体驱动器芯片14中没有一个设置在包封层16上或上面，而是这些半导体芯片全部设置在载体11上的几乎同一个公共平面中，使得这些半导体芯片全部都受益于通过载体11的高效散热。
根据第一方面的半导体模块的实例，如在图1的实例中所示出的那样，半导体晶体管芯片12和半导体二极管芯片13是分开的芯片。或者，半导体晶体管和半导体二极管也可以集成在公共的半导体芯片上，所述公共的半导体芯片可以是例如碳化硅（SiC）芯片。
根据第一方面的半导体模块的实例，半导体二极管形成在半导体二极管芯片上，该半导体二极管芯片是SiC芯片。
根据第一方面的半导体模块的实例，外部连接器15包括第一外部连接器15.1和第二外部连接器15.2。第一外部连接器15.1通过包封层16的电通路连接16.1电连接到半导体驱动器芯片14，并且第二外部连接器15.2与半导体晶体管芯片12电连接，特别地与半导体晶体管芯片12的电极端子（类似例如发射极（源极）或集电极（漏极）端子）电连接。
根据第一方面的半导体模块10的实例，包封层16的电通路连接16.1的横向直径大于50 μm，特别地大于100 μm，特别地大于150μm，特别地大于200 μm。根据第一方面的半导体模块10的实例，通过激光烧蚀来制作电通路连接16.1。
根据第一方面的半导体模块10的实例，载体11可能包括衬底11A以及在衬底11A的下表面上的第一金属层11B和在衬底11A的上表面上的第二金属层11C，其中所述衬底11A包括绝缘的、介电的或陶瓷层或砖（tile）。根据实例，载体11可能包括直接铜接合（DCB）衬底、直接铝接合（DAB）衬底和活性金属钎焊衬底中的一个或多个，其中衬底可能包括陶瓷层（特别地，AlO、AlN、Al2O3中的一个或多个）或介电层（特别地Si3N4）。根据实例，载体11可能包括第一上表面、与第一上表面相对的第二下表面以及连接第一表面和第二表面的侧面，其中包封层16可能覆盖载体11的第一上表面和侧面。根据实例，载体11可能包括可能是无机或有机衬底的衬底11A。衬底11A（特别地，有机衬底）的芯的热导率可能比1 W/mK更好或更高。根据实例，载体11的厚度可能在从0.1 mm至0.3 mm的范围内，特别地在从0.15 mm到0.25mm的范围内。
根据第一方面的半导体模块10的实例，载体11包括最上面的金属层（诸如用参考标记11C表示的那个层）和在金属层11C底下的绝缘层（诸如用参考标记11A表示的那个层），其中金属层11C包括至少第一金属部分11C.1和至少第二金属部分11C.2。根据其另外的实例，半导体晶体管芯片12和半导体二极管芯片13设置在第一金属部分11C.1上，并且半导体驱动器芯片14设置在第二金属部分11C.2上。
根据第一方面的半导体模块10的实例，半导体晶体管芯片12和半导体二极管芯片13的电极端子以相对大的面积的接触垫的形式来构成，而半导体驱动器芯片14的电端子由具有相对小的面积（特别地，比半导体晶体管芯片12和半导体二极管芯片13的接触垫的面积显著更小的面积）的接触垫构成。因为其的缘故，半导体晶体管芯片12和半导体二极管芯片13的接触垫可以直接连接到包封层16的相应的电通路连接16.1，而半导体驱动器芯片14的接触垫不能直接连接到电通路连接16.1。半导体驱动器芯片14的接触垫而是连接到所谓的脚点11C.4，所述脚点11C.4自身与电通路连接16.1直接连接。半导体驱动器芯片14的接触垫通过引线接合（wire bond）连接到金属线11C.3，并且金属线11C.3在其端部之一处连接到脚点11C.4。在图2中可以最好地看到这样的布局。
图2包括图2A至2C，并且示出了对根据第一方面的半导体模块20的不同透视图。图2B是在图2A中由黑线框住的矩形内的部分的放大视图。
根据第一方面的半导体模块10的实例，如之前指明的那样，半导体模块10还包括多个金属脚点11C.4，其中所述脚点11C.4中的每个脚点都被设置在半导体驱动器芯片14旁边，以及被设置在包封层16的电通路连接16.1中的一个下面，其中半导体驱动器芯片14包括多个接触垫，其中多个脚点11C.4中的每个脚点都与多个接触垫中的一个连接。根据其另外的实例，半导体模块10还包括多个金属线11C.3，其中脚点11C.4中的一个或多个与金属线11C.3中的一个金属线的一个端部连接，其中所述一个金属线11C.3的另一端部通过接合引线17连接到半导体驱动器芯片14的接触垫中的一个。
根据另外的实例，脚点11C.3中的一个或多个的直径在从300 μm到1.2 mm、特别地从500 μm到1.0 mm的范围内。根据图2的半导体模块20的实例，半导体模块20包括如下电路：该电路包括四个晶体管芯片12.1、12.2、12.3和12.4，所述四个晶体管芯片中的每一个都与四个二极管芯片13.1、13.2、13.3和13.4中的一个并联连接。该电路可能进一步被分成两个半桥电路，其中第一半桥电路通过晶体管12.1和12.3的串联连接形成，从而在晶体管12.1和12.3之间的节点处提供第一信号，并且第二半桥电路通过晶体管12.2和12.4的串联连接形成，从而在晶体管12.2和12.4之间的节点处提供第二信号。晶体管12.1和12.2正充当半桥电路的高侧晶体管，并且晶体管12.3和12.4正充当半桥电路的低侧晶体管。半导体晶体管芯片12.1至12.4可以由绝缘栅双极型晶体管（IGBT）芯片形成。
根据第一方面的半导体模块20的实例，半导体模块20包括载体11，其中载体11包括最上面的金属层11C和在金属层11C底下的绝缘层11A，其中金属层11C包括两个开口部分，在所述开口部分中，绝缘层11A被暴露，并且在所述开口部分上设置两个半导体驱动器芯片14.1和14.2。金属层11C还包括大面积金属部分11C.1，在所述大面积金属部分11C.1上设置半导体晶体管芯片12.1至12.4和半导体二极管芯片13.1至13.4。金属层11C还包括小面积金属部分11C.2、金属线11C.3和脚点11C.4，在所述小面积金属部分11C.2上安装半导体驱动器芯片14.1和14.2。
根据第一方面的半导体模块10或20的实例，金属层11C通过如下步骤来制作：首先提供包括完整的最上面的金属层的载体（类似DCB），然后通过例如刻蚀掉来去除特定部分，使得剩余部分由小面积金属部分11C.2、金属线11C.3、脚点11C.4和用于安装半导体晶体管芯片12和半导体二极管芯片13的大面积金属部分11C.1形成。
根据第一方面的半导体模块10或20的实例，半导体模块10或20还可能包括设置在包封层16上面或下面的多个无源电器件（图1中未示出）。这些无源电器件可以例如是类似分流电阻器的电阻器、电感器、电容器、类似齐纳二极管的二极管或传感器。如在图2A和2B中所示出的那样，无源电器件21被插入在金属线11C.3的部分之间。在这种情况下，如果后来施加包封层16，则无源电器件21被设置在包封层16下面。可能存在其他情况，在所述其他情况中例如发现无源电器件21体积过大而不能与金属线11C.3连接，使得发现更好的是，将这些无源电器件21设置在包封层16上面并且将这些无源电器件21与电通路连接16.1连接。
根据第一方面的半导体模块10或20的实例，包封层16包括聚合物材料、模制材料、树脂材料、环氧树脂材料和丙烯酸酯材料、聚酰亚胺材料和硅基材料中的一种或多种。
根据第一方面的半导体模块10或20的实例，阻焊层9被施加到包封层16上。阻焊层9包括通路连接，该通路连接与包封层16的电通路连接16.1中的所选的那些通路连接相连，并且与形成在阻焊层9的上表面上的焊盘9.1相连。焊盘9.1可被用于使外部连接器15与其相连。
根据第一方面的半导体模块10或20的实例，在图1和图2中所示出的电通路连接16.1分别与半导体晶体管芯片12或12.1至12.4的发射极相连。还存在其他通路连接，所述其他通路连接在图1和图2中没有示出，并且所述其他通路连接与DCB 11的上层11A相连，而且以这种方式分别与半导体芯片12或12.1至12.4的集电极相连。以这种方式，可以在两个IGBT芯片之间实现高侧/低侧连接，其中包封层16上的再分配平面是在其中提供了电连接的平面。
根据第一方面的半导体模块10或20的实例，半导体驱动器芯片14可以是诸如在图1或图2中所指明的裸半导体芯片或半导体管芯。然而，或者，半导体驱动器芯片还可以以经封装的器件的形式来提供，所述经封装的器件可能会例如通过焊接到可能会与电通路连接16.1相连的导电迹线上而被嵌入在包封层16中。
图3示出了根据第一方面的半导体模块的另一实例。
图3的半导体模块30包括载体31、设置在载体31上的半导体晶体管芯片32、设置在载体31上的半导体二极管芯片33、设置在载体31上的半导体驱动器芯片34、多个外部连接器35以及包封层36，所述包封层36覆盖载体31、半导体晶体管芯片32、半导体二极管芯片33和半导体驱动器芯片34，其中所述包封层36包括电通路连接36.1，用于在半导体驱动器芯片34和外部连接器35之间、在半导体驱动器芯片34和半导体晶体管芯片32之间以及在至少一个半导体晶体管芯片32和半导体二极管芯片33之间提供电连接。可以在包封层36的顶部上提供有电迹线36.2，从而在各个单独的电通路连接36.1之间形成连接。
在图3的半导体模块30的实例中，载体31包括模制嵌入式引线框架，该模制嵌入式引线框架包括模制层31A、引线框架部分31B和31C以及印刷电路板（PCB）31D。引线框架部分31B和31C嵌入模制层31A的凹陷区域中，并且PCB 31D也嵌入模制层31A的凹陷区域中。PCB31D被形成为使得该PCB 31D围绕引线框架部分31C。此外，PCB 31D包括金属线和脚点，以将半导体驱动器芯片34连接到外部连接器35和连接到半导体晶体管芯片32。将结合图4示出和解释半导体模块30的另外的细节。
图4包括图4A至4C，并且示出了半导体模块40，就半导体芯片及其互连性而言，所述半导体模块40类似于图2的半导体模块20。图4B是在图4A中由黑线框住的区域内的矩形的放大视图。
然而，就结构而言，类似图3的半导体模块30来构造半导体模块40。因此，半导体模块40包括载体41，所述载体41包括模制层41A、引线框架部分41B、41C、41D、41E和41F以及印刷电路板（PCB）41G和41H。引线框架部分41E和41F正起用于两个半导体驱动器芯片44的芯片垫的作用。两个PCB 41G和41H被形成为以便围绕引线框架部分41E和41F，如结合图3所描述和解释的那样。根据图4的半导体模块40的实例，半导体模块40包括如下电路：该电路包括四个晶体管芯片42.1、42.2、42.3和42.4，所述四个晶体管芯片中的每一个都与四个二极管芯片43.1、43.2、43.3和43.4中的一个并联连接。半导体芯片之间的互连与图2的半导体模块20的半导体芯片相同。
半导体晶体管芯片42.1和42.2以及半导体二极管芯片43.1和43.2布置在引线框架部分41C上，半导体晶体管芯片42.3和半导体二极管芯片43.3布置在引线框架部分41B上，并且半导体晶体管芯片42.4和半导体二极管芯片43.4布置在引线框架部分41D上。
如在图4B的放大视图中可以看到的那样，PCB 41H包括金属线41D.1和脚点41D.2，其中半导体驱动器芯片44.2的接触垫分别通过接合引线47连接到金属线41D.1中的一个金属线的一个端部，其中金属线41D.1的另一端部连接到脚点41D.2中的一个。然后，脚点41D.2连接到如在图3中用参考标记36.1表示的电通路连接。
图4C中所示出的参考标记46表示对应于图3中所示出的包封层36的包封层46，并且同样地，参考标记46.1表示形成在包封层46中的对应于图3中示出的通路连接36.1的通路连接46.1，并且同样地，参考标记47表示对应于图3中示出的接合引线37的接合引线47。
第一方面的半导体模块的另外的实例可以用如下实例或特征中的任何一个来形成：所述实例或特征将在下面结合第二方面的集成功率模块或者根据第三方面的用于制作第三方面的半导体模块的方法来进一步描述。
本公开内容还涉及根据第二方面的集成功率模块。根据第二方面的集成功率模块包括载体、设置在该载体上的至少一个功率晶体管芯片、设置在该载体上的至少一个功率二极管芯片、设置在该载体上的至少一个驱动器芯片、多个外部连接器以及覆盖所述功率晶体管芯片和所述功率二极管芯片的包封层，其中所述包封层包括用于在所述驱动器芯片和所述外部连接器之间提供电连接的电通路连接。
根据第二方面的集成功率模块的实例，包封层包括另外的电通路连接，用于在至少一个半导体驱动器芯片和至少一个半导体晶体管芯片之间以及在至少一个半导体晶体管芯片和至少一个半导体二极管芯片之间提供电连接。
根据第二方面的集成功率模块的实例，半导体晶体管芯片和半导体二极管芯片互连，以形成AC/AC转换器电路、AC/DC转换器电路、DC/AC转换器电路、DC/DC转换器电路或频率转换器电路。
第二方面的集成功率模块的另外的实例可以用上面结合第一方面的半导体模块已描述过的实例或特征中的任何一个来形成。
图5示出了用于图解说明根据第三方面的用于制作半导体模块的方法的流程图。图5的方法50包括：提供载体，（51），该载体包括最上面的金属层和在该金属层底下的绝缘层，该金属层包括至少一个金属部分和至少一个开口部分，在所述至少一个开口部分中，绝缘层被暴露；在所述金属层的金属部分上设置至少一个半导体晶体管芯片和至少一个半导体二极管芯片，（52）；在金属层的开口部分中的绝缘层上设置至少一个半导体驱动器芯片，（53）；将包封层施加到所述载体、所述半导体晶体管芯片、所述半导体二极管芯片和所述半导体驱动器芯片上，（54）；将电通路连接形成到所述包封层中，（55）；施加多个外部连接器，（56）；以及在所述半导体驱动器芯片和所述外部连接器之间、在所述至少一个半导体驱动器芯片和所述至少一个半导体晶体管芯片之间以及在所述至少一个半导体晶体管芯片和所述至少一个半导体二极管芯片之间形成电连接，（57）。
根据第三方面的方法的实例，提供载体还包括在所述至少一个开口部分中的绝缘层上形成多个脚点，并且设置至少一个半导体驱动器芯片包括将所述脚点中的每个脚点都与所述半导体驱动器芯片的多个接触垫中的一个电连接。
根据第三方面的方法的实例，将电通路连接形成到所述包封层中包括形成所述电通路连接的至少一部分，使得所述电通路连接中的每一个都从所述包封层的上主面垂直向下延伸至所述多个脚点中的一个。
第三方面的方法的另外的实例可以通过与上面结合第一方面的半导体模块或第二方面的集成功率模块已描述过的实例或特征相组合来形成。
虽然已经关于一个或多个实现方式图解说明和描述了本发明，但是在不背离所附的权利要求的精神和范围的情况下，可能对所图解说明的实例做出更改和/或修改。特别地，关于由上面描述的部件或结构（组件、器件、电路、系统等）执行的各种功能，除非另外指明，否则用于描述这样的部件的术语（包括提及“装置”）旨在对应于执行所描述的部件的指定功能的任何部件或结构（例如，在功能上等同的部件或结构），即使在结构上不等同于所公开的结构也如此，其中所述所公开的结构执行本发明的在此所图解说明的示例性实现方式中的功能。

Claims (20)

1.一种半导体模块，其包括：
载体；
设置在所述载体上面的至少一个半导体晶体管；
设置在所述载体上面的至少一个半导体二极管；
设置在所述载体上面的至少一个半导体驱动器芯片；
其中所述半导体晶体管、所述半导体二极管和所述半导体驱动器芯片横向并排地设置在所述载体上；
多个外部连接器；以及
包封层，所述包封层覆盖所述载体、所述半导体晶体管、所述半导体二极管和所述半导体驱动器芯片，其中所述包封层包括电通路连接，用于在所述至少一个半导体驱动器芯片和所述外部连接器之间、在所述至少一个半导体驱动器芯片和所述至少一个半导体晶体管之间以及在所述至少一个半导体晶体管和所述至少一个半导体二极管之间提供电连接。
2.根据权利要求1所述的半导体模块，此外还包括：
多个金属脚点，其中，所述脚点中的每个单个脚点都设置在所述半导体驱动器芯片旁边并且在所述包封层的电通路连接中的一个的下面，其中
所述半导体驱动器芯片包括多个接触垫，其中，所述多个脚点中的每个单个脚点都与所述多个接触垫中的一个相连。
3.根据权利要求2所述的半导体模块，其中，
所述脚点中的一个或多个的直径在从300 μm至1.2 mm的范围内。
4.根据权利要求2或3所述的半导体模块，还包括：
多个金属线，其中
所述脚点中的一个或多个与所述金属线中的一个金属线的一个端部连接，其中所述一个金属线的另一端部通过接合引线与所述接触垫中的一个相连。
5.根据前述权利要求中任一项所述的半导体模块，其中，
所述包封层的厚度在从50 μm至1 mm的范围内。
6.根据前述权利要求中任一项所述的半导体模块，其中
所述包封层的所述电通路连接的横向直径大于50 μm，特别地大于100μm，特别地大于150μm，特别地大于200μm。
7.根据前述权利要求中任一项所述的半导体模块，此外还包括：
设置在所述包封层上面或下面的多个无源电器件。
8.根据权利要求7所述的半导体模块，其中，
所述无源电器件设置在所述包封层上面，并且与所述电通路连接相连。
9.根据权利要求4和7所述的半导体模块，其中，
所述无源电器件设置在所述包封层下面，并且与所述金属线相连。
10.根据前述权利要求中任一项所述的半导体模块，其中，
所述载体包括直接铜接合DCB衬底、直接铝接合DAB衬底、活性金属钎焊AMB衬底和模制嵌入式引线框架中的一个或多个。
11.根据前述权利要求中任一项所述的半导体模块，其中，
所述载体包括最上面的金属层和在所述金属层下面的绝缘层，其中所述金属层包括至少一个金属部分和至少一个开口部分，在所述至少一个开口部分中，所述绝缘层被暴露。
12.根据权利要求11所述的半导体模块，其中，
所述半导体晶体管和所述半导体二极管设置在金属部分上，并且所述半导体驱动器芯片设置在开口部分中的所述绝缘层上。
13.根据前述权利要求中任一项所述的半导体模块，此外还包括：
在所述包封层上面设置在所述半导体晶体管的轮廓之内的温度传感器。
14.根据前述权利要求中任一项所述的半导体模块，其中，
所述包封层包括聚合物材料、模制材料、树脂材料、环氧树脂材料、丙烯酸酯材料、聚酰亚胺材料和硅基材料中的一种或多种。
15.一种集成功率模块，其包括：
载体；
设置在所述载体上面的至少一个功率晶体管；
设置在所述载体上面的至少一个功率二极管；
设置在所述载体上面的至少一个驱动器芯片；
其中所述功率晶体管、所述功率二极管和所述驱动器芯片横向并排地设置在所述载体上；
多个外部连接器；以及
覆盖所述功率晶体管和所述功率二极管的包封层，其中所述包封层包括用于在所述驱动器芯片和所述外部连接器之间提供电连接的电通路连接。
16.根据权利要求15所述的功率模块，其中，
所述包封层包括另外的电通路连接，用于在所述至少一个驱动器芯片和所述至少一个功率晶体管之间以及在所述至少一个功率晶体管和所述至少一个功率二极管之间提供电连接。
17.根据权利要求16所述的功率模块，其中，
功率晶体管和功率二极管互连，以便形成AC/AC转换器电路、AC/DC转换器电路、DC/AC转换器电路、DC/DC转换器电路或频率转换器电路。
18.一种用于制作半导体模块的方法，其中所述方法包括如下内容：
提供载体，其中所述载体包括最上面的金属层和在所述金属层下面的绝缘层，其中所述金属层包括至少一个金属部分和至少一个开口部分，在所述至少一个开口部分中，所述绝缘层被暴露；
在所述金属层的金属部分上设置至少一个半导体晶体管和至少一个半导体二极管；
在所述金属层的开口部分中的所述绝缘层上设置至少一个半导体驱动器芯片，使得所述半导体晶体管、所述半导体二极管和所述半导体驱动器芯片横向并排地设置在所述载体上；
将包封层施加在所述载体、所述半导体晶体管、所述半导体二极管和所述半导体驱动器芯片上；
将电通路连接形成到所述包封层中；
施加多个外部连接器；以及
在所述半导体驱动器芯片和所述外部连接器之间、在所述至少一个半导体驱动器芯片和所述至少一个半导体晶体管之间以及在所述至少一个半导体晶体管和所述至少一个半导体二极管之间形成电连接。
19.根据权利要求18所述的方法，其中，
提供载体此外还包括在所述至少一个开口部分中的所述绝缘层上形成多个脚点；以及
设置所述至少一个半导体驱动器芯片包括将所述脚点中的每个单个脚点与所述半导体驱动器芯片的多个接触垫中的一个电连接。
20.根据权利要求18所述的方法，其中，
将电通路连接形成到所述包封层中包括形成所述电通路连接的至少一部分，使得所述电通路连接中的每个单个电通路连接都从所述包封层的上主表面垂直向下延伸至所述多个脚点中的一个。
CN201810063124.2A 2017-01-23 2018-01-23 包括晶体管芯片、二极管芯片和驱动器芯片的半导体模块 Active CN108346651B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017101185.4 2017-01-23
DE102017101185.4A DE102017101185B4 (de) 2017-01-23 2017-01-23 Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul

Publications (2)

Publication Number Publication Date
CN108346651A true CN108346651A (zh) 2018-07-31
CN108346651B CN108346651B (zh) 2021-09-07

Family

ID=62812667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810063124.2A Active CN108346651B (zh) 2017-01-23 2018-01-23 包括晶体管芯片、二极管芯片和驱动器芯片的半导体模块

Country Status (3)

Country Link
US (1) US10964642B2 (zh)
CN (1) CN108346651B (zh)
DE (1) DE102017101185B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109326527A (zh) * 2018-09-27 2019-02-12 苏州钱正科技咨询有限公司 一种功率元件封装模块及其制备方法
CN110854096A (zh) * 2019-11-20 2020-02-28 上海道之科技有限公司 一种新型封装的分立器件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3439028A1 (de) * 2017-08-03 2019-02-06 Siemens Aktiengesellschaft Leistungsmodul mit mindestens einem leistungshalbleiter
US11698394B2 (en) * 2019-03-22 2023-07-11 Melexis Technologies Sa Housing via for semiconductor current sensor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103534801A (zh) * 2011-06-01 2014-01-22 住友电气工业株式会社 半导体装置及布线基板
CN104160506A (zh) * 2011-12-07 2014-11-19 创世舫电子有限公司 半导体模块及其形成方法
CN104637931A (zh) * 2013-11-12 2015-05-20 英飞凌科技股份有限公司 包括晶体管芯片模块和驱动器芯片模块的半导体封装以及其制造方法
CN105006453A (zh) * 2014-04-17 2015-10-28 台达电子国际（新加坡）私人有限公司 封装结构
CN105655314A (zh) * 2014-05-13 2016-06-08 快捷韩国半导体有限公司 半导体封装体

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101524544B1 (ko) * 2008-03-28 2015-06-02 페어차일드코리아반도체 주식회사 펠티어 효과를 이용한 열전기 모듈을 포함하는 전력 소자패키지 및 그 제조 방법
US8120158B2 (en) 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
US8866302B2 (en) 2011-01-25 2014-10-21 Infineon Technologies Ag Device including two semiconductor chips and manufacturing thereof
US8916968B2 (en) * 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
US8604610B1 (en) * 2012-06-13 2013-12-10 Fairchild Semiconductor Corporation Flexible power module semiconductor packages
US9064869B2 (en) 2013-08-23 2015-06-23 Infineon Technologies Ag Semiconductor module and a method for fabrication thereof by extended embedding technologies
DE102013219780A1 (de) 2013-09-30 2015-04-02 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
US9806029B2 (en) 2013-10-02 2017-10-31 Infineon Technologies Austria Ag Transistor arrangement with semiconductor chips between two substrates
US9196510B2 (en) 2013-11-12 2015-11-24 Infineon Technologies Ag Semiconductor package comprising two semiconductor modules and laterally extending connectors
CN104716128B (zh) * 2013-12-16 2019-11-22 台达电子企业管理（上海）有限公司 功率模块、电源变换器以及功率模块的制造方法
JP2015159197A (ja) * 2014-02-24 2015-09-03 新光電気工業株式会社 配線基板及びその製造方法
JP2015220429A (ja) * 2014-05-21 2015-12-07 ローム株式会社 半導体装置
DE102014114520B4 (de) 2014-10-07 2020-03-05 Infineon Technologies Austria Ag Ein elektronisches Modul mit mehreren Einkapselungsschichten und ein Verfahren zu dessen Herstellung
US10211158B2 (en) 2014-10-31 2019-02-19 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module
SG10201504271YA (en) * 2015-05-29 2016-12-29 Delta Electronics Int’L Singapore Pte Ltd Power module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103534801A (zh) * 2011-06-01 2014-01-22 住友电气工业株式会社 半导体装置及布线基板
CN104160506A (zh) * 2011-12-07 2014-11-19 创世舫电子有限公司 半导体模块及其形成方法
CN104637931A (zh) * 2013-11-12 2015-05-20 英飞凌科技股份有限公司 包括晶体管芯片模块和驱动器芯片模块的半导体封装以及其制造方法
CN105006453A (zh) * 2014-04-17 2015-10-28 台达电子国际（新加坡）私人有限公司 封装结构
CN105655314A (zh) * 2014-05-13 2016-06-08 快捷韩国半导体有限公司 半导体封装体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109326527A (zh) * 2018-09-27 2019-02-12 苏州钱正科技咨询有限公司 一种功率元件封装模块及其制备方法
CN110854096A (zh) * 2019-11-20 2020-02-28 上海道之科技有限公司 一种新型封装的分立器件

Also Published As

Publication number Publication date
DE102017101185A1 (de) 2018-07-26
DE102017101185B4 (de) 2020-07-16
US10964642B2 (en) 2021-03-30
CN108346651B (zh) 2021-09-07
US20180211917A1 (en) 2018-07-26

Similar Documents

Publication Publication Date Title
US9691673B2 (en) Power module semiconductor device
US7800208B2 (en) Device with a plurality of semiconductor chips
US9159720B2 (en) Semiconductor module with a semiconductor chip and a passive component and method for producing the same
US10636732B2 (en) Power module based on multi-layer circuit board
US7298027B2 (en) SMT three phase inverter package and lead frame
US7149088B2 (en) Half-bridge power module with insert molded heatsinks
US9064869B2 (en) Semiconductor module and a method for fabrication thereof by extended embedding technologies
US7592688B2 (en) Semiconductor package
US9468087B1 (en) Power module with improved cooling and method for making
US9196510B2 (en) Semiconductor package comprising two semiconductor modules and laterally extending connectors
US7005734B2 (en) Double-sided cooling isolated packaged power semiconductor device
CN108346651A (zh) 包括晶体管芯片、二极管芯片和驱动器芯片的半导体模块
KR101519062B1 (ko) 반도체 소자 패키지
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
CN108735689B (zh) 具有空间限制的导热安装体的芯片模块
CN108155168B (zh) 电子器件
JP2010283053A (ja) 半導体装置及びその製造方法
US10290567B2 (en) Transistor package with three-terminal clip
US10937767B2 (en) Chip packaging method and device with packaged chips
CN104900618A (zh) 用于在半导体封装之间建立垂直连接的插入器
JP2005051109A (ja) パワー半導体モジュール
US20230052830A1 (en) Power circuit module
US11521920B2 (en) Plurality of power semiconductor chips between a substrate and leadframe
US12040263B2 (en) Semiconductor device with die mounted to an insulating substrate and corresponding method of manufacturing semiconductor devices
CN216871961U (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant