JP2004039679A - 回路装置 - Google Patents
回路装置 Download PDFInfo
- Publication number
- JP2004039679A JP2004039679A JP2002190793A JP2002190793A JP2004039679A JP 2004039679 A JP2004039679 A JP 2004039679A JP 2002190793 A JP2002190793 A JP 2002190793A JP 2002190793 A JP2002190793 A JP 2002190793A JP 2004039679 A JP2004039679 A JP 2004039679A
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- circuit device
- conductive
- circuit
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】回路装置１０裏面に設けた外部電極１５の接続強度を向上する。
【解決手段】トランジスタやダイオード等の回路素子１２が実装される第１の導電パターン１１Ａの裏面に第１の外部電極１５Ａを形成する。回路素子１２が実装されない第２の導電パターンの裏面には、第２の外部電極１５Ｅを設ける。第１の外部電極１５Ａは、第２の外部電極よりも充分に大きく形成され、このような第１の外部電極１５Ａが四隅に配置されることで、外部電極１５に大きなストレスが作用して破損してしまうのを防止することができる。
【選択図】 図１
【解決手段】トランジスタやダイオード等の回路素子１２が実装される第１の導電パターン１１Ａの裏面に第１の外部電極１５Ａを形成する。回路素子１２が実装されない第２の導電パターンの裏面には、第２の外部電極１５Ｅを設ける。第１の外部電極１５Ａは、第２の外部電極よりも充分に大きく形成され、このような第１の外部電極１５Ａが四隅に配置されることで、外部電極１５に大きなストレスが作用して破損してしまうのを防止することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子等の複数個の回路素子が内蔵された回路装置に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図１０のように、プリント基板ＰＳに実装される。
【０００３】
またこのパッケージ型半導体装置６１は、半導体チップ６２の周囲を樹脂層６３で被覆し、この樹脂層６３の側部から外部接続用のリード端子６４が導出されたものである。しかし、このパッケージ型半導体装置６１は、リード端子６４が樹脂層６３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００４】
図１１は、支持基板としてガラスエポキシ基板６５を採用した、チップサイズよりも若干大きいＣＳＰ６６を示すものである。ここではガラスエポキシ基板６５にトランジスタチップＴが実装されたものとして説明していく。
【０００５】
このガラスエポキシ基板６５の表面には、第１の電極６７、第２の電極６８およびダイパッド６９が形成され、裏面には第１の裏面電極７０と第２の裏面電極７１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極６７と第１の裏面電極７０が、第２の電極６８と第２の裏面電極７１が電気的に接続されている。またダイパッド６９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極６７が金属細線７２を介して接続され、トランジスタのベース電極と第２の電極６８が金属細線７２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板６５に樹脂層７３が設けられている。
【０００６】
前記ＣＳＰ６６は、ガラスエポキシ基板６５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極７０、７１までの延在構造が簡単であり、安価に製造できるメリットを有する。また前記ＣＳＰ６６は、図１０のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６６、パッケージ型半導体装置６１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられていた。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述したような半導体装置は以下のような問題点を有していた。
【０００８】
第１に、ＣＳＰ６６のような構造で多数個の半導体素子等を内蔵した回路装置を構成した場合、内蔵される半導体素子の発熱等による使用状況下の温度変化により回路装置とそれが実装される基板ＰＳとが異なる熱膨張率で膨張する。このことから、回路装置と基板ＰＳとを接続する半田電極等の接続手段にストレスが作用し、結果的に接続手段が破損してしまう問題があった。
【０００９】
第２に、従来例で説明したＣＳＰ６６では、トランジスタＴは、金属細線７２およびガラスエポキシ基板６５上に形成された導電パターンを介して、電気的・熱的に実装基板ＰＳに接続していた。このことから、トランジスタＴの放熱性が不足してしまう問題があった。
【００１０】
本発明はこのような問題を鑑みて成されたものであり、本発明の目的は、固着基板との固着強度を向上させた回路装置を提供することにある。本発明の更なる目的は、内蔵される半導体素子の熱を効率的に外部に放出させる回路装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、第１に、四隅に配置された複数の第１の導電パターンと、前記第１の導電パターンの裏面に設けた第１の外部電極と、前記第１の導電パターンを除いた領域に配置した第２の導電パターンと、前記第２の導電パターンの裏面に設けた第２の外部電極と、前記第１の導電パターンに実装した回路素子と、前記第１の導電パターンおよび前記第２の導電パターンの裏面を露出させて前記導電パターンおよび前記回路素子を封止する絶縁性樹脂とを有し、前記第１の外部電極の大きさを、第２の外部電極よりも大きく形成して固着基板への固着強度を確保することを特徴とする。
【００１２】
本発明は、第２に、前記各第１の外部電極を同等の大きさで且つ対称に形成することを特徴とする。
【００１３】
本発明は、第３に、前記第１の導電パターンの大きさを、前記回路素子の大きさよりも充分に大きく形成し、前記回路素子から発生した熱を前記第１の外部電極を介して外部に放出させることを特徴とする。
【００１４】
【発明の実施の形態】
（回路装置１０の構成を説明する第１の実施の形態）
図１を参照して、本発明の回路装置１０の構成等を説明する。図１（Ａ）は回路装置１０の平面図であり、図１（Ｂ）は回路装置１０の断面図である。
【００１５】
図１（Ａ）および図１（Ｂ）を参照して、回路装置１０は、四隅に配置された複数の第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄと、第１の導電パターンの裏面に設けた第１の外部電極１５Ａ、１５Ｂ、１５Ｃおよび１５Ｄと、第１の導電パターンを除いた領域に配置した第２の導電パターン１１Ｅと、第２の導電パターン１１Ｅの裏面に設けた第２の外部電極１５Ｅとを有している。更に、第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄには回路素子１２が実装されている。そして、絶縁性樹脂１３により、第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄと、第２の導電パターン１１Ｅの裏面を露出させて前記導電パターンおよび回路素子１２は封止されている。このような各構成要素を以下にて説明する。
【００１６】
第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄは銅等の金属から成り、裏面を露出させて絶縁性樹脂１３に埋め込まれている。上述したように、第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄは回路装置１０の４隅に４個が配置されており、その２辺は外形となっている。各々の第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄには回路素子１２が実装されている。第１の導電パターン１１Ａの形状は基本的には矩形であるが、内部に構成される回路に応じてその形状を変形させることもできる。例えば、同平面図に示すように、金属細線１４のボンディングパッドとなる領域を確保するために、第１の導電パターン１１Ｄを局所的に横方向に延在させることもできる。すなわち、第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄの形状は同一でなくても良い。
【００１７】
第２の導電パターン１１Ｅは銅等の金属から成り、裏面を露出させて絶縁性樹脂１３に埋め込まれている。第２の導電パターン１１Ｅは、第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄの間に設けられている。第２の導電パターン１１Ｅは、回路装置１０の中央部付近から十字形に配列するように複数個が設けられている。また、第２の導電パターン１１Ｅは、金属細線１４等を介して、第１の導電パターン上に実装された回路素子１２と電気的に接続されている。ここでは、中央部付近に設けた十字形の第２の導電パターン１１Ｅは、接地電位として働く導電パターンである。そして、その他の第２の導電パターン１１Ｅは、例えば金属細線１４のボンディングパッド等として働く導電パターンである。
【００１８】
回路素子１２としては、抵抗やコンデンサ等の受動素子および半導体素子等の能動素子を全般的に採用される。ここでは、同平面図に示すように、４隅に配置された第１の導電パターン１１Ａのそれぞれに、ダイオードまたはトランジスタの何れかが１つ実装されている。そして、第１の導電パターン１１Ａ上に実装された回路素子は、金属細線１４を介して他の導電パターン電気的に接続されている。更にここでは、導電パターンを跨ぐようにチップ抵抗器が実装されている。回路素子の実装は、半田やＡｇペースト等のロウ材を介して行われる。
【００１９】
絶縁性樹脂１３は、導電パターン１１の裏面を露出させて、全体を封止している。ここでは、回路素子１２、金属細線１４および導電パターン１１を封止している。絶縁性樹脂１３の材料としては、トランスファーモールドにより形成される熱硬化性樹脂や、インジェクションモールドにより形成される熱可塑性樹脂を採用することができる。本発明で使用する絶縁性樹脂１３は、熱の伝導性に優れたものである。従って、回路素子１２からの発熱は効率的に第２の導電パターン１１Ｅ等に伝導する。
【００２０】
図２を参照して、上述した回路装置１０が固着基板２０に実装された状態を説明する。図２（Ａ）は回路装置１０の裏面図であり、図２（Ｂ）は回路装置１０が固着基板２０に固着された状態を示す断面図である。
【００２１】
図２（Ａ）を参照して、回路装置１０の裏面の状態を説明する。この図では、導電パターン１１を点線で示し、外部電極１５をハッチングが施された領域で示している。回路装置１０は全体が絶縁性樹脂１３で支持されている。従って、回路装置１０の裏面に於いては、絶縁性樹脂１３から第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄと、第２の導電パターン１１Ｅが露出する形になる。そして、第１の導電パターンおよび第２の導電パターンの裏面には、回路装置１０と外部との電気的・熱的な接続を行うために、半田等から成る外部電極１５が形成される。更に、回路装置１０の裏面の外部電極を設けない箇所は、導電パターン１１の保護等を目的としてレジストにより被覆する場合もある。
【００２２】
第１の外部電極１５Ａ、１５Ｂ、１５Ｃおよび１５Ｄは、第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄの裏面に設けられて外部との電気的・熱的な接合を行う電極である。ここでは、４隅に設けた４個の第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄのそれぞれの裏面に、大型の第１の外部電極１５Ａ、１５Ｂ、１５Ｃおよび１５Ｄが設けられている。従って、第１の外部電極１５Ａ、１５Ｂ、１５Ｃおよび１５Ｄは、回路装置１０の裏面の４隅に４個が形成される。更に、４個の第１の外部電極１５Ａ、１５Ｂ、１５Ｃおよび１５Ｄは、同じ形状に形成されて、回路装置１０の裏面に左右・上下に対称に配置されている。また、それぞれの第１の外部電極１５Ａの大きさは同等に形成されている。第１の導電パターン１１は、内部に構成される回路によってその形状が変化する場合があるが、第１の外部電極１５Ａの形状は矩形である。なお、第１の外部電極１５Ａは、半田等のロウ材を材料として形成されている。
【００２３】
第２の外部電極１５Ｅは、主に第２の導電パターン１１Ｅの裏面に設けられており、外部との電気的・熱的な接合を行う電極である。第２の外部電極１５Ｅは、回路装置１０の裏面に於いて、中央部付近から十字形に複数個が配置されている。更に、第２の外部電極１５Ｅは等間隔に配置されている。ここでは、中央部付近に配置された第２の導電パターン１１Ｅには複数個の第２の外部電極１５Ｅが設けられている。そして、周辺部に配置された第２の導電パターン１１Ａの裏面には、各々に１つの第２の外部電極１５Ｅが設けられている。また、第２の外部電極１５Ｅは、第１の導電パターン１１Ａの裏面に設けられても良い。なお、第２の外部電極１５Ａは半田等のロウ材を材料として形成されており、そのサイズは第１の外部電極１５Ａよりも小さく形成される。
【００２４】
図２（Ｂ）を参照して、回路装置１０が固着基板２０に実装された状態を説明する。ここでは、半田等のロウ材より成る外部電極１５をリフロー工程により、固着基板２０上に形成された導電路２１に回路装置１０は固着されている。回路装置１０裏面の四隅に配置された第１の外部電極１５Ａ、１５Ｂ、１５Ｃおよび１５Ｄが十分に大きく形成されているので、リフロー行程に於いては、固着基板２０上で回路装置１０が回転して位置がずれてしまうのを防止することができる。またこのことにより、第１の外部電極１５Ａ、１５Ａ、１５Ｂ、１５Ｃおよび１５Ｄと第２の外部電極１５Ｅを、セルフアラインにより、固着基板２０上の導電路２１の所望の箇所に正確に固着させることができる。
【００２５】
回路素子１２は、第１の導電パターン１１Ａおよび第１の外部電極１５Ａを介して、固着基板２０の導電路２１と電気的・熱的に結合している。即ち、原則的には、表面に回路素子１２が実装される導電パターン１１に形成される外部電極１５は大きく形成され、表面に回路素子が実装されない導電パターン１１に形成される外部電極は小さく形成される。ここで、導電パターン１１に実装される回路素子１２が発熱を伴わない素子である場合は、その導電パターン裏面に形成される外部電極１５を小さく形成しても良い。
【００２６】
図３を参照して、回路装置１０の内部に形成される電気回路の１例を説明する。図３（Ａ）は、内蔵される電圧制御回路の回路図である。図３（Ｂ）は、図３（Ａ）に示すような回路が形成された回路装置の平面図である。
【００２７】
図３（Ａ）を参照して、回路装置１０に内蔵される電圧制御回路を説明する。この回路は、コレクタにＶｉｎが接続されてエミッタにＶｏｕｔが接続される第１のトランジスタＴＲ１と、第１のトランジスタＴＲ１のコレクタに接続された第１のダイオードＤ１および第２のダイオードＤ２と、抵抗Ｒ１を介して第１のトランジスタＴＲ１のベースにドレインが接続された第２のトランジスタＴＲ２とを有している。ここでは、第１のトランジスタＴＲ１としてバイポーラ・トランジスタを採用し、第２のトランジスタＴＲ２としてＭＯＳＦＥＴを採用している。
【００２８】
上記のように構成された電圧制御回路の動作例を以下にて説明する。第２のトランジスタＴＲ２のゲートにパルス電圧が印加されることにより、第２のトランジスタＴＲ２を断続的にＯＮ−ＯＦＦ状態にする。従って、第２のトランジスタＴＲ２がＯＮ状態であるときは、第１のトランジスタＴＲ１もまたＯＮ状態になり、Ｖｏｕｔの電圧を制御している。
【００２９】
このように、第２のトランジスタＴＲ２をパルス制御することで、第１のトランジスタＴＲ１のＯＮ−ＯＦＦを制御して、Ｖｏｕｔの電圧の値を制御している。本発明では、例えばＶｉｎの電圧は６Ｖであり、Ｖｏｕｔの電圧は４Ｖになるように制御されているので、ＶｉｎとＶｏｕｔの電圧差約２Ｖに対応した熱が、回路素子から発生している。
【００３０】
図３（Ｂ）を参照して、電圧制御回路を構成する回路素子の配置を説明する。回路を構成するダイオードおよびトランジスタは、第１の導電パターン上にロウ材を介して実装されている。また、抵抗Ｒ１については離間した２つの導電パターンを跨ぐようにして実装されている。
【００３１】
第１のダイオードＤ１および第２のダイオードＤ２は、例えばショットキーダイオードであり、カソードを下面にして第１の導電パターン１１Ａに実装されている。従って、第１のダイオードＤ１および第２のダイオードＤ２が有するカソードからの発熱は、第１の導電パターン１１Ａを介して外部へ放出される。なお、ダイオードのアノードは、金属細線１４を介して、他の導電パターン１１と電気的に接続されている。
【００３２】
第１のトランジスタＴＲ１および第２のトランジスタＴＲ２は、第１の導電パターンに実装されている。従って、トランジスタの発熱は、第１の導電パターン１１Ａを介して外部に放出される。なお、トランジスタの制御部および流入部は、金属細線１４を介して他の導電パターンと電気的に接続されている。
【００３３】
第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄは、それらに実装される回路素子１２よりも十分に大きく形成されている。そして、第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄの大部分と対応する第１の外部電極１５Ａ、１５Ｂ、１５Ｃおよび１５Ｄにほぼ重畳するように、回路素子１２は固着されている。
【００３４】
本発明の特徴は、充分に大きく形成された第１の外部電極１５Ａにより、回路装置１０が固着基板２０に固着されることで固着強度が向上されることにある。具体的には、回路素子１２の発熱等の使用状況下の温度変化により、回路装置１０および固着基板２０の両方が加熱された場合、両者の熱膨張係数の相違から、両者は異なる量の変形を示す。従って、使用状況下の温度変化により、両者を接続する外部電極１５には応力し、この応力が大きいと外部電極１５は破損してしまう。そして、この応力の大きさは、回路装置の中心部からの距離に比例する。即ち、回路装置１０の周辺部に設けられた外部電極１５に、最も大きい応力が作用する。本発明では、回路装置１０の周辺部に充分に大きいサイズの第１の外部電極１５Ａを設けて、外部電極１５が破損するのを防止している。このように、周辺部に配置した第１の外部電極１５Ａを大きく形成することにより、その剛性を向上させることにより作用する応力に対抗させている。
【００３５】
本発明の更なる特徴は、回路素子１２が実装された第１の導電パターン１１Ａを大きく形成することにより、回路素子１２から発生する熱を外部に積極的に放出させることにある。具体的には、第１の導電パターン１１Ａおよびその裏面に形成された第１の半田電極１５Ａは、回路素子よりも充分に大きく形成されている。従って、両者のサイズが大きいので、熱を通過させる経路を大きく形成することができる。このことから、より多くの熱を、第１の導電パターン１１Ａおよび第１の外部電極１５Ａは通過させることができる。回路素子１２から発生した熱は、第１の導電パターン１１Ａおよび第１の外部電極１５Ａの順序で外部に放出され、導電路２１を介して固着基板２０から外部に放出される。
【００３６】
（回路装置１０の製造方法を説明する第２の実施の形態）
本発明の回路装置１０は次の様な工程で製造される。即ち、導電箔４０を用意する工程と、導電箔４０に導電箔４０の厚みよりも浅い分離溝４１を形成して導電パターン５１を形成する工程と、所望の導電パターン５１の各回路装置部４５に回路素子１２を固着する工程と、回路素子１２と所望の導電パターン５１とのワイヤボンディングを行う工程と、各回路装置部４５の回路素子１２を一括して被覆し、分離溝４１に充填されるように絶縁性樹脂１３で共通モールドする工程と、絶縁性樹脂１３が露出するまで導電箔４０の裏面を除去する工程と、絶縁性樹脂１３をダイシングすることにより回路装置部に分離する工程とから構成されている。以下に、本発明の各工程を図４〜図９を参照して説明する。
【００３７】
本発明の第１の工程は、図４から図６に示すように、導電箔４０を用意し、導電箔４０に導電箔４０よりも浅い分離溝４１をエッチングにより形成して、導電パターン５１を形成することにある。
【００３８】
本工程では、まず図４（Ａ）の如く、シート状の導電箔４０を用意する。この導電箔４０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００３９】
導電箔４０の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましいが、３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔４０の厚みよりも浅い分離溝４１が形成できればよい。
【００４０】
尚、シート状の導電箔４０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔４０が用意され、後述する各工程に搬送されても良い。
【００４１】
具体的には、図４（Ｂ）に示す如く、短冊状の導電箔４０に多数の回路装置部４５が形成されるブロック４２が４〜５個離間して並べられる。各ブロック４２間にはスリット４３が設けられ、モールド工程等での加熱処理で発生する導電箔４０の応力を吸収する。また導電箔４０の上下周端にはインデックス孔４４が一定の間隔で設けられ、各工程での位置決めに用いられる。続いて、導電パターンを形成する。
【００４２】
まず、図５に示す如く、導電箔４０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電パターン５１となる領域を除いた導電箔４０が露出するようにホトレジストＰＲをパターニングする。そして、図６（Ａ）に示す如く、導電箔４０を選択的にエッチングする。
【００４３】
図６（Ｂ）に具体的な導電パターン５１を示す。本図は図４（Ｂ）で示したブロック４２の１個を拡大したもの対応する。ハッチング部分の１個が１つの回路装置部４５であり、１つのブロック４２には２行２列のマトリックス状に多数の回路装置部４５が配列され、各回路装置部４５毎に同一の導電パターン５１が設けられている。各ブロックの周辺には枠状のパターン４６が設けられ、それと少し離間しその内側にダイシング時の位置合わせマーク４７が設けられている。枠状のパターン４６はモールド金型との嵌合に使用し、また導電箔４０の裏面エッチング後には絶縁性樹脂１３の補強をする働きを有する。ここで、導電パターン５１は、第１の導電パターン１１Ａ〜１１Ｄと、第２の導電パターン１１Ｅから構成されている。
【００４４】
本発明の第２の工程は、図７に示す如く、所望の導電パターン５１の各回路装置部４５に回路素子１２を固着し、回路素子１２の電極と所望の導電パターン５１とをワイヤボンディングすることにある。
【００４５】
ここでは、回路素子１２として、半導体素子およびチップ抵抗が、第１の導電パターン１１〜１４にダイボンディングされる。その後、各回路装置部の回路素子１２のベース電極およびゲート電極を、熱圧着によるボールボンディング及び超音波によるウェッヂボンディングにより一括してワイヤボンディングを行う。具体的には、各回路素子１２のゲート電極およびベース電極が、金属細線を介して、第１または第２の導電パターンと接続される。
【００４６】
本発明の第３の工程は、図８に示す如く、各回路装置部４５の回路素子１２を一括して被覆し、分離溝４１に充填されるように絶縁性樹脂１３で共通モールドすることにある。
【００４７】
本工程では、図８（Ａ）に示すように、絶縁性樹脂１３は回路素子１２および複数の導電パターンを完全に被覆し、分離溝４１には絶縁性樹脂１３が充填され、分離溝４１と嵌合して強固に結合する。そして絶縁性樹脂１３により導電パターン５１が支持されている。
【００４８】
また本工程では、トランスファーモールド、インジェクションモールド、またはポッティングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００４９】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図８（Ｂ）に示すように各ブロック４２は１つの共通のモールド金型に回路装置部６３を納め、各ブロック毎に１つの絶縁性樹脂１３で共通にモールドを行う。このために従来のトランスファーモールド等の様に各回路装置部を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れる。
【００５０】
本工程の特徴は、絶縁性樹脂１３を被覆するまでは、導電パターン５１となる導電箔４０が支持基板となることである。従来では、本来必要としない支持基板を採用して導電パターンを形成しているが、本発明では、支持基板となる導電箔４０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００５１】
また分離溝４１は、導電箔の厚みよりも浅く形成されているため、導電箔４０が導電パターン５１として個々に分離されていない。従ってシート状の導電箔４０として一体で取り扱え、絶縁性樹脂１３をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００５２】
本発明の第４の工程は、絶縁性樹脂が露出するまで導電箔４０の裏面を除去することにある。
【００５３】
本工程は、導電箔４０の裏面を化学的および／または物理的に除き、導電パターン５１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００５４】
実験では導電箔４０を全面ウェトエッチングし、分離溝４１から絶縁性樹脂１３を露出させている。この露出される面を図８（Ａ）では点線で示している。その結果、導電パターン５１となって分離される。
【００５５】
この結果、絶縁性樹脂１３に導電パターン５１の裏面が露出する構造となる。すなわち、分離溝４１に充填された絶縁性樹脂１３の表面と導電パターン５１の表面は、実質的に一致している構造となっている。従って、本発明の回路装置は従来の裏面電極のように段差が設けられないため、マウント時に半田等の表面張力でそのまま水平に移動してセルフアラインできる特徴を有する。
【００５６】
更に、導電パターン５１の裏面処理を行い、例えば図１に示す最終構造を得る。すなわち、必要によって露出した導電パターン５１に半田等の導電材を被着し、回路装置として完成する。
【００５７】
本発明の第５の工程は、図９に示す如く、絶縁性樹脂１３を各回路装置部４５毎にダイシングにより分離することにある。
【００５８】
本工程では、ブロック４２をダイシング装置の載置台に真空で吸着させ、ダイシングブレード４９で各回路装置部４５間のダイシングライン（一点鎖線）に沿って分離溝４１の絶縁性樹脂１３をダイシングし、個別の回路装置に分離する。
【００５９】
本工程で、ダイシングブレード４９は、ほぼ絶縁性樹脂１３を切断する切削深さで行い、ダイシング装置からブロック４２を取り出した後にローラでチョコレートブレークするとよい。ダイシング時は予め前述した第１の工程で設けた各ブロックの位置合わせマーク４７を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングラインをダイシングをした後、載置台を９０度回転させて横方向のダイシングライン７０に従ってダイシングを行う。
【００６０】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【００６１】
第１に、回路装置１０の４隅に設けた第１の外部電極を充分に大きく形成することにより、回路装置１０を固着基板に実装する際や使用状況下の温度変化を原因として、外部電極１５にストレスが作用して破損するのを防止することができる。
【００６２】
第２に、トランジスタやダイオード等の回路素子１２が実装される第１の導電パターン１１Ａを回路素子１２よりも充分に大きく形成することにより、回路素子１２の発熱を回路装置１０の外部へ放出させることができる。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する平面図（Ａ）、断面図（Ｂ）である。
【図２】本発明の回路装置を説明する平面図（Ａ）、断面図（Ｂ）である。
【図３】本発明の回路装置を説明する回路図（Ａ）、平面図（Ｂ）である。
【図４】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図５】本発明の回路装置の製造方法を説明する断面図である。
【図６】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図７】本発明の回路装置の製造方法を説明する平面図（Ａ）、断面図（Ｂ）である。
【図８】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）断面図である。
【図９】本発明の回路装置の製造方法を説明する平面図である。
【図１０】従来の回路装置を説明する断面図である。
【図１１】従来の回路装置を説明する断面図である。
【発明の属する技術分野】
本発明は半導体素子等の複数個の回路素子が内蔵された回路装置に関するものである。
【０００２】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図１０のように、プリント基板ＰＳに実装される。
【０００３】
またこのパッケージ型半導体装置６１は、半導体チップ６２の周囲を樹脂層６３で被覆し、この樹脂層６３の側部から外部接続用のリード端子６４が導出されたものである。しかし、このパッケージ型半導体装置６１は、リード端子６４が樹脂層６３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００４】
図１１は、支持基板としてガラスエポキシ基板６５を採用した、チップサイズよりも若干大きいＣＳＰ６６を示すものである。ここではガラスエポキシ基板６５にトランジスタチップＴが実装されたものとして説明していく。
【０００５】
このガラスエポキシ基板６５の表面には、第１の電極６７、第２の電極６８およびダイパッド６９が形成され、裏面には第１の裏面電極７０と第２の裏面電極７１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極６７と第１の裏面電極７０が、第２の電極６８と第２の裏面電極７１が電気的に接続されている。またダイパッド６９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極６７が金属細線７２を介して接続され、トランジスタのベース電極と第２の電極６８が金属細線７２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板６５に樹脂層７３が設けられている。
【０００６】
前記ＣＳＰ６６は、ガラスエポキシ基板６５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極７０、７１までの延在構造が簡単であり、安価に製造できるメリットを有する。また前記ＣＳＰ６６は、図１０のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６６、パッケージ型半導体装置６１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられていた。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述したような半導体装置は以下のような問題点を有していた。
【０００８】
第１に、ＣＳＰ６６のような構造で多数個の半導体素子等を内蔵した回路装置を構成した場合、内蔵される半導体素子の発熱等による使用状況下の温度変化により回路装置とそれが実装される基板ＰＳとが異なる熱膨張率で膨張する。このことから、回路装置と基板ＰＳとを接続する半田電極等の接続手段にストレスが作用し、結果的に接続手段が破損してしまう問題があった。
【０００９】
第２に、従来例で説明したＣＳＰ６６では、トランジスタＴは、金属細線７２およびガラスエポキシ基板６５上に形成された導電パターンを介して、電気的・熱的に実装基板ＰＳに接続していた。このことから、トランジスタＴの放熱性が不足してしまう問題があった。
【００１０】
本発明はこのような問題を鑑みて成されたものであり、本発明の目的は、固着基板との固着強度を向上させた回路装置を提供することにある。本発明の更なる目的は、内蔵される半導体素子の熱を効率的に外部に放出させる回路装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、第１に、四隅に配置された複数の第１の導電パターンと、前記第１の導電パターンの裏面に設けた第１の外部電極と、前記第１の導電パターンを除いた領域に配置した第２の導電パターンと、前記第２の導電パターンの裏面に設けた第２の外部電極と、前記第１の導電パターンに実装した回路素子と、前記第１の導電パターンおよび前記第２の導電パターンの裏面を露出させて前記導電パターンおよび前記回路素子を封止する絶縁性樹脂とを有し、前記第１の外部電極の大きさを、第２の外部電極よりも大きく形成して固着基板への固着強度を確保することを特徴とする。
【００１２】
本発明は、第２に、前記各第１の外部電極を同等の大きさで且つ対称に形成することを特徴とする。
【００１３】
本発明は、第３に、前記第１の導電パターンの大きさを、前記回路素子の大きさよりも充分に大きく形成し、前記回路素子から発生した熱を前記第１の外部電極を介して外部に放出させることを特徴とする。
【００１４】
【発明の実施の形態】
（回路装置１０の構成を説明する第１の実施の形態）
図１を参照して、本発明の回路装置１０の構成等を説明する。図１（Ａ）は回路装置１０の平面図であり、図１（Ｂ）は回路装置１０の断面図である。
【００１５】
図１（Ａ）および図１（Ｂ）を参照して、回路装置１０は、四隅に配置された複数の第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄと、第１の導電パターンの裏面に設けた第１の外部電極１５Ａ、１５Ｂ、１５Ｃおよび１５Ｄと、第１の導電パターンを除いた領域に配置した第２の導電パターン１１Ｅと、第２の導電パターン１１Ｅの裏面に設けた第２の外部電極１５Ｅとを有している。更に、第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄには回路素子１２が実装されている。そして、絶縁性樹脂１３により、第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄと、第２の導電パターン１１Ｅの裏面を露出させて前記導電パターンおよび回路素子１２は封止されている。このような各構成要素を以下にて説明する。
【００１６】
第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄは銅等の金属から成り、裏面を露出させて絶縁性樹脂１３に埋め込まれている。上述したように、第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄは回路装置１０の４隅に４個が配置されており、その２辺は外形となっている。各々の第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄには回路素子１２が実装されている。第１の導電パターン１１Ａの形状は基本的には矩形であるが、内部に構成される回路に応じてその形状を変形させることもできる。例えば、同平面図に示すように、金属細線１４のボンディングパッドとなる領域を確保するために、第１の導電パターン１１Ｄを局所的に横方向に延在させることもできる。すなわち、第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄの形状は同一でなくても良い。
【００１７】
第２の導電パターン１１Ｅは銅等の金属から成り、裏面を露出させて絶縁性樹脂１３に埋め込まれている。第２の導電パターン１１Ｅは、第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄの間に設けられている。第２の導電パターン１１Ｅは、回路装置１０の中央部付近から十字形に配列するように複数個が設けられている。また、第２の導電パターン１１Ｅは、金属細線１４等を介して、第１の導電パターン上に実装された回路素子１２と電気的に接続されている。ここでは、中央部付近に設けた十字形の第２の導電パターン１１Ｅは、接地電位として働く導電パターンである。そして、その他の第２の導電パターン１１Ｅは、例えば金属細線１４のボンディングパッド等として働く導電パターンである。
【００１８】
回路素子１２としては、抵抗やコンデンサ等の受動素子および半導体素子等の能動素子を全般的に採用される。ここでは、同平面図に示すように、４隅に配置された第１の導電パターン１１Ａのそれぞれに、ダイオードまたはトランジスタの何れかが１つ実装されている。そして、第１の導電パターン１１Ａ上に実装された回路素子は、金属細線１４を介して他の導電パターン電気的に接続されている。更にここでは、導電パターンを跨ぐようにチップ抵抗器が実装されている。回路素子の実装は、半田やＡｇペースト等のロウ材を介して行われる。
【００１９】
絶縁性樹脂１３は、導電パターン１１の裏面を露出させて、全体を封止している。ここでは、回路素子１２、金属細線１４および導電パターン１１を封止している。絶縁性樹脂１３の材料としては、トランスファーモールドにより形成される熱硬化性樹脂や、インジェクションモールドにより形成される熱可塑性樹脂を採用することができる。本発明で使用する絶縁性樹脂１３は、熱の伝導性に優れたものである。従って、回路素子１２からの発熱は効率的に第２の導電パターン１１Ｅ等に伝導する。
【００２０】
図２を参照して、上述した回路装置１０が固着基板２０に実装された状態を説明する。図２（Ａ）は回路装置１０の裏面図であり、図２（Ｂ）は回路装置１０が固着基板２０に固着された状態を示す断面図である。
【００２１】
図２（Ａ）を参照して、回路装置１０の裏面の状態を説明する。この図では、導電パターン１１を点線で示し、外部電極１５をハッチングが施された領域で示している。回路装置１０は全体が絶縁性樹脂１３で支持されている。従って、回路装置１０の裏面に於いては、絶縁性樹脂１３から第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄと、第２の導電パターン１１Ｅが露出する形になる。そして、第１の導電パターンおよび第２の導電パターンの裏面には、回路装置１０と外部との電気的・熱的な接続を行うために、半田等から成る外部電極１５が形成される。更に、回路装置１０の裏面の外部電極を設けない箇所は、導電パターン１１の保護等を目的としてレジストにより被覆する場合もある。
【００２２】
第１の外部電極１５Ａ、１５Ｂ、１５Ｃおよび１５Ｄは、第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄの裏面に設けられて外部との電気的・熱的な接合を行う電極である。ここでは、４隅に設けた４個の第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄのそれぞれの裏面に、大型の第１の外部電極１５Ａ、１５Ｂ、１５Ｃおよび１５Ｄが設けられている。従って、第１の外部電極１５Ａ、１５Ｂ、１５Ｃおよび１５Ｄは、回路装置１０の裏面の４隅に４個が形成される。更に、４個の第１の外部電極１５Ａ、１５Ｂ、１５Ｃおよび１５Ｄは、同じ形状に形成されて、回路装置１０の裏面に左右・上下に対称に配置されている。また、それぞれの第１の外部電極１５Ａの大きさは同等に形成されている。第１の導電パターン１１は、内部に構成される回路によってその形状が変化する場合があるが、第１の外部電極１５Ａの形状は矩形である。なお、第１の外部電極１５Ａは、半田等のロウ材を材料として形成されている。
【００２３】
第２の外部電極１５Ｅは、主に第２の導電パターン１１Ｅの裏面に設けられており、外部との電気的・熱的な接合を行う電極である。第２の外部電極１５Ｅは、回路装置１０の裏面に於いて、中央部付近から十字形に複数個が配置されている。更に、第２の外部電極１５Ｅは等間隔に配置されている。ここでは、中央部付近に配置された第２の導電パターン１１Ｅには複数個の第２の外部電極１５Ｅが設けられている。そして、周辺部に配置された第２の導電パターン１１Ａの裏面には、各々に１つの第２の外部電極１５Ｅが設けられている。また、第２の外部電極１５Ｅは、第１の導電パターン１１Ａの裏面に設けられても良い。なお、第２の外部電極１５Ａは半田等のロウ材を材料として形成されており、そのサイズは第１の外部電極１５Ａよりも小さく形成される。
【００２４】
図２（Ｂ）を参照して、回路装置１０が固着基板２０に実装された状態を説明する。ここでは、半田等のロウ材より成る外部電極１５をリフロー工程により、固着基板２０上に形成された導電路２１に回路装置１０は固着されている。回路装置１０裏面の四隅に配置された第１の外部電極１５Ａ、１５Ｂ、１５Ｃおよび１５Ｄが十分に大きく形成されているので、リフロー行程に於いては、固着基板２０上で回路装置１０が回転して位置がずれてしまうのを防止することができる。またこのことにより、第１の外部電極１５Ａ、１５Ａ、１５Ｂ、１５Ｃおよび１５Ｄと第２の外部電極１５Ｅを、セルフアラインにより、固着基板２０上の導電路２１の所望の箇所に正確に固着させることができる。
【００２５】
回路素子１２は、第１の導電パターン１１Ａおよび第１の外部電極１５Ａを介して、固着基板２０の導電路２１と電気的・熱的に結合している。即ち、原則的には、表面に回路素子１２が実装される導電パターン１１に形成される外部電極１５は大きく形成され、表面に回路素子が実装されない導電パターン１１に形成される外部電極は小さく形成される。ここで、導電パターン１１に実装される回路素子１２が発熱を伴わない素子である場合は、その導電パターン裏面に形成される外部電極１５を小さく形成しても良い。
【００２６】
図３を参照して、回路装置１０の内部に形成される電気回路の１例を説明する。図３（Ａ）は、内蔵される電圧制御回路の回路図である。図３（Ｂ）は、図３（Ａ）に示すような回路が形成された回路装置の平面図である。
【００２７】
図３（Ａ）を参照して、回路装置１０に内蔵される電圧制御回路を説明する。この回路は、コレクタにＶｉｎが接続されてエミッタにＶｏｕｔが接続される第１のトランジスタＴＲ１と、第１のトランジスタＴＲ１のコレクタに接続された第１のダイオードＤ１および第２のダイオードＤ２と、抵抗Ｒ１を介して第１のトランジスタＴＲ１のベースにドレインが接続された第２のトランジスタＴＲ２とを有している。ここでは、第１のトランジスタＴＲ１としてバイポーラ・トランジスタを採用し、第２のトランジスタＴＲ２としてＭＯＳＦＥＴを採用している。
【００２８】
上記のように構成された電圧制御回路の動作例を以下にて説明する。第２のトランジスタＴＲ２のゲートにパルス電圧が印加されることにより、第２のトランジスタＴＲ２を断続的にＯＮ−ＯＦＦ状態にする。従って、第２のトランジスタＴＲ２がＯＮ状態であるときは、第１のトランジスタＴＲ１もまたＯＮ状態になり、Ｖｏｕｔの電圧を制御している。
【００２９】
このように、第２のトランジスタＴＲ２をパルス制御することで、第１のトランジスタＴＲ１のＯＮ−ＯＦＦを制御して、Ｖｏｕｔの電圧の値を制御している。本発明では、例えばＶｉｎの電圧は６Ｖであり、Ｖｏｕｔの電圧は４Ｖになるように制御されているので、ＶｉｎとＶｏｕｔの電圧差約２Ｖに対応した熱が、回路素子から発生している。
【００３０】
図３（Ｂ）を参照して、電圧制御回路を構成する回路素子の配置を説明する。回路を構成するダイオードおよびトランジスタは、第１の導電パターン上にロウ材を介して実装されている。また、抵抗Ｒ１については離間した２つの導電パターンを跨ぐようにして実装されている。
【００３１】
第１のダイオードＤ１および第２のダイオードＤ２は、例えばショットキーダイオードであり、カソードを下面にして第１の導電パターン１１Ａに実装されている。従って、第１のダイオードＤ１および第２のダイオードＤ２が有するカソードからの発熱は、第１の導電パターン１１Ａを介して外部へ放出される。なお、ダイオードのアノードは、金属細線１４を介して、他の導電パターン１１と電気的に接続されている。
【００３２】
第１のトランジスタＴＲ１および第２のトランジスタＴＲ２は、第１の導電パターンに実装されている。従って、トランジスタの発熱は、第１の導電パターン１１Ａを介して外部に放出される。なお、トランジスタの制御部および流入部は、金属細線１４を介して他の導電パターンと電気的に接続されている。
【００３３】
第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄは、それらに実装される回路素子１２よりも十分に大きく形成されている。そして、第１の導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄの大部分と対応する第１の外部電極１５Ａ、１５Ｂ、１５Ｃおよび１５Ｄにほぼ重畳するように、回路素子１２は固着されている。
【００３４】
本発明の特徴は、充分に大きく形成された第１の外部電極１５Ａにより、回路装置１０が固着基板２０に固着されることで固着強度が向上されることにある。具体的には、回路素子１２の発熱等の使用状況下の温度変化により、回路装置１０および固着基板２０の両方が加熱された場合、両者の熱膨張係数の相違から、両者は異なる量の変形を示す。従って、使用状況下の温度変化により、両者を接続する外部電極１５には応力し、この応力が大きいと外部電極１５は破損してしまう。そして、この応力の大きさは、回路装置の中心部からの距離に比例する。即ち、回路装置１０の周辺部に設けられた外部電極１５に、最も大きい応力が作用する。本発明では、回路装置１０の周辺部に充分に大きいサイズの第１の外部電極１５Ａを設けて、外部電極１５が破損するのを防止している。このように、周辺部に配置した第１の外部電極１５Ａを大きく形成することにより、その剛性を向上させることにより作用する応力に対抗させている。
【００３５】
本発明の更なる特徴は、回路素子１２が実装された第１の導電パターン１１Ａを大きく形成することにより、回路素子１２から発生する熱を外部に積極的に放出させることにある。具体的には、第１の導電パターン１１Ａおよびその裏面に形成された第１の半田電極１５Ａは、回路素子よりも充分に大きく形成されている。従って、両者のサイズが大きいので、熱を通過させる経路を大きく形成することができる。このことから、より多くの熱を、第１の導電パターン１１Ａおよび第１の外部電極１５Ａは通過させることができる。回路素子１２から発生した熱は、第１の導電パターン１１Ａおよび第１の外部電極１５Ａの順序で外部に放出され、導電路２１を介して固着基板２０から外部に放出される。
【００３６】
（回路装置１０の製造方法を説明する第２の実施の形態）
本発明の回路装置１０は次の様な工程で製造される。即ち、導電箔４０を用意する工程と、導電箔４０に導電箔４０の厚みよりも浅い分離溝４１を形成して導電パターン５１を形成する工程と、所望の導電パターン５１の各回路装置部４５に回路素子１２を固着する工程と、回路素子１２と所望の導電パターン５１とのワイヤボンディングを行う工程と、各回路装置部４５の回路素子１２を一括して被覆し、分離溝４１に充填されるように絶縁性樹脂１３で共通モールドする工程と、絶縁性樹脂１３が露出するまで導電箔４０の裏面を除去する工程と、絶縁性樹脂１３をダイシングすることにより回路装置部に分離する工程とから構成されている。以下に、本発明の各工程を図４〜図９を参照して説明する。
【００３７】
本発明の第１の工程は、図４から図６に示すように、導電箔４０を用意し、導電箔４０に導電箔４０よりも浅い分離溝４１をエッチングにより形成して、導電パターン５１を形成することにある。
【００３８】
本工程では、まず図４（Ａ）の如く、シート状の導電箔４０を用意する。この導電箔４０は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。
【００３９】
導電箔４０の厚さは、後のエッチングを考慮すると１０μｍ〜３００μｍ程度が好ましいが、３００μｍ以上でも１０μｍ以下でも基本的には良い。後述するように、導電箔４０の厚みよりも浅い分離溝４１が形成できればよい。
【００４０】
尚、シート状の導電箔４０は、所定の幅、例えば４５ｍｍでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔４０が用意され、後述する各工程に搬送されても良い。
【００４１】
具体的には、図４（Ｂ）に示す如く、短冊状の導電箔４０に多数の回路装置部４５が形成されるブロック４２が４〜５個離間して並べられる。各ブロック４２間にはスリット４３が設けられ、モールド工程等での加熱処理で発生する導電箔４０の応力を吸収する。また導電箔４０の上下周端にはインデックス孔４４が一定の間隔で設けられ、各工程での位置決めに用いられる。続いて、導電パターンを形成する。
【００４２】
まず、図５に示す如く、導電箔４０の上に、ホトレジスト（耐エッチングマスク）ＰＲを形成し、導電パターン５１となる領域を除いた導電箔４０が露出するようにホトレジストＰＲをパターニングする。そして、図６（Ａ）に示す如く、導電箔４０を選択的にエッチングする。
【００４３】
図６（Ｂ）に具体的な導電パターン５１を示す。本図は図４（Ｂ）で示したブロック４２の１個を拡大したもの対応する。ハッチング部分の１個が１つの回路装置部４５であり、１つのブロック４２には２行２列のマトリックス状に多数の回路装置部４５が配列され、各回路装置部４５毎に同一の導電パターン５１が設けられている。各ブロックの周辺には枠状のパターン４６が設けられ、それと少し離間しその内側にダイシング時の位置合わせマーク４７が設けられている。枠状のパターン４６はモールド金型との嵌合に使用し、また導電箔４０の裏面エッチング後には絶縁性樹脂１３の補強をする働きを有する。ここで、導電パターン５１は、第１の導電パターン１１Ａ〜１１Ｄと、第２の導電パターン１１Ｅから構成されている。
【００４４】
本発明の第２の工程は、図７に示す如く、所望の導電パターン５１の各回路装置部４５に回路素子１２を固着し、回路素子１２の電極と所望の導電パターン５１とをワイヤボンディングすることにある。
【００４５】
ここでは、回路素子１２として、半導体素子およびチップ抵抗が、第１の導電パターン１１〜１４にダイボンディングされる。その後、各回路装置部の回路素子１２のベース電極およびゲート電極を、熱圧着によるボールボンディング及び超音波によるウェッヂボンディングにより一括してワイヤボンディングを行う。具体的には、各回路素子１２のゲート電極およびベース電極が、金属細線を介して、第１または第２の導電パターンと接続される。
【００４６】
本発明の第３の工程は、図８に示す如く、各回路装置部４５の回路素子１２を一括して被覆し、分離溝４１に充填されるように絶縁性樹脂１３で共通モールドすることにある。
【００４７】
本工程では、図８（Ａ）に示すように、絶縁性樹脂１３は回路素子１２および複数の導電パターンを完全に被覆し、分離溝４１には絶縁性樹脂１３が充填され、分離溝４１と嵌合して強固に結合する。そして絶縁性樹脂１３により導電パターン５１が支持されている。
【００４８】
また本工程では、トランスファーモールド、インジェクションモールド、またはポッティングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００４９】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図８（Ｂ）に示すように各ブロック４２は１つの共通のモールド金型に回路装置部６３を納め、各ブロック毎に１つの絶縁性樹脂１３で共通にモールドを行う。このために従来のトランスファーモールド等の様に各回路装置部を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れる。
【００５０】
本工程の特徴は、絶縁性樹脂１３を被覆するまでは、導電パターン５１となる導電箔４０が支持基板となることである。従来では、本来必要としない支持基板を採用して導電パターンを形成しているが、本発明では、支持基板となる導電箔４０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００５１】
また分離溝４１は、導電箔の厚みよりも浅く形成されているため、導電箔４０が導電パターン５１として個々に分離されていない。従ってシート状の導電箔４０として一体で取り扱え、絶縁性樹脂１３をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００５２】
本発明の第４の工程は、絶縁性樹脂が露出するまで導電箔４０の裏面を除去することにある。
【００５３】
本工程は、導電箔４０の裏面を化学的および／または物理的に除き、導電パターン５１として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【００５４】
実験では導電箔４０を全面ウェトエッチングし、分離溝４１から絶縁性樹脂１３を露出させている。この露出される面を図８（Ａ）では点線で示している。その結果、導電パターン５１となって分離される。
【００５５】
この結果、絶縁性樹脂１３に導電パターン５１の裏面が露出する構造となる。すなわち、分離溝４１に充填された絶縁性樹脂１３の表面と導電パターン５１の表面は、実質的に一致している構造となっている。従って、本発明の回路装置は従来の裏面電極のように段差が設けられないため、マウント時に半田等の表面張力でそのまま水平に移動してセルフアラインできる特徴を有する。
【００５６】
更に、導電パターン５１の裏面処理を行い、例えば図１に示す最終構造を得る。すなわち、必要によって露出した導電パターン５１に半田等の導電材を被着し、回路装置として完成する。
【００５７】
本発明の第５の工程は、図９に示す如く、絶縁性樹脂１３を各回路装置部４５毎にダイシングにより分離することにある。
【００５８】
本工程では、ブロック４２をダイシング装置の載置台に真空で吸着させ、ダイシングブレード４９で各回路装置部４５間のダイシングライン（一点鎖線）に沿って分離溝４１の絶縁性樹脂１３をダイシングし、個別の回路装置に分離する。
【００５９】
本工程で、ダイシングブレード４９は、ほぼ絶縁性樹脂１３を切断する切削深さで行い、ダイシング装置からブロック４２を取り出した後にローラでチョコレートブレークするとよい。ダイシング時は予め前述した第１の工程で設けた各ブロックの位置合わせマーク４７を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングラインをダイシングをした後、載置台を９０度回転させて横方向のダイシングライン７０に従ってダイシングを行う。
【００６０】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【００６１】
第１に、回路装置１０の４隅に設けた第１の外部電極を充分に大きく形成することにより、回路装置１０を固着基板に実装する際や使用状況下の温度変化を原因として、外部電極１５にストレスが作用して破損するのを防止することができる。
【００６２】
第２に、トランジスタやダイオード等の回路素子１２が実装される第１の導電パターン１１Ａを回路素子１２よりも充分に大きく形成することにより、回路素子１２の発熱を回路装置１０の外部へ放出させることができる。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する平面図（Ａ）、断面図（Ｂ）である。
【図２】本発明の回路装置を説明する平面図（Ａ）、断面図（Ｂ）である。
【図３】本発明の回路装置を説明する回路図（Ａ）、平面図（Ｂ）である。
【図４】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図５】本発明の回路装置の製造方法を説明する断面図である。
【図６】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図７】本発明の回路装置の製造方法を説明する平面図（Ａ）、断面図（Ｂ）である。
【図８】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）断面図である。
【図９】本発明の回路装置の製造方法を説明する平面図である。
【図１０】従来の回路装置を説明する断面図である。
【図１１】従来の回路装置を説明する断面図である。
Claims (3)
- 四隅に配置された複数の第１の導電パターンと、前記第１の導電パターンの裏面に設けた第１の外部電極と、前記第１の導電パターンを除いた領域に配置した第２の導電パターンと、前記第２の導電パターンの裏面に設けた第２の外部電極と、前記第１の導電パターンに実装した回路素子と、前記第１の導電パターンおよび前記第２の導電パターンの裏面を露出させて前記導電パターンおよび前記回路素子を封止する絶縁性樹脂とを有し、
前記第１の外部電極の大きさを、第２の外部電極よりも大きく形成して固着基板への固着強度を確保することを特徴とする回路装置。 - 前記各第１の外部電極を同等の大きさで且つ対称に形成することを特徴とする請求項１記載の回路装置。
- 前記第１の導電パターンの大きさを、前記回路素子の大きさよりも充分に大きく形成し、前記回路素子から発生した熱を前記第１の外部電極を介して外部に放出させることを特徴とする請求項１記載の回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002190793A JP3863816B2 (ja) | 2002-06-28 | 2002-06-28 | 回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002190793A JP3863816B2 (ja) | 2002-06-28 | 2002-06-28 | 回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004039679A true JP2004039679A (ja) | 2004-02-05 |
| JP3863816B2 JP3863816B2 (ja) | 2006-12-27 |
Family
ID=31700625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002190793A Expired - Fee Related JP3863816B2 (ja) | 2002-06-28 | 2002-06-28 | 回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3863816B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186018A (ja) * | 2004-12-27 | 2006-07-13 | Sanyo Electric Co Ltd | 回路装置および携帯機器 |
| WO2019175950A1 (ja) * | 2018-03-13 | 2019-09-19 | 新電元工業株式会社 | 電子モジュール及び電源装置 |
-
2002
- 2002-06-28 JP JP2002190793A patent/JP3863816B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186018A (ja) * | 2004-12-27 | 2006-07-13 | Sanyo Electric Co Ltd | 回路装置および携帯機器 |
| JP4592413B2 (ja) * | 2004-12-27 | 2010-12-01 | 三洋電機株式会社 | 回路装置 |
| WO2019175950A1 (ja) * | 2018-03-13 | 2019-09-19 | 新電元工業株式会社 | 電子モジュール及び電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3863816B2 (ja) | 2006-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6833609B1 (en) | Integrated circuit device packages and substrates for making the packages | |
| JP4093818B2 (ja) | 半導体装置の製造方法 | |
| JP4115228B2 (ja) | 回路装置の製造方法 | |
| JP4353853B2 (ja) | 回路装置の製造方法および板状体 | |
| US20040136123A1 (en) | Circuit devices and method for manufacturing the same | |
| JP2002280480A (ja) | 回路装置の製造方法 | |
| JP2002280488A (ja) | 回路装置の製造方法 | |
| JP2004221399A (ja) | リードフレーム、その製造方法、それを用いた半導体装置およびその製造方法 | |
| JP2004071899A (ja) | 回路装置およびその製造方法 | |
| JP3600131B2 (ja) | 回路装置の製造方法 | |
| JP2004207275A (ja) | 回路装置およびその製造方法 | |
| JP4073308B2 (ja) | 回路装置の製造方法 | |
| JP3863816B2 (ja) | 回路装置 | |
| JP3574025B2 (ja) | 回路装置およびその製造方法 | |
| JP4283240B2 (ja) | 半導体装置の製造方法 | |
| JP2006156574A (ja) | 回路装置およびその製造方法 | |
| JP2004006670A (ja) | スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3913622B2 (ja) | 回路装置 | |
| JP3600137B2 (ja) | 回路装置の製造方法 | |
| JP4097486B2 (ja) | 回路装置の製造方法 | |
| JP3600130B2 (ja) | 回路装置の製造方法 | |
| JP3600135B2 (ja) | 回路装置の製造方法 | |
| JP2004071900A (ja) | 回路装置 | |
| JP4014449B2 (ja) | 回路装置 | |
| JP3600132B2 (ja) | 回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060929 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |