CN106876353A - 凸块结构与其制作方法 - Google Patents

凸块结构与其制作方法 Download PDF

Info

Publication number
CN106876353A
CN106876353A CN201610103905.0A CN201610103905A CN106876353A CN 106876353 A CN106876353 A CN 106876353A CN 201610103905 A CN201610103905 A CN 201610103905A CN 106876353 A CN106876353 A CN 106876353A
Authority
CN
China
Prior art keywords
projection
cube structure
electroplate liquid
projection body
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610103905.0A
Other languages
English (en)
Other versions
CN106876353B (zh
Inventor
卢东宝
徐子涵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Publication of CN106876353A publication Critical patent/CN106876353A/zh
Application granted granted Critical
Publication of CN106876353B publication Critical patent/CN106876353B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D15/00—Electrolytic or electrophoretic production of coatings containing embedded materials, e.g. particles, whiskers, wires
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/003—Electroplating using gases, e.g. pressure influence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

本发明提供一种凸块结构与其制作方法。凸块结构包括凸块本体以及多个孔隙。孔隙分布于凸块本体中，其中孔隙的直径介于0.05微米至1微米之间，且凸块本体与孔隙间的孔隙度介于25％至75％之间。凸块结构的制作方法，包括下列步骤：将多个气泡掺杂于电镀液中。藉由电镀液形成凸块本体于镀件上，且气泡混入凸块本体中，以构成分布于凸块本体中的多个孔隙，其中孔隙的直径介于0.05微米至1微米之间，且凸块本体与孔隙间的孔隙度介于25％至75％之间。本发明使凸块结构具有高孔隙度与弹性，从而提高凸块结构的接合效果，并同时降低生产成本。

Description

凸块结构与其制作方法
技术领域
本发明涉及一种凸块结构与其制作方法。
背景技术
近年来，随着电子产品的需求朝向高功能化、信号传输高速化及电路组件高密度化，半导体相关产业的技术也不断演进。一般而言，半导体晶圆在完成集成电路(integrated circuit)的制作之后，需通过导电结构(例如凸块、导线)电性连接集成电路的外接垫和其他组件(例如基板、印刷电路板)，方能传递电性信号。
以电镀凸块结构为例，其应用常见于薄膜覆晶封装(Chip on Film，COF)或玻璃覆晶(Chip on Glass，COG)。一般而言，凸块结构藉由电镀制程直接制作于半导体晶圆的表面上，而后在半导体晶圆单分成单颗芯片后，藉由形成于芯片上的凸块结构使芯片电性连接软性基板(即薄膜基板)或玻璃基板上的导电图案(例如是引脚或者导电接点)。凸块结构与导电图案可以通过直接压合而形成共晶键结，例如COF封装中，薄膜基板上的引脚与凸块压合，使引脚局部沉入凸块中形成共晶键结。此时，若凸块结构的硬度太高，即可能造成引脚与凸块结构无法有效键结，且凸块结构在压合过程中也可能破坏芯片上的导电结构或是薄膜基板上的引脚，使得信号无法正常传输。此外，凸块结构与导电图案也可利用导电胶(例如异方性导电胶)中的导电粒子达到电性连接，然而导电粒子也可能未有效分布于凸块结构与导电图案之间，从而降低凸块结构的电性接合效果。另外，若以价格较高的贵金属材料(例如金)制作整个凸块结构，将使凸块结构的生产成本无法有效降低。
发明内容
本发明提供一种凸块结构与其制作方法，其适于使凸块结构具有高孔隙度与弹性，从而提高凸块结构的接合效果，并同时降低生产成本。
本发明的凸块结构包括凸块本体以及多个孔隙。孔隙分布于凸块本体中，其中孔隙的直径介于0.05微米至1微米之间，且凸块本体与孔隙间的孔隙度介于25％至75％之间。
本发明的凸块结构的制作方法包括下列步骤：将多个气泡掺杂于电镀液中。藉由电镀液形成凸块本体于镀件上，且气泡混入凸块本体中，以构成分布于凸块本体中的多个孔隙，其中孔隙的直径介于0.05微米至1微米之间，且凸块本体与孔隙间的孔隙度介于25％至75％之间。
在本发明的一实施例中，上述的孔隙藉由起泡剂所产生的多个气泡混入用于形成凸块本体的电镀液中，伴随电镀液形成凸块本体时所构成。
在本发明的一实施例中，上述的凸块本体的材质包括金、银或铜。
在本发明的一实施例中，上述的凸块本体与孔隙间的孔隙度介于25％至50％之间。
在本发明的一实施例中，上述的凸块本体与孔隙间的孔隙度介于30％至40％之间。
在本发明的一实施例中，上述的气泡藉由在电镀液中加入起泡剂所产生。
在本发明的一实施例中，上述的电镀液中的多个离子堆栈沉积构成凸块本体，气泡掺杂于离子之间，以在离子堆栈时混入凸块本体并构成孔隙。
在本发明的一实施例中，上述的电镀液包括含有金、银或铜离子的材质，而离子包括金、银或铜离子。
在本发明的一实施例中，上述的藉由电镀液形成凸块本体的步骤包括均匀搅拌电镀液，使气泡悬浮于电镀液中。
基于上述，本发明的凸块结构与其制作方法将多个气泡掺杂于电镀液中，并藉由电镀液形成凸块本体，使气泡混入凸块本体中，以构成分布于凸块本体中的多个孔隙。如此，凸块结构包括凸块本体以及分布于其中的孔隙，其中孔隙的直径介于0.05微米至1微米之间，且凸块本体与孔隙间的孔隙度介于25％至75％之间。据此，本发明的凸块结构与其制作方法适于使凸块结构具有高孔隙度与弹性，从而提高凸块结构的接合效果，并同时降低生产成本。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是本发明一实施例的凸块结构的示意图；
图2是图1的凸块结构的制作流程示意图。
附图标记：
10：载体
20：电镀装置
22：电镀液
24：气泡
26：阴极
28：阳极
30：镀件
32：特定区域
34：阻隔结构
100：凸块结构
110：凸块本体
120：孔隙
d：直径
h：高度
V：电源供应器
w：宽度
具体实施方式
图1是本发明一实施例的凸块结构的示意图。请参考图1，在本实施例中，凸块结构100包括凸块本体110以及多个孔隙120。孔隙120分布于凸块本体110中，其中孔隙120的直径d介于0.05微米至1微米之间，且凸块本体110与孔隙120间的孔隙度(porosity)介于25％至75％之间。具体来说，所述凸块结构100可以制作在半导体晶圆或者其他适用的载体10上，作为所述载体10与其他电子组件(如电路板或其他适用的电子组件)之间电性连接的导电结构。其中，常见的凸块结构是在电镀制程中藉由电镀液中的离子堆栈沉积所构成。相对地，本实施例的凸块结构100更在制作过程中于凸块本体110上形成孔隙120，以提高凸块结构100的整体孔隙度，使其具有弹性。
图2是图1的凸块结构的制作流程示意图。请参考图1与图2，在本实施例中，凸块结构100的制作方法包括下列步骤。首先，在电镀装置20(例如是电镀槽)中放入电镀液22，并将多个气泡24掺杂于电镀液22中。接着，藉由电镀液22形成凸块本体110于镀件30上，且气泡24混入凸块本体110中，以构成分布于凸块本体110中的多个孔隙120。具体而言，所述孔隙120可藉由起泡剂所产生的多个气泡24(显示于图2)混入用于形成凸块本体110的电镀液22中，伴随电镀液22形成凸块本体110时所构成。
详细而言，镀件30通常是固定于工件支架(未显示)上，然后浸置于含电镀液22的电镀槽中。电源供应器V电性连接至固定镀件30的工件支架，并提供负极输出至工件支架而构成阴极26。电镀装置20中还设置有阳极28，电源供应器V则提供正极输出至阳极28。于电镀过程中，电源供应器V施加电压，致使电荷自阳极28流向镀件30(即阴极26)。电荷流动产生电化学反应(即氧化还原反应)使电镀液22内的多个离子堆栈沉积构成凸块本体110于镀件30上。更进一步地说，所述电镀液22包括含有金、银或铜离子的材质，例如是氰化金钾(KAu(CN)2)、氰化银钾(KAg(CN)2)或硫酸铜(CuSO4)，而离子包括金、银或铜离子，但本发明不以此为限制。另外，所述镀件30例如是前述的半导体晶圆或其他适用的载体10(显示于图1)，而凸块本体110于此制作方法中形成于镀件30(即载体10)上。换言之，藉由电镀制程，电镀液22中的离子通过氧化还原反应朝向位于阴极26的镀件30移动，并堆栈沉积构成凸块本体110。此外，凸块本体110可形成在作为镀件30的半导体晶圆的特定区域32，而所述特定区域32可以是由在镀件30上的阻隔结构34(例如是图案化光阻)所区隔而成，即凸块本体110形成在阻隔结构34所环绕构成的特定区域32内，但本发明不以此为限制。
另外，在本实施例中，所述气泡24可藉由在电镀液22中加入起泡剂(未显示)所产生，且其所产生的气泡24的直径不大于孔隙120的直径。藉此，电镀液22中的多个离子堆栈沉积构成凸块本体110，而同时气泡24掺杂于所述离子之间，以在离子堆栈时混入凸块本体110并构成孔隙120。其中，藉由电镀液22形成凸块本体110的步骤包括均匀搅拌电镀液22，使气泡24较均匀地悬浮于电镀液22中。此举有助于由气泡24所构成的孔隙120均匀分布于凸块本体110中。
请参考图1，在本实施例中，凸块结构100藉由上述制作方法形成于载体10(即前述镀件30)，其中凸块本体110的材质包括金、银或铜，但本发明不以此为限制。另外，所述凸块本体110的高度h约为12微米至15微米之间，而宽度w约为10微米至15微米之间，但本发明不以此为限制。其中，由气泡24所构成的孔隙120的直径介于0.05微米至1微米之间，且凸块本体110与孔隙120间的孔隙度介于25％至75％之间。较佳地，凸块本体110与孔隙120间的孔隙度介于25％至50％之间。更佳地，凸块本体110与孔隙120间的孔隙度介于30％至40％之间。然而，本发明不以此为限制，所述孔隙度可依据需求调整。
由此可知，在本实施例中，所述孔隙120是由气泡24在电镀制程中在凸块本体110中所构成，不同于凸块本体110在离子堆栈沉积过程中自然产生于离子之间的间隙，故凸块结构100相较于常见的凸块结构具有较高的孔隙度，进而使凸块结构100具有弹性。藉由上述设计，当作为载体10的半导体晶圆通过凸块结构100作为导电结构而电性连接至其他电子组件(如电路板)时，凸块结构100可通过导电胶或其他适用的方式压合至电子组件的导电图案(例如导电接点或者引脚)上。此时，由于凸块结构100具有高孔隙度与弹性，故可降低凸块结构100在压合过程中破坏导电图案(例如造成引脚断裂)的机率，而凸块结构100亦可有效通过孔隙120嵌合导电胶中的导电粒子，以提高其接合效果。并且，相较于以金或其他贵金属材料制作整个凸块结构而言，凸块结构100在凸块本体110中形成孔隙120，使得凸块结构100中的金属材质比例降低，进而有效降低生产成本。据此，凸块结构100与其制作方法适于使凸块结构100具有高孔隙度与弹性，从而提高凸块结构100的接合效果，并同时降低生产成本。
综上所述，本发明的凸块结构与其制作方法将由起泡剂所产生的多个气泡掺杂于电镀液中，并藉由电镀液形成凸块本体，使气泡在电镀液的离子堆栈沉积构成凸块本体的过程中混入凸块本体中，从而构成分布于凸块本体中的多个孔隙。如此，凸块结构包括凸块本体以及分布于其中的孔隙，其中孔隙的直径介于0.05微米至1微米之间，且凸块本体与孔隙间的孔隙度介于25％至75％之间。据此，本发明的凸块结构与其制作方法适于使凸块结构具有高孔隙度与弹性，从而提高凸块结构的接合效果，并同时降低生产成本。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，故本发明的保护范围当视所附权利要求界定范围为准。

Claims (10)

1.一种凸块结构，其特征在于，包括：
凸块本体；以及
多个孔隙，分布于所述凸块本体中，其中所述多个孔隙的直径介于0.05微米至1微米之间，且所述凸块本体与所述多个孔隙间的孔隙度介于25％至75％之间。
2.根据权利要求1所述的凸块结构，其特征在于，所述多个孔隙藉由起泡剂所产生的多个气泡混入用于形成所述凸块本体的电镀液中，伴随所述电镀液形成所述凸块本体时所构成。
3.根据权利要求1所述的凸块结构，其特征在于，所述凸块本体的材质包括金、银或铜。
4.根据权利要求1所述的凸块结构，其特征在于，所述凸块本体与所述多个孔隙间的孔隙度介于25％至50％之间。
5.根据权利要求1所述的凸块结构，其特征在于，所述凸块本体与所述多个孔隙间的孔隙度介于30％至40％之间。
6.一种凸块结构的制作方法，其特征在于，包括：
将多个气泡掺杂于电镀液中；以及
藉由所述电镀液形成凸块本体于镀件上，且所述多个气泡混入所述凸块本体中，以构成分布于所述凸块本体中的多个孔隙，其中所述多个孔隙的直径介于0.05微米至1微米之间，且所述凸块本体与所述多个孔隙间的孔隙度介于25％至75％之间。
7.根据权利要求6所述的凸块结构的制作方法，其特征在于，所述多个气泡藉由在所述电镀液中加入起泡剂所产生。
8.根据权利要求6所述的凸块结构的制作方法，其特征在于，所述电镀液中的多个离子堆栈沉积构成所述凸块本体，所述多个气泡掺杂于所述多个离子之间，以在所述多个离子堆栈时混入所述凸块本体并构成所述多个孔隙。
9.根据权利要求8所述的凸块结构的制作方法，其特征在于，所述电镀液包括含有金、银或铜离子的材质，而所述多个离子包括金、银或铜离子。
10.根据权利要求8所述的凸块结构的制作方法，其特征在于，藉由所述电镀液形成所述凸块本体的步骤包括均匀搅拌所述电镀液，使所述多个气泡悬浮于所述电镀液中。
CN201610103905.0A 2015-12-10 2016-02-25 凸块结构与其制作方法 Active CN106876353B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104141549A TWI575623B (zh) 2015-12-10 2015-12-10 凸塊結構與其製作方法
TW104141549 2015-12-10

Publications (2)

Publication Number Publication Date
CN106876353A true CN106876353A (zh) 2017-06-20
CN106876353B CN106876353B (zh) 2019-03-19

Family

ID=58766391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610103905.0A Active CN106876353B (zh) 2015-12-10 2016-02-25 凸块结构与其制作方法

Country Status (2)

Country Link
CN (1) CN106876353B (zh)
TW (1) TWI575623B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091633A (zh) * 2017-12-13 2018-05-29 广东工业大学 纳米多孔铜互连层结构及其制备方法
CN117832170A (zh) * 2024-03-05 2024-04-05 北京大学 一种适用于电子封装的连接结构的制备方法及连接结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1871701A (zh) * 2003-10-24 2006-11-29 国际整流器公司 使用自傲互连材料的半导体器件封装
CN101351295A (zh) * 2005-12-30 2009-01-21 英特尔公司 芯片封装中的焊料泡沫，纳米多孔焊料，发泡焊料凸点，组装该芯片封装的方法，以及包含该芯片封装的系统
US20090096100A1 (en) * 2007-10-10 2009-04-16 Ryoichi Kajiwara Semiconductor apparatus, manufacturing method of semiconductor apparatus, and joint material
CN104681521A (zh) * 2006-06-20 2015-06-03 英特尔公司 用于集成电路制造的物品、工艺、系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI247826B (en) * 2003-11-26 2006-01-21 Chen Shu Mei Pre-treatment for plating on casting aluminum alloy
JP2006131926A (ja) * 2004-11-02 2006-05-25 Sharp Corp 微細孔に対するメッキ方法、及びこれを用いた金バンプ形成方法と半導体装置の製造方法、並びに半導体装置
JP5513784B2 (ja) * 2008-08-25 2014-06-04 日本エレクトロプレイテイング・エンジニヤース株式会社 硬質金系めっき液

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1871701A (zh) * 2003-10-24 2006-11-29 国际整流器公司 使用自傲互连材料的半导体器件封装
CN101351295A (zh) * 2005-12-30 2009-01-21 英特尔公司 芯片封装中的焊料泡沫，纳米多孔焊料，发泡焊料凸点，组装该芯片封装的方法，以及包含该芯片封装的系统
CN104681521A (zh) * 2006-06-20 2015-06-03 英特尔公司 用于集成电路制造的物品、工艺、系统
US20090096100A1 (en) * 2007-10-10 2009-04-16 Ryoichi Kajiwara Semiconductor apparatus, manufacturing method of semiconductor apparatus, and joint material

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091633A (zh) * 2017-12-13 2018-05-29 广东工业大学 纳米多孔铜互连层结构及其制备方法
CN117832170A (zh) * 2024-03-05 2024-04-05 北京大学 一种适用于电子封装的连接结构的制备方法及连接结构
CN117832170B (zh) * 2024-03-05 2024-05-07 北京大学 一种适用于电子封装的连接结构的制备方法及连接结构

Also Published As

Publication number Publication date
TW201721778A (zh) 2017-06-16
CN106876353B (zh) 2019-03-19
TWI575623B (zh) 2017-03-21

Similar Documents

Publication Publication Date Title
CN102386104B (zh) 四边扁平无接脚封装方法
CN104716120A (zh) 半导体结构及其制造方法
CN104051406B (zh) 半导体结构及其制造方法
CN106405892A (zh) 平板显示装置的压接结构和压接方法
CN105555023A (zh) 高导通透明玻璃基电路板
KR20100049668A (ko) 이방성 도전막 및 그 제조 방법, 및 그 이방성 도전막을 이용한 접합체
JP2006302716A (ja) 導電性粒子及び異方性導電材料
JP2012153974A (ja) 化学パラジウム／金めっき皮膜構造及びその製造方法、銅線またはパラジウム／銅線で接合されたパラジウム／金めっき皮膜パッケージ構造及びそのパッケージプロセス
CN106876353A (zh) 凸块结构与其制作方法
JP2003234020A (ja) 導電性微粒子
KR101979078B1 (ko) 솔더 코팅된 금속 도전 입자를 사용한 이방성 전도 필름
CN101894809A (zh) 具有嵌入式连接基板的可堆栈式封装结构及其制造方法
CN105489504B (zh) 一种封装基板的制作方法
CN110191596A (zh) 一种bga焊接小圆pad的pcb制作方法
CN213803596U (zh) 一种异方性导电胶膜
CN103441116A (zh) 一种半导体封装件及其制造方法
CN106876354A (zh) 凸块结构与其制作方法
KR101157599B1 (ko) 이방성 도전 필름용 도전 입자 및 이를 포함하는 이방성 도전 필름
KR101116167B1 (ko) 금속 복합 범프 형성 및 이를 이용한 접합 방법
CN114457325A (zh) 一种镀镍高分子微球的镍层厚度控制方法
KR101252137B1 (ko) 전해정련을 이용하여 저알파 방사선을 방출하는 주석 제조방법
JP2012134156A (ja) 導電性粒子及び異方性導電材料
CN105281064A (zh) 一种微型弹性连接器及其制作方法
CN111432567A (zh) Pcb板上的独立微小焊盘的加工方法
US20210313197A1 (en) Method for manufacturing conductive pillar using conductive paste

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant