KR101116167B1 - 금속 복합 범프 형성 및 이를 이용한 접합 방법 - Google Patents

금속 복합 범프 형성 및 이를 이용한 접합 방법 Download PDF

Info

Publication number
KR101116167B1
KR101116167B1 KR1020070108740A KR20070108740A KR101116167B1 KR 101116167 B1 KR101116167 B1 KR 101116167B1 KR 1020070108740 A KR1020070108740 A KR 1020070108740A KR 20070108740 A KR20070108740 A KR 20070108740A KR 101116167 B1 KR101116167 B1 KR 101116167B1
Authority
KR
South Korea
Prior art keywords
metal
semiconductor chip
bump
chip
forming
Prior art date
Application number
KR1020070108740A
Other languages
English (en)
Other versions
KR20090043092A (ko
Inventor
김영호
김영민
최동주
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020070108740A priority Critical patent/KR101116167B1/ko
Publication of KR20090043092A publication Critical patent/KR20090043092A/ko
Application granted granted Critical
Publication of KR101116167B1 publication Critical patent/KR101116167B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 금속 복합 범프 형성 및 이를 이용한 접합 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩을 유리기판에 실장하기 위한 금속복합범프 형성 시 전기적 특성이 우수한 금속 기지 내에 전도성 고분자를 첨가함으로써, 저가격으로 범프 형성이 가능하고 신뢰성 측면에서 우수한 특성을 나타내는 금속 복합 범프 형성 및 이를 이용한 접합 방법에 관한 것이다.
이를 위해, 본 발명은 상기 반도체 칩 상에 고분자 입자가 혼합된 도금액을 이용하여 전기 도금 또는 무전해 도금으로 형성되며, 양극에는 금속이, 음극에는 반도체 칩이 위치하여 금속 내에 고분자 입자가 분포되도록 금속과 고분자 입자가 동시에 도금되는 것을 특징으로 하는 플립칩 패키징용 금속 복합 범프를 제공한다.
금속, 범프, 고분자, 칩온글라스 실장, 플립 칩, 도금, 반도체 칩, 유리기판

Description

금속 복합 범프 형성 및 이를 이용한 접합 방법{Metal composite bump formation and bonding processing the same}
본 발명은 금속 복합 범프 형성 및 이를 이용한 접합 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩을 유리기판에 실장하기 위한 금속범프 형성 시 전기적 특성이 우수한 금속 기지 내에 고분자를 첨가함으로써, 저가격으로 범프 형성이 가능하고 신뢰성 측면에서 우수한 특성을 나타내는 금속 복합 범프 형성 및 이를 이용한 접합 방법에 관한 것이다.
기존의 텔레비전이나 컴퓨터의 모니터에 사용되고 있는 표시소자인 CRT(Cathode Ray Tube)는 화면이 커질수록 부피가 커지며 또한 무게가 증가하기 때문에 대화면 디스플레이 소자로서 부적합하며, 소비전력이 높아서 휴대용 디스플레이로 사용이 불가능한 단점이 있다.
이와 같은 CRT의 단점을 극복하기 위해 액정표시소자, 유기발광소자, 플라즈마 디스플레이와 같은 평판 디스플레이 소자들이 개발되었으며, 이들은 CRT에 비해 두께가 얇고, 무게가 가벼우며, 소비전력이 낮은 장점이 있어, 대화면 텔레비전, 노트북 컴퓨터와 더불어 휴대전화나 개인휴대단말기(PDA)와 같은 휴대용 정보통신기기 등의 평판 디스플레이 소자로 사용되고 있다.
액정표시소자, 유기발광소자, 플라즈마 디스플레이는 모두 화상을 구현하기 위한 디스플레이 패널의 기판으로서 유리기판을 사용하고 있다.
이중 액정표시소자는 편광판이 부착된 두 장의 유리기판 사이에 액정을 주입하고, 액정에 가하는 전기장의 세기를 변화시켜 광 투과량을 조절하여 화상을 구현하는 구조로 되어 있다.
상기 유기발광소자는 유리기판에 양극전극, 유기박막층, 음극전극이 순차적으로 형성되어 있으며, 전기를 가하면 유기박막층이 자체발광하여 화상을 구현하는 구조로 되어 있다.
상기 플라즈마 디스플레이 패널은 전극과 형광체를 형성한 두 장의 유리기판 사이에 페닝가스를 채운 후 전극에 전압을 가하면 패닝가스가 플라즈마 가스로 변해 자외선을 발생시켜 형광체를 자극하여 화상을 구현하는 구조로 되어 있다.
상기 액정표시소자를 비롯한 평판 디스플레이 소자들에 구동 반도체 칩을 실장하는 방법으로서, 반도체 칩에 금속범프를 형성하고, 이를 이용하여 반도체 칩을 평판 디스플레이 소자들의 유리기판에 직접 실장하는 칩온글라스 방법이 개발되었다.
칩온글라스 실장방법에서는 반도체 칩의 점유면적을 최소화시킬 수 있어 평판 디스플레이 소자를 사용한 시스템의 소형화와 박판화가 가능하고, 반도체 칩과 평판 디스플레이 소자 사이의 거리 감소에 따른 신호전달 속도의 증가로 해상도의 향상이 가능하다.
칩온필름 실장방법은 칩을 배선이 형성된 플라스틱 필름에 실장하는 방법으로 복잡해진 기능의 칩을 플라스틱에 접합하는 기술로서 보다 얇고 가볍고 유연한 특징을 가진 부품, 특히 디스플레이 구동소자나 휴대용 단말기의 이미지 센서 모듈에 적용되어 박형화, 소형화할 수 있다.
상기 칩온글라스 방법 및 칩온필름방법으로는 이방성 전도필름(Anisotropic Conductive Film; ACF)을 이용한 방법과 비전도성 접착제(Non Conductive Adhesive)를 이용한 방법이 주로 사용되고 있다.
이중에서 이방성 전도필름을 이용한 칩온글라스 방법은 고분자 기지에 Au(금), Ag(은), Ni(니켈) 등의 금속입자 또는 Au/Ni을 코팅한 플라스틱 입자와 같은 전도입자가 들어있는 이방성 전도필름을 반도체 칩의 금속범프와 평판 디스플레이 소자의 유리기판의 패드 사이에 넣고 열압착시켜 반도체 칩을 액정표시소자를 비롯한 평판 디스플레이 소자의 유리기판에 실장시키는 방법이다.
상기 이방성 전도필름을 이용하는 칩온글라스 방법에서는 반도체 칩의 범프와 평판 디스플레이 소자의 유리기판 패드 사이에 압착된 전도입자의 기계적 접촉에 의해 전기가 통하는 것이므로, 전도입자의 충분한 압착을 이루어 접촉저항을 낮추기 위해서는 반도체 칩의 범프에 대해 탄성복원력이 요구된다.
상기 이방성 전도필름을 이용하는 칩온글라스 실장을 위한 반도체 칩의 범프로는 주로 Au(금) 범프가 사용되고 있으며, 이외에 Ni(니켈) 범프가 사용되고 있 다.
그러나 이들 범프, 특히 Au 범프의 경우 고가격이고, Ni 범프의 경우 경도 및 강도가 너무 높은 점 등이 문제가 되고 있다.
또한 사용 중에 금속 범프의 회복현상이 계속 진행되어 전도입자의 압착 정도가 감소하기 때문에, 시간이 지남에 따라 접촉저항이 계속 증가하는 문제점이 발생할 수 있다.
상기 비전도성 접착제를 이용한 접합 방법은 반도체 칩의 범프와 기판 패드 사이에 비전도성 접착제를 주입한 후, 적정 온도와 응력을 인가하여 반도체 칩의 범프를 기판 패드에 직접 접촉시키는 것이다.
상기 비전도성 접착제를 이용한 접합 방법에서는 이방성 전도필름을 이용한 칩온글라스 공정에서 반도체 칩의 범프와 기판 패드 사이에 압착된 전도입자의 기계적 접촉에 의해 전기가 통하는 것과는 달리, 반도체 칩의 금속범프와 기판 패드가 직접적으로 접촉하여 전기적 연결이 이루어지기 때문에 범프 접속부의 접촉저항이 더욱 낮아질 수 있으며, 저비용 공정이라는 장점이 있다.
그러나, 상기 비전도성 접착제를 이용한 접합 공정시 가해지는 접합압력이 낮은 경우 반도체 칩의 범프와 기판 패드 사이의 계면에서 기계적 접촉이 제대로 이루어지지 않기 때문에 접촉저항이 증가할 뿐만 아니라, 기계적으로도 취약하여 계면분리가 쉽게 일어나 신뢰도를 크게 저하시키게 된다.
따라서 반도체 칩의 범프와 기판패드 계면의 저항 특성과 기계적 특성을 향상시키기 위해서는 접합 공정시 가해지는 접합압력의 증가가 요구된다.
또한, 접합압력의 증가시 반도체 칩의 범프 강도가 낮으면 소성변형에 의한 형상 변화가 심하게 발생하여 반도체 칩의 범프와 기판 패드 사이의 계면에서 기계적 접촉이 제대로 이루어지지 않게 되는 문제점이 발생한다.
이와 같은 문제점을 방지하기 위해, 특허등록 10-0741286에는 범프 금속의 기지 내에 탄소나노튜브를 함유시킴으로써, 반도체 칩의 범프 강도를 증가시킬 수 있는 탄소나노튜브 강화 복합범프와 이를 이용한 칩온글라스 실장방법과 플립 칩 실장방법이 개시되어 있다.
그런데 상기 특허와 달리, 범프의 소성 변형이 잘 일어나야만 계면에서 접촉이 잘 이루어지고, 다만 소성변형이 심하게 일어나게 되면 인접 범프끼리 서로 접촉하여 전기적으로 단락 현상이 생길 수 있다.
또한, 상기 특허는 금속범프의 강도를 증가시켜 범프의 기계적 성질을 개선하였으나, 접합압력이 낮은 경우에 금속범프의 변형이 어려우므로 범프와 유리기판 패드 사이의 계면에서 범프의 높이 차이가 있는 경우 일부 범프는 기판과 접촉이 제대로 이루어지지 않게 되어 신뢰성이 저하되는 문제점이 여전히 남아 있다.
또한, 이방성 전도필름을 이용한 실장방법에서 접합공정을 행하게 되면 범프 접합부의 오픈(떨어짐)현상과 단락(붙음) 현상이 발생할 가능성이 높아지게 되어 미세 피치로의 적용이 어렵게 된다.
이러한 문제점과 맞물려, 현재 새로이 적용 가능한 저온접합 공정 개발의 시도가 요구되고 있고, 실용화에 적합하고 높은 신뢰성을 갖는 접합 공정 개발이 요구되고 있다. 이러한 시대적 요구에 부응하기 위해 저온 접합이 가능하고, 높은 신 뢰성을 갖는 접합 방법 중 고분자 범프를 이용한 접합 방법이 연구되어 왔다.
상기 고분자 범프를 이용한 접합 방법은 고분자의 탄성 계수가 작으므로 낮은 압력 하에서 접합이 가능하며, 접합 후 고분자의 탄성력에 의해 범프와 기판 패드 사이에 압축력이 가해져서 물리적, 전기적으로 신뢰성 있는 접합을 가능하게 해준다.
또한 고분자 범프는 범프 형상과 높이의 제어가 용이하고, 제조 공정이 간단하여 시간과 비용을 절약할 수 있는 장점이 있다.
참고문헌[문헌명 : Muti-electrode CZT detector packaging using polymer flip chip bonding, 주요저자 : Valentin T. jordanov, John R. Macri, James E. Clayton, Kipp A. Lason]은 고분자 범프를 이용한 접합 방법과 관련있는 연구논문 중 하나로서, 상기 문헌에서 이용한 고분자 플립칩 접합 기술은 카드뮴 아연 텔루르 화합물(CZT:Cadmium Zinc Telluride) 디텍터 소자를 제조하는데 있어 사용되는한 기술이다.
먼저 카드뮴 아연 텔루르 화합물 디텍터 칩 위에 금 패드를 형성 시킨 후, 스텐실 프린팅 기법을 이용하여 은이 소량 함유된 전도성 수지 잉크(silver-filled conductive epoxy ink)를 일정한 틀에 채운 다음, 상온에서 열처리를 하여 고분자 범프를 형성시킨다.
또한, 하부층 기판 (LTCC) 위에도 상기와 같은 방법으로 금 패드를 형성 시킨 후, 은이 소량 함유된 전도성 수지 잉크를 일정한 틀에 채운 다음, 상온에서 열처리를 시킨다.
이렇게 형성된 상부층 칩과 하부층 기판을 고분자 범프가 형성된 방향으로 정렬시켜 접합한 후, 약 70℃에서 4 ~ 5 시간을 열처리 한 다음, 언더필 공정을 거쳐 열처리를 함으로써, 디텍터 소자를 완성하게 된다.
미국특허공보 제05393697호에는 기판 위에 입출력 금속 패드를 형성한 다음, 금속 패드 위에 고분자 범프를 형성시킨 후, 전도성 금속을 증착하는 방법으로 복합 범프를 형성하는 복합 범프 구조 및 이의 제조방법이 개시되어 있다.
상기 고분자 범프 위에 전도성 금속 물질을 증착하여 범프를 형성하게 되면 금속 물질에 비해 상대적으로 낮은 영률로 인하여 낮은 접합 압력에서 접합부에 압축 응력이 작용하여 고분자 고유의 특성인 뛰어난 복원률로 인해 칩과 기판 사이의 높은 물리적, 기계적인 상호연결 특성이 나타나게 된다.
그런데, 상기 고분자 범프를 적용할 경우에 전기적 신호를 전달하기 위하여 금속층 형성이 필수적이나, 범프 형상에 따라 금속층의 균열이 발생하는 문제가 야기될 수 있고, 기존의 금속 범프에 비해 전기적 특성 측면에서 떨어지는 단점을 갖고 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 전기도금, 무전해도금 또는 프린팅 방법으로 금속 범프를 형성할 때 고분자 입자 또는 탄성중합체를 전기적 특성이 우수한 금속 기지내에 분포시킨 금속 복합 범프를 형성함으로써, 고분자 입자 또는 탄성중합체의 뛰어난 복원률로 인해 낮은 압력하에서 반도체 칩과 기판 사이의 물리적?기계적 접촉 및 연결이 우수하고, 금과 같은 귀금속 사용량이 감소하여 제조원가를 절감할 수 있도록 한 금속 복합 범프 형성 및 이를 이용한 접합 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 반도체 칩을 유리기판에 실장하기 위한 금속 복합 범프 형성방법에 있어서,
상기 반도체 칩 상에 고분자 입자가 혼합된 도금액을 이용하여 전기 도금으로 형성되며, 양극에는 금속이, 음극에는 반도체 칩이 위치하여 금속 내에 고분자 입자가 분포되도록 금속과 고분자 입자가 동시에 도금되는 것을 특징으로 한다.
본 발명의 다른 측면은 반도체 칩을 유리기판에 실장하기 위한 금속 복합 범프 형성방법에 있어서,
상기 반도체 칩 상에 고분자 입자가 혼합된 도금액을 이용하여 무전해 도금으로 형성되며, 상기 반도체 칩을 고분자 입자가 혼합된 도금액 안에 위치시켜 금 속 내에 고분자 입자가 분포되도록 금속과 고분자 입자가 동시에 도금되는 것을 특징으로 한다.
본 발명의 또 다른 측면은 반도체 칩을 유리기판에 실장하기 위한 금속 복합 범프 형성방법에 있어서,
상기 반도체 칩 상에 금속 페이스트에 고분자 입자를 섞은 후 마스크를 이용하여 반도체 칩 위에 프린팅 방법으로 범프 모양을 만들고 후속 열처리를 하는 것을 특징으로 한다.
바람직한 구현예로서, 상기 고분자 입자는 탄성중합체(elastomer)인 것을 특징으로 한다.
더욱 바람직한 구현예로서, 상기 고분자 입자는 금속이 도금된 전도성 고분자구인 것을 특징으로 한다.
또한, 상기 금속(12)은 금(Au), 금 합금, 니켈(Ni), 니켈 합금, 구리(Cu), 구리 합금, 은(Ag), 은 합금, 백금(Pt) 및 백금 합금 중에서 선택된 어느 하나 또는 이들의 혼합합금들로 이루어진 군으로부터 선택된 것을 함유한 것 또는 이들이 다층구조로 이루어진 것을 특징으로 한다.
또한, 상기 금속은 솔더인 것을 특징으로 한다.
본 발명의 또 다른 측면은 상기 금속 복합 범프를 형성한 반도체 칩을 이방성 전도필름, 비전도성 접착제, 이방성 전도 접착제 및 비전도성 필름 중 선택된 어느 하나를 사용하여 기판에 칩온글라스 본딩한다.
특히, 상기 기판은 평판 디스플레이 소자의 유리기판인 것을 특징으로 한다.
본 발명의 또 다른 측면은 상기 금속 복합 범프를 형성한 반도체 칩을 이방성 전도필름, 비전도성 접착제, 이방성 전도 접착제 및 비전도성 필름 중 선택된 어느 하나를 사용하여 회로기판이나 플렉시블 기판에 플립칩 본딩한다.
또한, 반도체 칩 상의 금속 복합 범프를 형성하는데 있어, 비전도성 접착제를 이용한 접합의 경우 범프의 소성 변형을 원활하게 하고 범프와 기판 사이에 접착제가 끼는 현상을 방지하기 위해 금속 복합 범프의 모양을 반구형 또는 버섯 모양으로 형성하는 것을 특징으로 한다.
이상에서 본 바와 같이, 본 발명에 따른 금속 복합 범프 형성 및 이를 이용한 접합 방법에 의하면, 금속을 전기도금(또는 무전해도금 또는 프린팅) 할 때 고분자 입자를 첨가하여 금속 기지내에 고분자가 함유분포된 금속 복합 범프는 고분자의 낮은 탄성 계수, 높은 압축 탄성률 및 복원률을 기반으로 하여 기존의 금속 범프에 비해 탄성계수가 감소하게 되고, 복원력이 증가하여 낮은 압력으로 접합하더라도 반도체 칩과 기판 사이에 압축 응력이 작용하여 칩과 기판 사이의 접합을 용이하게 하고 금과 같은 귀금속의 사용량이 감소되므로 제조원가를 절감할 수 있어 저가격화로 인해 패키징 분야의 제조측면에서 활용도가 클 것으로 예상된다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명한다.
첨부한 도 1은 본 발명의 일실시예에 따른 전기도금에 의한 고분자 함유 금속복합범프의 형성방법을 나타내는 도면이고, 도 2는 본 발명의 일실시예에 따른 무전해도금에 의한 고분자 함유 금속복합 범프의 형성방법을 나타내는 도면이고, 도 3은 도 1 및 도 2의 방법에 의해 반도체 칩 상에 형성된 금속복합범프를 나타내는 개략도이고, 도 4는 본 발명의 일실시예에 따른 반도체 칩과 유리기판의 접합전 상태를 나타내는 개략도이고, 도 5는 도 4의 반도체 칩과 유리기판의 접합 후 상태를 나타내는 개략도이다.
본 발명의 일실시예는 도금액에 고분자 입자(10)를 혼합한 다음, 전기도금 또는 무전해도금으로 반도체 칩(11)에 금속(12)과 고분자 입자(10)를 동시에 도금하여 금속복합범프를 형성하거나 솔더 페이스트에 고분자 입자를 섞은 후 마스크를 이용하여 프린팅하여 범프 모양을 만들고 후속 열처리를 하여 금속 복합 범프를 형성한 점에 주안점이 있다.
또한, 본 발명에 따른 금속복합범프는 범프를 형성하는 데 있어서 전기적 특성이 우수한 금속(12)을 범프의 기초로 하되, 금속 범프 내에 구형태의 고분자 입자(10)가 분포되어 신뢰성 측면에서도 우수한 특성을 나타낸다.
본 발명의 일실시예는 일정한 체적을 갖는 용기에 도금액을 담고, 도금액에 고분자 입자(10)를 넣어 혼합한 다음, 금속도금으로 금속(12)과 고분자 입자를 반도체 칩(11) 상에 동시에 도금한다.
상기 금속도금은 일반적으로 도금하고자 하는 물건에 금속막을 입히는 것이고, 크게 전기도금과 무전해 도금으로 분류할 수 있다.
상기 도금이 되어지는 원리는 전기도금과 무전해 도금 모두 같으나(분자단위), 전기를 외부에서 주느냐 아니면 자체적(전해질 용액)으로 가지고 있는냐에 따라 달라진다.
상기 전기도금은 양극에 도금하고자 하는 금속(12)을, 음극에 도금되어지는 반도체 칩(11)을 연결하고 도금용기에 도금액(전해질 용액)을 넣고 직류전원(전류)을 가해주면 양극의 금속(12)이 음극으로 이온화 되어 전해질 용액을 매체로 이동하여 반도체 칩(11)의 하부 금속층(13)에 석출이 된다.
상기 도금하기 위한 범프금속(12)으로 Au, Ni, Cu, Ag 및 Pt 중 선택된 어느 하나 또는 이들의 혼합합금들로 이루어진 군으로부터 선택된 것이나, 이들이 다층 구조를 이루고 있는 것(예를 들어 Cu 위에 Au가 도금된 구조)을 사용할 수도 있으며, 또한 (연납) 주석 또는 주석합금 등과 같은 솔더(solder)를 사용할 수 있다.
상기 무전해 도금은 전기를 사용하지 않고 화학반응을 통해 도금되는 방법으로, 금속이온이 전자를 받아서 환원이 되어 반도체 칩(11)상에 달라붙게 된다.
여기서, 상기 도금액(전해질 용액)에 고분자 입자(10)를 혼합한 다음, 양극의 금속이온과 고분자입자(10)를 동시에 반도체 칩(11) 상에 도금하여 금속복합범프를 형성한다.
또한, 프린팅 방법을 이용한 금속 복합 범프는 솔더 분말과 고분자 입자를 혼합한 후 프린팅한 후 리플로 공정을 거친 후 금속 복합 범프를 형성한다.
기존 금속범프의 경우에는 반도체 칩(11)을 평판 디스플레이 소자의 유리기판(14)에 실장시 보다 상세하게는 이방성 전도필름(16) 또는 비전도성 접착제(18) 를 이용한 접합시 반도체 칩(11)과 기판패드(15) 사이의 전도성 입자를 통한 기계적 접촉 또는 직접적인 접촉에 따른 신뢰성을 확보하기 위해 접합압력의 증가가 요구되었다.
그러나, 본 발명은 낮은 압력으로 접합하더라도 금속범프 내에 첨가된 고분자 고유의 특성인 낮은 탄성 계수 및 높은 복원률에 의해 낮은 접합압력에서도 접합부(반도체 칩(11)과 유리기판(14) 사이)의 압축응력이 작용하여 높은 물리적, 기계적인 상호연결 특성을 나타낸다.
따라서, 금속복합범프의 금속(12)재료로 강도가 높은 금속합금 내지 탄소나노튜브를 함유한 금속범프를 사용하지 않아도 되고, 특히, 상기 금속(12)재료로 사용되는 금과 같은 값비싼 귀금속의 사용량이 감소하게 되므로, 반도체 범프의 저가격화를 실현하는데 기여할 수 있다.
또한, 상기 반도체 칩(11) 및 기판(14) 사이의 접합(접속)압력이 낮더라도 고분자입자(10)의 복원률에 의한 범프 접속부의 신뢰성을 향상시킬 수 있어 디스플레이 소자의 신뢰도도 증가하게 된다.
이때, 상기 전도성 고분자구(10)는 전도성이 뛰어난 금속으로 도금되어 금속복합 범프 형성을 용이하게 하고 금속과의 호환성을 높일 수 있으며, 낮은 접합압력에서 복원력이 뛰어난 탄성중합체(elastomer) 또는 고무도 사용할 수 있다.
이와 같이 고분자 입자가 함유된 금속복합범프의 우수한 성질을 이용하여 칩온글라스 실장, 칩온플라스틱 실장 또는 플립 칩 실장이 가능하다.
도 5는 본 발명의 일실시예에 따른 반도체 칩(11)을 이방성 전도 필름을 이 용하여 유리기판(14)에 실장한 구조를 설명하기 위한 개략도이고, 도 6은 본 발명의 일실시예에 따른 반도체 칩(11)을 비전도성 접착제(18)를 이용한 유리기판(14)에 실장한 구조를 나타내는 개략도이다.
본 발명에 의한 고분자 입자가 함유된 금속복합범프를 이방성 전도필름(16)을 이용하는 칩온글라스 방법에 적용하면 도 5에 도시한 바와 같이 낮은 압력으로 접합하더라도 반도체 칩(11)의 고분자 함유 금속복합범프와 평판 디스플레이 소자의 유리기판(14)의 패드(15) 사이에서 복합범프의 복원력에 의해 이방성 전도필름(16)의 전도입자(17)를 충분히 압착할 수 있어 접촉면적이 증가하기 때문에 접속부의 저항을 감소시킬 수 있는 장점이 있다.
또한, 사용 중에 범프의 소성변형이 발생하더라도 고분자입자(10)에 의한 금속복합범프의 복원력으로 인해 소성변형되었던 부분이 원래형상을 유지하여 전도입자(17)의 압착력이 감소하지 않기 때문에, 전술한 종래기술에서 발생하였던 시간이 지남에 따라 접속저항이 계속 증가하는 문제를 해결할 수 있다.
본 발명에 따른 고분자 함유 금속복합범프를 비전도성 접착제(18)를 이용하는 칩온 글라스 방법에 적용하면 도 6에 도시한 바와 같이 낮은 압력으로 접합하더라도 복합범프의 탄성력이 높아 범프와 접착제의 (소성)변형에 의한 형상 변화가 생기더라도 금속 범프와 기판 계면 사이에 높은 압축력을 유지할 수 있어 접속 특성을 향상시킬 수 있는 장점이 있다.
또한, 본 발명에 의해 금속 범프 내에 전도성 고분자입자(10)를 함유분포시켜 낮은 압력하에서도 접합이 가능한 고분자 함유 금속복합범프로 상기 이방성 전 도필름(16)을 이용한 칩온글라스 공정이나 비전도성 접착제(18)를 이용한 칩온글라스 공정에 사용되던 금(Au) 범프를 대치함으로써 공정단가를 낮추는 것이 가능하게 된다.
이방성 전도 접착제(anisotropic conductive adhesive; ACA)는 이방성 전도 필름의 고분자 필름을 접착제로 변형한 것이며, 비전도성 필름(non-conductive film; NCF)은 비전도성 접착제(18)의 고분자 접착제를 필름 형태로 변형한 것이기 때문에, 본 발명에 의한 고분자 함유 금속복합범프는 상기 이방성 전도필름(16)을 이용한 칩온글라스 공정과 비전도성 접착제(18)를 이용하는 칩온글라스 공정뿐만 아니라 이방성 전도 접착제(anisotropic conductive adhesive; ACA)를 이용한 칩온글라스공정과 비전도성 필름 (non-conductive film; NCF)를 이용한 칩온글라스 공정에도 적용이 가능하다.
반도체 칩(11) 상에 금속 복합 범프를 형성하는데 있어 금속 복합 범프와 기판(14)을 접합하는 공정에 있어 이방성 전도 접착제, 비전도성 필름, 전도 접착제, 비전도성 접착제(18) 중 어느 하나를 이용하여 칩온글라스 접합, 칩온플라스틱 접합, 플립칩접합을 하게 된다. 이 중 비전도성 접착제(18)를 이용할 때 범프와 기판(14) 사이에 접착제가 끼는 현상이 있어 범프의 형상에 대한 제어 또한 필요하다.
이러한 문제는 반도체 칩(11) 상에 범프의 형상을 반구형(121) 혹은 반구의 지붕을 가지고 있는 기둥 모양(120)의 금속 복합 범프를 형성시킨 후 비전도성 접착제(18)를 이용하여 기판(14)과 접합하였을 때 접착제가 끼는 현상이 개선되는 효 과를 얻을 수 있다.
반도체 칩(11)에 금속 범프를 형성하고, 이를 이방성 전도필름(16)이나 비전도성 접착제(18)를 이용하여 고분자 회로기판이나 플랙시블기판의 패드에 접속하는 플립칩 공정은, 이방성 전도필름(16)을 이용한 칩온글라스 공정과 비교하여 기판이 유리기판(14)에서 고분자 회로기판이나 플랙시블 기판으로 바뀌는 것일 뿐, 반도체 칩(11)의 금속 범프를 이용한 칩온글라스 방법과 동일한 공정이다.
따라서 본 발명에 의한 고분자 함유 금속복합범프는 이방성 전도필름(16)을 이용하여 반도체 칩(11)을 회로기판이나 플랙시블기판에 플립칩 본딩하는 실장방법에도 적용이 가능하며, 비전도성 접착제(18)를 이용하여 반도체 칩(11)을 회로기판이나 플랙시블기판에 플립칩 본딩하는 실장방법에도 적용이 가능하다.
또한 본 발명에 의한 고분자 함유 솔더복합범프는 반도체 칩(11)을 회로기판이나 플렉시블 기판에 플립칩 본딩한 후에 반도체 칩(11)과 기판 사이에 언더필(underfill)을 주입하는 플립칩 실장방법에도 적용이 가능하다.
이상에서는 본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 이러한 실시예에 한정되지 않으며, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 특허청구범위에서 청구하는 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 실시할 수 있는 다양한 형태의 실시예들을 모두 포함한다.
도 1은 본 발명의 일실시예에 따른 전기도금에 의한 고분자 함유 금속복합범프의 형성방법을 나타내는 도면이고,
도 2는 본 발명의 일실시예에 따른 무전해도금에 의한 고분자 함유 금속복합 범프의 형성방법을 나타내는 도면이고,
도 3은 도 1 또는 도 2의 방법에 의해 반도체 칩 상에 형성된 금속복합범프를 나타내는 개략도이고,
도 4는 본 발명의 일실시예에 따른 반도체 칩과 유리기판의 접합전 상태를 나타내는 개략도이고,
도 5는 도 4의 반도체 칩과 유리기판의 접합 후 상태를 나타내는 개략도이고,
도 6은 본 발명의 일실시예에 따른 반도체 칩을 이방성 전도 필름을 이용하여 유리기판에 실장한 구조를 설명하기 개략도이고,
도 7은 본 발명의 일실시예에 따른 반도체 칩을 비전도성 접착제를 이용한 유리기판에 실장한 구조를 나타내는 개략도이고,
도 8은 반도체 칩 상에 형성된 범프의 형상을 반구형 또는 버섯 모양의 형태로 형성시킨 상태를 나타내는 개략도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 전도성 고분자구 11 : 반도체 칩
12 : 금속 13 : 하부 금속층
14 : 기판 15 : (기판)패드
16 : 이방성 전도필름 17 : 전도입자
18 : 비전도성 접착제

Claims (17)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 반도체 칩을 유리 기판에 칩온글라스 실장하거나 회로 기판 또는 플랙시블 기판에 플립칩 실장하기 위한 금속 복합 범프 형성방법에 있어서,
    고분자 입자가 혼합된 도금액을 형성하는 단계;
    상기 도금액 내의 양극에는 금속을 배치하고, 음극에는 상기 반도체 칩을 배치하는 단계; 및
    전기 도금 방법으로 상기 반도체 칩 상에 금속과 고분자 입자를 함께 도금하여, 금속 기지 내에 고분자 입자가 분산되어 있는 금속 복합 범프를 상기 반도체 칩 상에 형성하는 단계;를 포함하는 것을 특징으로 하는 금속 복합 범프 형성방법.
  13. 반도체 칩을 유리 기판에 칩온글라스 실장하거나 회로 기판 또는 플랙시블 기판에 플립칩 실장하기 위한 금속 복합 범프 형성방법에 있어서,
    고분자 입자가 혼합된 도금액을 형성하는 단계;
    상기 도금액 내에 상기 반도체 칩을 배치하는 단계; 및
    무전해 도금 방법으로 상기 반도체 칩 상에 금속과 고분자 입자를 함께 도금하여, 금속 기지 내에 고분자 입자가 분산되어 있는 금속 복합 범프를 상기 반도체 칩 상에 형성하는 단계;를 포함하는 것을 특징으로 하는 금속 복합 범프 형성방법.
  14. 삭제
  15. 제12항 또는 제13항에 있어서,
    상기 고분자 입자는 탄성중합체(elastomer)인 것을 특징으로 하는 금속 복합 범프 형성방법.
  16. 제12항 또는 제13항에 있어서,
    상기 고분자 입자는 표면에 금속이 코팅되어 있는 전도성 고분자구인 것을 특징으로 하는 금속 복합 범프 형성방법.
  17. 제12항 또는 제13항에 있어서,
    상기 금속 기지는 금(Au), 금 합금, 니켈(Ni), 니켈 합금, 구리(Cu), 구리 합금, 은(Ag), 은 합금, 백금(Pt), 백금 합금 및 솔더 중에서 선택된 1종 이상으로 이루어지는 것을 특징으로 하는 금속 복합 범프 형성방법.
KR1020070108740A 2007-10-29 2007-10-29 금속 복합 범프 형성 및 이를 이용한 접합 방법 KR101116167B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070108740A KR101116167B1 (ko) 2007-10-29 2007-10-29 금속 복합 범프 형성 및 이를 이용한 접합 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070108740A KR101116167B1 (ko) 2007-10-29 2007-10-29 금속 복합 범프 형성 및 이를 이용한 접합 방법

Publications (2)

Publication Number Publication Date
KR20090043092A KR20090043092A (ko) 2009-05-06
KR101116167B1 true KR101116167B1 (ko) 2012-03-06

Family

ID=40853985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070108740A KR101116167B1 (ko) 2007-10-29 2007-10-29 금속 복합 범프 형성 및 이를 이용한 접합 방법

Country Status (1)

Country Link
KR (1) KR101116167B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101158730B1 (ko) * 2010-07-15 2012-06-22 한국과학기술원 무전해도금을 이용한 적층 칩의 접합 방법
TWI463585B (zh) * 2012-01-03 2014-12-01 Chipbond Technology Corp 半導體封裝方法及其結構

Also Published As

Publication number Publication date
KR20090043092A (ko) 2009-05-06

Similar Documents

Publication Publication Date Title
US9831211B2 (en) Anisotropic conductive material, electronic device including anisotropic conductive material, and method of manufacturing electronic device
US8576368B2 (en) Driving circuit for a liquid crystal display device, method of manufacturing the same and display device having the same
KR100456064B1 (ko) 극미세 피치 cog 기술용 이방성 전도성 필름
US6919642B2 (en) Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive and structures formed
US20060227279A1 (en) Flat panel display and drive chip thereof
US6259036B1 (en) Method for fabricating electronic assemblies using semi-cured conductive elastomeric bumps
US20060035036A1 (en) Anisotropic conductive adhesive for fine pitch and COG packaged LCD module
CN1217828A (zh) 连接结构体、液晶装置、电子装置和各向异性导电性粘接剂及其制造方法
KR20160128536A (ko) 고정된 도전볼 폴리머 필름층을 포함한 이방성 전도 필름 및 그 제조방법
KR101116167B1 (ko) 금속 복합 범프 형성 및 이를 이용한 접합 방법
CN100489630C (zh) 导电凸块和显示面板
KR101776584B1 (ko) 고정된 도전볼 폴리머 필름층을 포함한 이방성 전도 필름 및 그 제조방법
Aschenbrenner et al. Adhesive flip chip bonding on flexible substrates
KR101979078B1 (ko) 솔더 코팅된 금속 도전 입자를 사용한 이방성 전도 필름
KR20060037309A (ko) 요철 접속구조와 이를 이용한 칩 실장방법
KR100741286B1 (ko) 탄소나노튜브 강화 복합범프와 이를 이용한 칩온글라스실장방법과 플립칩 실장방법
CN106876353A (zh) 凸块结构与其制作方法
CN114171547A (zh) Micro LED转移方法及Micro LED面板
CN105474376B (zh) 半导体器件
CN112768590A (zh) 一种显示面板的制备方法及显示面板
CN113451491B (zh) 显示面板及其制作方法
Jia et al. Evaluation of a double-layer anisotropic conductive film (ACF) for fine pitch chip-on-glass (COG) interconnection
WO2024070369A1 (ja) 接続構造体
KR100310037B1 (ko) 복수개의집적회로칩을연성인쇄회로기판상에실장히기위한방법
Takano et al. Film technologies for semiconductor & electronic components

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151214

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee