CN108091633A - 纳米多孔铜互连层结构及其制备方法 - Google Patents

纳米多孔铜互连层结构及其制备方法 Download PDF

Info

Publication number
CN108091633A
CN108091633A CN201711327240.2A CN201711327240A CN108091633A CN 108091633 A CN108091633 A CN 108091633A CN 201711327240 A CN201711327240 A CN 201711327240A CN 108091633 A CN108091633 A CN 108091633A
Authority
CN
China
Prior art keywords
copper
nano porous
layer structure
layer
interconnection layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711327240.2A
Other languages
English (en)
Inventor
张昱
崔成强
曹萍
杨斌
高健
陈新
杨海东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong University of Technology
Foshan Nanhai Guangdong Technology University CNC Equipment Cooperative Innovation Institute
Original Assignee
Guangdong University of Technology
Foshan Nanhai Guangdong Technology University CNC Equipment Cooperative Innovation Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology, Foshan Nanhai Guangdong Technology University CNC Equipment Cooperative Innovation Institute filed Critical Guangdong University of Technology
Priority to CN201711327240.2A priority Critical patent/CN108091633A/zh
Publication of CN108091633A publication Critical patent/CN108091633A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors

Abstract

本发明提供了一种纳米多孔铜互连层结构，包括：基材；设置在基材上的金属凸起；与设置在所述金属凸起表面的纳米多孔铜层；所述纳米多孔铜层由铜合金层经酸溶液腐蚀形成。与现有技术相比，本发明提供的互连层结构包括金属凸起与纳米多孔铜层，纳米多孔铜层表面活性高、扩散系数大、具有较高的导热率与导电率，且可在低温下烧结，使互连结构能够较好的应用于电子封装互连领域。

Description

纳米多孔铜互连层结构及其制备方法
技术领域
本发明属于电子封装互连技术领域，尤其涉及一种纳米多孔铜互连层结构及其制备方法。
背景技术
电子封装互连结构中包括依次接触的芯片-互连结构及材料-基板，芯片与基板之间通过互连材料连接封装。电子封装互连结构中，互连的结构及材料不仅实现芯片与基板的连接，同时还提供机械支撑、信号传输、散热通路，以及在芯片与基板互连时起到缓冲作用。随着半导体器件的小型化、低成本、低功耗、高温高压的发展趋势，对互连结构和材料也提出了更加苛刻的要求。
目前，芯片与基板之间的互连问题越来越受到关注，芯片的时钟频率、芯片的运算速度等对互连结构及材料提出了更加严格的要求。芯片与基板之间的互连发展的方向为在实现封装全部功能的前提下，尽可能的减少互连结构及材料对芯片性能的影响。最初，电子封装产品中大范围使用的互连结构及材料为SnPb凸点焊料，因为SnPb凸点焊料的熔点较低，再流焊时焊料球部分熔化，在一定的压力作用下SnPb凸点焊料向四周膨胀，这严重影响了SnPb凸点焊料之间的间距，间距过小时甚至会导致SnPb凸点焊料之间的桥接短路，进而影响到芯片上的I/O数及封装的密度。
采用金属柱凸点就可以大大减小各凸点之间的间距，从而大大提高了芯片上的I/O数，封装密度也随之提升。但是，采用金属柱凸点也随之带来了一系列的问题，出现了应用的局限性。比如采用金属柱凸点，在芯片表面或者基板表面形成的金属柱凸点会产生凸点高度不一致的问题，在芯片与基板互连时，可能会使芯片或者基板碎裂，又或者造成芯片与基板之间断路，严重影响到整个封装体的性能，造成成本的增加；再如采用一些高熔点金属制作的凸点，在进行互连组装时要求较高的互连温度，而较高的互连温度有时会损害芯片甚至造成芯片失效，也增加的工艺的困难性。以往的铜-铜热压键合温度偏高，工艺时间长，效率普遍较低。因而亟需控制键合温度以增强产品性能并减小生产成本。
发明内容
有鉴于此，本发明要解决的技术问题在于提供一种互连温度较低的纳米多孔铜互连层结构及其制备方法。
本发明提供了一种1纳米多孔铜互连层结构，包括：
基材；
设置在基材上的金属凸起；
与设置在所述金属柱凸起表面的纳米多孔铜层；
所述纳米多孔铜层由铜合金层经酸溶液腐蚀形成。
优选的，所述纳米多孔铜层的厚度为1～100μm。
优选的，所述铜合金层为铜锡合金层和/或铜锌合金层。
优选的，所述铜锡合金层中锡的含量为铜锡合金层质量的10％～40％；所述铜锌合金层中锌的含量为铜锌合金层质量的10％～40％。
优选的，所述酸溶液选自硝酸、甲基磺酸、硫酸、草酸与醋酸中的一种或多种。
优选的，所述酸溶液中酸的浓度为5～20wt％。
优选的，所述纳米多孔层中孔隙的直径为20～200nm。
本发明还提供了一种纳米多孔铜互连层结构的制备方法，包括：
在设置在基材上的金属凸起上制备铜合金层，然后浸泡在酸溶液中进行腐蚀，得到纳米多孔铜互连层结构。
优选的，所述腐蚀至酸溶液中无明显气泡产生为止。
优选的，所述金属凸起由铜形成。
本发明提供了一种纳米多孔铜互连层结构，包括：基材；设置在基材上的金属凸起；与设置在所述金属凸起表面的纳米多孔铜层；所述纳米多孔铜层由铜合金层经酸溶液腐蚀形成。与现有技术相比，本发明提供的互连层结构包括金属凸起与纳米多孔铜层，纳米多孔铜层表面活性高、扩散系数大、具有较高的导热率与导电率，且可在低温下烧结，使互连结构能够较好的应用于电子封装互连领域。
附图说明
图1为本发明提供的纳米多孔铜互连层结构的制备方法的流程示意图。
具体实施方式
下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供了一种纳米多孔铜互连层结构，包括：基材；设置在基材上的铜柱；与设置在所述金属凸起表面的纳米多孔铜层；所述纳米多孔铜层由铜合金层经酸溶液腐蚀形成。
其中，所述基材为本领域技术人员熟知的基材即可，并无特殊的限制，本发明优选为芯片。
所述芯片上设置有金属凸起；所述金属凸起为本领域技术人员熟知的金属凸起即可，并无特殊的限制，本发明中优选由铜形成。
所述金属凸起的表面设置有纳米多孔铜层；所述纳米多孔铜层由铜合金层经酸溶液腐蚀形成；所述纳米多孔铜层的厚度优选为1～100μm，更优选为1～50μm，再优选为1～20μm，再优选为1～10μm，最优选为4～8μm；所述铜合金层为本领域技术人员熟知的铜合金层即可，并无特殊的限制，本发明中优选为铜锡合金层和/或铜锌合金层；所述铜锡合金层中锡的含量优选为铜锡合金层质量的10％～40％，更优选为10％～30％；所述铜锌合金层中锌的含量优选为铜锌合金层质量的10％～40％，更优选为10％～30％；所述酸溶液为本领域技术人员熟知的酸溶液即可，并无特殊的限制，本发明中优选为硝酸、甲基磺酸、硫酸、草酸与醋酸中的一种或多种，更优选当酸溶液中包含甲基磺酸时，需同时包含硝酸；所述酸溶液的浓度为本领域技术人员熟知的浓度即可，并无特殊的限制，本发明中优选为5～20wt％，更优选为5～15wt％，再优选为10～15wt％，最优选为10wt％；所述纳米多孔层中孔隙的直径优选为20～200nm，更优选为30～170nm。
本发明提供的互连层结构包括金属凸起与纳米多孔铜层，纳米多孔铜层表面活性高、扩散系数大、具有较高的导热率与导电率，且可在低温下烧结，使互连结构能够较好的应用于电子封装互连领域。
本发明还提供了一种上述纳米多孔铜互连层结构的制备方法，包括：在设置在基材上的金属凸起的表面制备铜合金层，然后浸泡在酸溶液中进行腐蚀，得到纳米多孔铜互连层结构。
其中，本发明对所有原料的来源并没有特殊的限制，为市售即可。
所述基材、金属凸起、铜合金层及酸溶液均同上所述，在此不再赘述。
在设置在基材上的金属凸起的表面制备铜合金层；所述制备的方法为本领域人员熟知的方法即可，并无特殊的限制，本发明中优选采用电沉积技术进行制备；此时铜合金层与金属凸起共同构成了基材上的凸点。
然后浸泡的酸溶液中进行腐蚀；所述腐蚀优选至酸溶液中无明显气泡产生为止。
腐蚀后，还优选还包括用水清洗，氮气吹干，得到纳米多孔铜互连层结构。
图1为本发明提供的纳米多孔铜互连层结构的制备方法的流程示意图。
本发明提供的制备方法该方法可控制纳米多孔铜互连层的内部结构，获得均匀、孔径大小可调的薄膜，为下一步的低温烧结提供了良好的基础，能够较好的应用于电子封装互连领域。
为了进一步说明本发明，以下结合实施例对本发明提供的一种拉丝润滑油及其制备方法、键合丝的拉制方法进行详细描述。
以下实施例中所用的试剂均为市售。
实施例1
先将芯片上要制作一层铜合金的凸点进行超声清洗，然后再烘干。
在烘干后的芯片上采用电沉积技术在铜柱表面获得一层均匀、致密、厚度约为4μm、锡含量约为10％的铜锡合金层。
将上述的铜锡合金层在硝酸溶液中进行选择性腐蚀处理，直至无气体产生为止，其中硝酸的浓度为10％，得到纳米多孔铜互连层结构，孔隙尺寸约为150±20nm，然后用去离子水进行清洗，用氮气吹干，得到纳米多孔铜互连层结构。
将所得的纳米多孔铜互连层结构在240℃的条件下烧结30min，烧结试样能够较好的应用于电子封装互连领域。
实施例2
先将芯片上要制作一层铜合金的凸点进行超声清洗，然后再烘干。
在烘干后的芯片上采用电沉积技术在铜柱表面获得一层均匀、致密、厚度约为4μm、锡含量约为30％的铜锡合金层。
将上述的铜锡合金层在硝酸溶液中进行选择性腐蚀处理，直至无气体产生为止，其中硝酸的浓度为10％，得到纳米多孔铜互连层结构，孔隙尺寸约为110±20nm，然后用去离子水进行清洗，用氮气吹干，得到纳米多孔铜互连层结构。
将所得的纳米多孔铜互连层结构在260℃的条件下烧结40min，烧结试样能够较好的应用于电子封装互连领域。
实施例3
先将芯片上要制作一层铜合金层的凸点进行超声清洗，然后再烘干。
在烘干后的芯片上采用电沉积技术获得一层均匀、致密、厚度约为8μm、锡含量约为10％的铜锡合金层。
将上述的铜锡合金层在硝酸溶液中进行选择性腐蚀处理，直至无气体产生为止，其中硝酸的浓度为10％，得到纳米多孔铜互连层结构，孔隙尺寸约为85±20nm，然后用去离子水进行清洗，用氮气吹干，得到纳米多孔铜互连层结构。
将所得的纳米多孔铜互连层结构在270℃的条件下烧结50min，烧结试样能够较好的应用于电子封装互连领域。
实施例4
先将芯片上要制作一层铜合金层的凸点进行超声清洗，然后再烘干。
在烘干后的芯片上采用电沉积技术获得一层均匀、致密、厚度约为4μm、锡含量约为10％的铜锡合金层。
将上述的铜锡合金层在醋酸溶液中进行选择性腐蚀处理，直至无气体产生为止，其中醋酸的浓度为10％，得到纳米多孔铜互连层结构，孔隙尺寸约为50±20nm，然后用去离子水进行清洗，用氮气吹干，得到纳米多孔铜互连层结构。
将所得的纳米多孔铜互连层结构在280℃的条件下烧结30min，烧结试样能够较好的应用于电子封装互连领域。

Claims (10)

1.一种纳米多孔铜互连层结构，其特征在于，包括：
基材；
设置在基材上的金属凸起；
与设置在所述金属柱凸起表面的纳米多孔铜层；
所述纳米多孔铜层由铜合金层经酸溶液腐蚀形成。
2.根据权利要求1所述的纳米多孔铜互连层结构，其特征在于，所述纳米多孔铜层的厚度为1～100μm。
3.根据权利要求1所述的纳米多孔铜互连层结构，其特征在于，所述铜合金层为铜锡合金层和/或铜锌合金层。
4.根据权利要求3所述的纳米多孔铜互连层结构，其特征在于，所述铜锡合金层中锡的含量为铜锡合金层质量的10％～40％；所述铜锌合金层中锌的含量为铜锌合金层质量的10％～40％。
5.根据权利要求1所述的纳米多孔铜互连层结构，其特征在于，所述酸溶液选自硝酸、甲基磺酸、硫酸、草酸与醋酸中的一种或多种。
6.根据权利要求1所述的纳米多孔铜互连层结构，其特征在于，所述酸溶液中酸的浓度为5～20wt％。
7.根据权利要求1所述的纳米多孔铜互连层结构，其特征在于，所述纳米多孔层中孔隙的直径为20～200nm。
8.一种纳米多孔铜互连层结构的制备方法，其特征在于，包括：
在设置在基材上的金属凸起上制备铜合金层，然后浸泡在酸溶液中进行腐蚀，得到纳米多孔铜互连层结构。
9.根据权利要求8所述的制备方法，其特征在于，所述腐蚀至酸溶液中无明显气泡产生为止。
10.根据权利要求8所述的制备方法，其特征在于，所述金属凸起由铜形成。
CN201711327240.2A 2017-12-13 2017-12-13 纳米多孔铜互连层结构及其制备方法 Pending CN108091633A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711327240.2A CN108091633A (zh) 2017-12-13 2017-12-13 纳米多孔铜互连层结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711327240.2A CN108091633A (zh) 2017-12-13 2017-12-13 纳米多孔铜互连层结构及其制备方法

Publications (1)

Publication Number Publication Date
CN108091633A true CN108091633A (zh) 2018-05-29

Family

ID=62175422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711327240.2A Pending CN108091633A (zh) 2017-12-13 2017-12-13 纳米多孔铜互连层结构及其制备方法

Country Status (1)

Country Link
CN (1) CN108091633A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113488399A (zh) * 2021-06-15 2021-10-08 广东工业大学 一种超细节距半导体互连结构及其成型方法
US11239399B2 (en) 2019-02-05 2022-02-01 Facebook Technologies, Llc Architecture for hybrid TFT-based micro display projector
US11355665B2 (en) 2019-06-19 2022-06-07 Facebook Technologies, Llc Process flow for hybrid TFT-based micro display projector
CN114657626A (zh) * 2022-03-30 2022-06-24 昆明理工大学 一种纳米多孔铜的制备方法
WO2023097787A1 (zh) * 2021-12-02 2023-06-08 深圳先进技术研究院 一种多孔纳米铜膜在电子器件封装互连中的应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202736904U (zh) * 2012-08-14 2013-02-13 武汉利之达科技有限公司 一种覆铜硅基板
CN106876353A (zh) * 2015-12-10 2017-06-20 南茂科技股份有限公司 凸块结构与其制作方法
CN106952893A (zh) * 2016-01-06 2017-07-14 艾马克科技公司 具有互锁的金属至金属接合的半导体产物及制造其的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202736904U (zh) * 2012-08-14 2013-02-13 武汉利之达科技有限公司 一种覆铜硅基板
CN106876353A (zh) * 2015-12-10 2017-06-20 南茂科技股份有限公司 凸块结构与其制作方法
CN106952893A (zh) * 2016-01-06 2017-07-14 艾马克科技公司 具有互锁的金属至金属接合的半导体产物及制造其的方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239399B2 (en) 2019-02-05 2022-02-01 Facebook Technologies, Llc Architecture for hybrid TFT-based micro display projector
US11349052B2 (en) * 2019-02-05 2022-05-31 Facebook Technologies, Llc Bonding interface for hybrid TFT-based micro display projector
US11355665B2 (en) 2019-06-19 2022-06-07 Facebook Technologies, Llc Process flow for hybrid TFT-based micro display projector
US11699773B2 (en) 2019-06-19 2023-07-11 Meta Platforms Technologies, Llc Process flow for hybrid TFT-based micro display projector
CN113488399A (zh) * 2021-06-15 2021-10-08 广东工业大学 一种超细节距半导体互连结构及其成型方法
CN113488399B (zh) * 2021-06-15 2021-12-21 广东工业大学 一种超细节距半导体互连结构及其成型方法
WO2022262272A1 (zh) * 2021-06-15 2022-12-22 广东工业大学 一种超细节距半导体互连结构及其成型方法
US11742316B2 (en) 2021-06-15 2023-08-29 Guangdong University Of Technology Interconnect structure for semiconductor with ultra-fine pitch and forming method thereof
WO2023097787A1 (zh) * 2021-12-02 2023-06-08 深圳先进技术研究院 一种多孔纳米铜膜在电子器件封装互连中的应用
CN114657626A (zh) * 2022-03-30 2022-06-24 昆明理工大学 一种纳米多孔铜的制备方法

Similar Documents

Publication Publication Date Title
CN108091633A (zh) 纳米多孔铜互连层结构及其制备方法
JP6572673B2 (ja) 電子装置及び電子装置の製造方法
KR101611376B1 (ko) 칩 온 글라스 본딩 구조체
TWI658547B (zh) 晶片封裝模組及包含其之電路板結構
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
JPH08195414A (ja) 半導体装置
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
JP2012160500A (ja) 回路基板、半導体部品、半導体装置、回路基板の製造方法、半導体部品の製造方法及び半導体装置の製造方法
JP2003338588A (ja) 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法
Cho et al. A review on the fabrication and reliability of three-dimensional integration technologies for microelectronic packaging: Through-Si-via and solder bumping process
JP2007242900A (ja) 電子デバイス及びその製造方法
US20120175772A1 (en) Alternative surface finishes for flip-chip ball grid arrays
JP6619294B2 (ja) 配線基板及びその製造方法と電子部品装置
JP3356649B2 (ja) 半導体装置及びその製造方法
JP2006093575A (ja) 半導体装置およびその製造方法
JP2007150175A (ja) 半導体装置の製造方法
JP2013135014A (ja) 電子部品及び電子機器
JP2005353692A (ja) 半導体装置およびその製造方法
JP2004047510A (ja) 電極構造体およびその形成方法
JP2015137418A (ja) 配線基板、及び配線基板の製造方法
CN107093588B (zh) 一种芯片双面垂直封装结构及封装方法
CN102945836B (zh) 半导体封装结构
JP2019102528A (ja) 配線基板、半導体装置、及び配線基板の製造方法
CN114582744A (zh) 一种高密度铜柱凸点键合互连的方法
JP2007335652A (ja) 半導体装置、回路基板及びそれらの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180529

RJ01 Rejection of invention patent application after publication