TWM660556U - 引線框架及其半導體封裝結構 - Google Patents
引線框架及其半導體封裝結構 Download PDFInfo
- Publication number
- TWM660556U TWM660556U TW113206375U TW113206375U TWM660556U TW M660556 U TWM660556 U TW M660556U TW 113206375 U TW113206375 U TW 113206375U TW 113206375 U TW113206375 U TW 113206375U TW M660556 U TWM660556 U TW M660556U
- Authority
- TW
- Taiwan
- Prior art keywords
- metal layer
- lead frame
- surface roughness
- die
- lead
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 97
- 229910052751 metal Inorganic materials 0.000 claims abstract description 97
- 230000003746 surface roughness Effects 0.000 claims abstract description 74
- 238000000034 method Methods 0.000 claims abstract description 48
- 238000009713 electroplating Methods 0.000 claims abstract description 47
- 230000008569 process Effects 0.000 claims abstract description 46
- XBWAZCLHZCFCGK-UHFFFAOYSA-N 7-chloro-1-methyl-5-phenyl-3,4-dihydro-2h-1,4-benzodiazepin-1-ium;chloride Chemical compound [Cl-].C12=CC(Cl)=CC=C2[NH+](C)CCN=C1C1=CC=CC=C1 XBWAZCLHZCFCGK-UHFFFAOYSA-N 0.000 claims abstract description 34
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000010949 copper Substances 0.000 claims abstract description 29
- 229910052802 copper Inorganic materials 0.000 claims abstract description 26
- 238000007788 roughening Methods 0.000 claims description 15
- PEVJCYPAFCUXEZ-UHFFFAOYSA-J dicopper;phosphonato phosphate Chemical compound [Cu+2].[Cu+2].[O-]P([O-])(=O)OP([O-])([O-])=O PEVJCYPAFCUXEZ-UHFFFAOYSA-J 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 6
- DOBRDRYODQBAMW-UHFFFAOYSA-N copper(i) cyanide Chemical compound [Cu+].N#[C-] DOBRDRYODQBAMW-UHFFFAOYSA-N 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 16
- 238000012545 processing Methods 0.000 description 12
- 239000010935 stainless steel Substances 0.000 description 12
- 229910001220 stainless steel Inorganic materials 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- 239000003792 electrolyte Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000010494 dissociation reaction Methods 0.000 description 2
- 230000005593 dissociations Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000000866 electrolytic etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 230000003631 expected effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本創作揭露一種引線框架及其半導體封裝結構，為一種引腳表面粗糙度小於晶粒腳座表面粗糙度的引線框架及形成之半導體封裝結構；本創作引線框架包括晶粒腳座與複數根引腳，引腳環繞晶粒腳座，晶粒腳座與引腳形成有第一金屬層與第二金屬層，第二金屬層第二表面粗糙度小於第一金屬層第一表面粗糙度；藉此，本創作藉由電鍍銅在晶粒腳座與引腳形成不同厚度的第一金屬層與第二金屬層，使得第二表面粗糙度小於第一表面粗糙度，達到第二金屬有平緩表面，以使打線製程形成的引線可以穩固地形成於第二金屬層與晶粒的表面。
Description
本創作係有關於一種引線框架及其半導體封裝結構，尤其是指一種引腳之表面粗糙度小於晶粒腳座之表面粗糙度的引線框架及以此引線框架所形成之半導體封裝結構。
按，引線框架(Lead Frame)，又稱為導線架，是由銅材或鐵鎳合金等金屬材料經過沖壓或蝕刻方式成形，在經過電鍍製程處理後會進行晶片的封裝，其中打線製程的主要功能是作為晶片與印刷電路板之間的連接媒介；導線架主要是由用於設置晶片的腳座(Pad)與複數個圍繞腳座(Pad)的引腳(Lead)所組合而成，晶片經過打件製程設置於腳座(Pad)表面之後，隨即再經由打線製程將引線連接晶片表面的焊墊與引腳(Lead)，以完成導電連接的步驟；然而，由於導線架的引腳(Lead)在經過電解粗化後，其較大的電流密度會產生較大的表面粗糙度，例如：腳座的表面粗糙度約為1.3，而引腳的表面粗糙度約為1.45，如此將會使得引線在打線時不容易附著於晶片焊墊表面或引腳表面，最終造成晶片與引腳之間的引線連接失敗，進而影響整體的製程良率；因此，如何藉由創新的硬體設計，有效可以使引線穩固地形成於晶片焊墊表面或引腳之表面，以提升打線製程的良率，甚至是半導體封裝製程的良率，是半導體封裝製程等相關產業的開發業者與相關研究人員需持續努力克服與解決之課題。
緣是，創作人有鑑於此，並藉由其豐富之專業知識及多年之實務經驗所輔佐，而加以改良創作一種引線框架及其半導體封裝結構，其目的在於提供一種引腳(Lead)之表面粗糙度小於晶粒腳座(Pad)之表面粗糙度的引線框架及以此引線框架所形成之半導體封裝結構，主要係藉由電解粗化與電鍍銅的製程搭配在引線框架的晶粒腳座與引腳上分別形成不同表面型態的第一金屬層與第二金屬層的硬體設計，使得形成於引腳上的第二金屬層的第二表面粗糙度小於形成於晶粒腳座上的第一金屬層的第一表面粗糙度，可以避免第二金屬層的第二表面粗糙度過大，造成打線製程中的金屬焊點產生焊接瑕疵而造成引線開路，進而可以有效提升打線製程之良率與晶片(IC)可靠度等主要優勢。
根據本創作之目的，本創作提出一種引線框架，係至少包括有一晶粒腳座，以及複數根引腳，其中引腳係環繞晶粒腳座，其主要特徵在於：晶粒腳座與引腳之表面係分別形成有一第一金屬層與一第二金屬層，其中第二金屬層的第二表面粗糙度係小於第一金屬層的第一表面粗糙度。
在本創作的一個實施例中，第一金屬層與第二金屬層係同時藉由一電鍍製程覆蓋於晶粒腳座與引腳之表面。
在本創作的一個實施例中，第一金屬層與第二金屬層係為銅基材經由電解粗化後電鍍銅所形成。
在本創作的一個實施例中，電鍍製程係為電解粗化與電鍍銅搭配，而該電鍍銅係為焦磷酸銅電鍍或氰化銅電鍍等其中之一種態樣。
在本創作的一個實施例中，第一金屬層之第一表面粗糙度係介於1.3至1.5之間。
在本創作的一個實施例中，第二金屬層之第二表面粗糙度係介於1至1.05之間。
根據本創作之目的，本創作人另提出一種半導體封裝結構係至少包括有一引線框架、一半導體晶粒，以及複數根引線；引線框架係至少包括有一晶粒腳座以及複數根環繞該晶粒腳座之引腳，晶粒腳座與引腳之表面係分別形成有一第一金屬層與一第二金屬層，其中第二金屬層的第二表面粗糙度係小於第一金屬層的第一表面粗糙度；半導體晶粒係設置於晶粒腳座上；複數根引線之一端部係設置於半導體晶粒上，而另一端部係設置於引腳之第二金屬層上。
在本創作的一個實施例中，第一金屬層與第二金屬層係同時藉由一電鍍製程覆蓋於晶粒腳座與引腳之表面。
在本創作的一個實施例中，第一金屬層與第二金屬層係為銅基材經由電解粗化後電鍍銅所形成。
在本創作的一個實施例中，電鍍製程係為電解粗化與電鍍銅搭配，而該電鍍銅係為焦磷酸銅電鍍或氰化銅電鍍等其中之一種態樣。
在本創作的一個實施例中，第一金屬層之第一表面粗糙度係介於1.3至1.5之間。
在本創作的一個實施例中，第二金屬層之第二表面粗糙度係介於1至1.05之間。
藉此，本創作之引線框架及其半導體封裝結構主要係藉由電解粗化與電鍍銅的製程搭配在引線框架的晶粒腳座與引腳上分別形成不同表面型態的第一金屬層與第二金屬層的硬體設計，使得形成於引腳上的第二金屬層的第二表面粗糙度小於形成於晶粒腳座上的第一金屬層的第一表面粗糙度，可以避免第二金屬層的第二表面粗糙度過大，造成打線製程中的金屬焊點產生焊接瑕疵而造成引線開路，進而可以有效提升打線製程之良率與IC可靠度等主要優勢。
為利 貴審查員瞭解本創作之技術特徵、內容與優點及其所能達成之功效，茲將本創作配合附圖，並以實施例之表達形式詳細說明如下，而其中所使用之圖式，其主旨僅為示意及輔助說明書之用，未必為本創作實施後之真實比例與精準配置，故不應就所附之圖式的比例與配置關係解讀、侷限本創作於實際實施上的權利範圍，合先敘明。
首先，請參閱圖1所示，為本創作半導體封裝結構其一較佳實施例之整體結構示意圖，其中本創作之半導體封裝結構(2)係至少由一引線框架(1)、一半導體晶粒(21)與複數根引線(22)所組合而成，其中該半導體封裝結構(2)係由一半導體封裝製程所製備而成；藉此，本創作之引線框架及其半導體封裝結構主要係藉由電解粗化產生粗糙表面後，再由電鍍銅的製程搭配在該引線框架(1)的晶粒腳座(11)與引腳(12)上分別形成不同表面型態的第一金屬層(111)與第二金屬層(121)的硬體設計，使得形成於該引腳(12)上的第二金屬層(121)的第二表面粗糙度(SR2)(如圖8所示)小於形成於該晶粒腳座(11)上的第一金屬層(111)的第一表面粗糙度(SR1)(如圖7所示)，可以避免第二金屬層(121)的第二表面粗糙度(SR2)(如圖8所示)過大，造成打線製程中的金屬焊點產生焊接瑕疵而造成引線開路，進而可以有效提升打線製程之良率與IC可靠度等主要優勢。
請一併參閱圖2所示，為本創作引線框架其一較佳實施例之整體結構示意圖，其中該引線框架(1)係至少由一晶粒腳座(11)與複數根引腳(12)所組合而成，其中該晶粒腳座(11)係提供該半導體晶粒(21)設置，而該些引腳(12)係環設於該晶粒腳座(11)之周圍，其中該引線框架(1)係透過銅材或鐵鎳合金等其中之一種金屬材料經過沖壓或蝕刻等方式所形成，該引線框架(1)的主要功能為支撐該半導體晶粒(21)，以及作為該半導體晶粒(21)與一印刷電路板(Printed Circuit Board，簡稱PCB)之間的連接媒介。
此外，該引線框架(1)之晶粒腳座(11)與該引腳(12)的表面係可經由一電鍍製程而分別形成有一第一金屬層(111)與一第二金屬層(121)，而該電鍍製程係先以電解粗化產生粗糙表面，後續再以電鍍銅調整表面型態而達到要求，其中該電鍍銅係可例如但不限定為焦磷酸銅電鍍或氰化銅電鍍等其中之一種態樣，其中該第一金屬層(111)與該第二金屬層(121)係同時由電鍍銅材質所形成，其中電鍍銅是一種預鍍層，且所形成之預鍍層表面具有一表面粗糙度(Surface Roughness，簡稱SR)，其中該第二金屬層(121)的第二表面粗糙度(SR2)係小於該第一金屬層(111)的第一表面粗糙度(SR1)，也就是說，位於該晶粒腳座(11)表面上之第一金屬層(111)的第一表面粗糙度(SR1)係介於1.3至1.5之間，最佳係為1.3以上，而位於該引腳(12)表面上之第二金屬層(121)的第二表面粗糙度(SR2)係介於1至1.05之間，最佳係為1.05以下；在本創作其一較佳實施例中，由於該引腳(12)表面上之第二金屬層(121)相對於該晶粒腳座(11)表面上之第一金屬層(111)有較平坦的表面，因此，當使用該打線製程進行該半導體晶粒(21)與該引線框架(1)之間的電性連接時，該等引線(22)可穩固地形成於該第二金屬層(121)與晶粒焊墊之表面而不脫落，可以有效提升打線製程與該半導體封裝結構(2)之製程良率。
該半導體晶粒(21)係設置於該晶粒腳座(11)上，其中該半導體晶粒(21)之一表面係設置有複數個焊墊，而相對之另一表面則是設置有覆蓋內部晶片之固態模封材料(Epoxy Molding Compound，簡稱EMC)，其中具有固態模封材料(EMC)之表面係可藉由一黏膠黏著於該晶粒腳座(11)上，而另一表面上之焊墊則是對應藉由一引線(22)與環設於該晶粒腳座(11)周圍的引腳(12)電性連接。
每一該引線(22)之一端部係設置於該半導體晶粒(21)之焊墊上，而該引線(22)之另一端部則是設置於該引腳(12)之第二金屬層(121)上，由於該引腳(12)之第二金屬層(121)具有較小的第二表面粗糙度(SR2)，因此，該引線(22)可以較容易附著於該第二金屬層(121)與晶粒焊墊上而不脫落，可有效維持該引腳(12)與該半導體晶粒(21)之間的導電連接。
該半導體封裝結構(2)主要係以該半導體封裝製程所製備而成，其中該半導體封裝製程係包括有下列步驟：
1. 準備不鏽鋼電極：準備一不鏽鋼電極(3)進行該引線框架(1)之成形加工，其中該不鏽鋼電極(3)係為銅材或鐵鎳合金等其中之一種金屬材料所製備而成。
2. 進行電氣化學加工步驟：請一併參閱圖3至圖5所示，為本創作引線框架其一較佳實施例之電氣化學加工示意圖、電氣化學加工結果示意圖(一)，以及電氣化學加工結果示意圖(二)，其中該電氣化學加工(Electro Chemical Machining，簡稱ECM)步驟主要係在電解液中利用該不鏽鋼電極(3)作陽極所發生的電化學解離以進行加工的方法，其工作原理係與電鍍製程相同，只不過工作物為陽極，因此電化學解離又稱為反電鍍法或電解粗化法，其中電化學加工係以不鏽鋼電擊設置為陰極，而以該不鏽鋼電極(3)置為陽極，兩者設置於電解液內並分別給予電流，以產生電能與化學能效應，並進行氧化還原反應，此加工機制可使該不鏽鋼電極(3)的表面產生電解蝕孔，在未進行該電氣化學加工步驟前，該不鏽鋼電極(3)的表面粗糙度係為1.0，而在進行該電氣化學加工步驟後，該晶粒腳座(11)的表面粗糙度係為1.3，而該引腳(12)的表面粗糙度係為1.5。
3. 進行電鍍製程：請一併參閱圖6至圖8所示，為本創作引線框架其一較佳實施例之電鍍製程示意圖、電鍍製程結果示意圖(一)，以及電鍍製程結果示意圖(二)，其中該電鍍製程(Electroplating)主要係利用電沉積的原理將電導體之引線框架(1)鋪上一層金屬的方法，是一種電解還原反應，該電鍍製程係將該引線框架(1)連接負極，且一不鏽鋼電極(4)連接正極，並同時將該引線框架(1)與該不鏽鋼電極(4)泡在一電解液裡，其中該電解液係可例如但不限定為焦磷酸銅溶液，通電以後，電解液的銅金屬離子就會慢慢地附著在該引線框架(1)上，而在該晶粒腳座(11)與該引腳(12)表面形成該第一金屬層(111)與該第二金屬層(121)，其中位於該晶粒腳座(11)表面上之第一金屬層(111)的第一表面粗糙度(SR1)係介於1.3至1.5之間，最佳係為1.3以上，而位於該引腳(12)表面上之第二金屬層(121)的第二表面粗糙度(SR2)係介於1至1.05之間，最佳係為1.05以下。
4. 進行打線製程：該半導體晶粒(21)之一表面係設置有複數個焊墊，而相對之另一表面則是設置有覆蓋內部晶片之固態模封材料(EMC)，其中具有固態模封材料(EMC)之表面係可藉由一黏膠黏著於該引線框架(1)之晶粒腳座(11)上，而另一表面上之焊墊則是對應藉由一引線(22)與環設於該晶粒腳座(11)周圍的引腳(12)電性連接。
由上述之實施說明可知，本創作與現有技術與產品相較之下，本創作具有以下優點：
1. 本創作之引線框架及其半導體封裝結構主要係藉由電解粗化與電鍍銅的製程搭配在引線框架的晶粒腳座與引腳上分別形成不同表面型態的第一金屬層與第二金屬層的硬體設計，使得形成於引腳上的第二金屬層的第二表面粗糙度小於形成於晶粒腳座上的第一金屬層的第一表面粗糙度，可以避免第二金屬層的第二表面粗糙度過大，造成打線製程中的金屬焊點產生焊接瑕疵而造成引線開路，進而可以有效提升打線製程之良率與IC可靠度等主要優勢。
綜上所述，本創作之引線框架及其半導體封裝結構，的確能藉由上述所揭露之實施例，達到所預期之使用功效，且本創作亦未曾公開於申請前，誠已完全符合專利法之規定與要求。爰依法提出新型專利之申請，懇請惠予審查，並賜准專利，則實感德便。
惟，上述所揭之圖示及說明，僅為本創作之較佳實施例，非為限定本創作之保護範圍；大凡熟悉該項技藝之人士，其所依本創作之特徵範疇，所作之其它等效變化或修飾，皆應視為不脫離本創作之設計範疇。
(1):引線框架
(11):晶粒腳座
(111):第一金屬層
(12):引腳
(121):第二金屬層
(2):半導體封裝結構
(21):半導體晶粒
(22):引線
(3):不鏽鋼電極
(4):不鏽鋼電極
(SR1):第一表面粗糙度
(SR2):第二表面粗糙度
圖1：本創作半導體封裝結構其一較佳實施例之整體結構示意圖
圖2：本創作引線框架其一較佳實施例之整體結構示意圖
圖3：本創作引線框架其一較佳實施例之電氣化學加工示意圖
圖4：本創作引線框架其一較佳實施例之電氣化學加工結果示意圖(一)
圖5：本創作引線框架其一較佳實施例之電氣化學加工結果示意圖(二)
圖6：本創作引線框架其一較佳實施例之電鍍製程示意圖
圖7：本創作引線框架其一較佳實施例之電鍍製程結果示意圖(一)
圖8：本創作引線框架其一較佳實施例之電鍍製程結果示意圖(二)
(1):引線框架
(111):第一金屬層
(121):第二金屬層
Claims (12)
- 一種引線框架，係至少包括有一晶粒腳座(11)，以及複數根引腳(12)，其中該些引腳(12)係環繞該晶粒腳座(11)，其主要特徵在於：該晶粒腳座(11)與該引腳(12)之表面係分別形成有一第一金屬層(111)與一第二金屬層(121)，其中該第二金屬層(121)的第二表面粗糙度(SR2)係小於該第一金屬層(111)的第一表面粗糙度(SR1)。
- 如請求項1所述之引線框架，其中該第一金屬層(111)與該第二金屬層(121)係同時藉由一電鍍製程覆蓋於該晶粒腳座(11)與該些引腳(12)之表面。
- 如請求項2所述之引線框架，其中該第一金屬層(111)與該第二金屬層(121)係為銅基材經由電解粗化後電鍍銅所形成。
- 如請求項2所述之引線框架，其中該電鍍製程係為電解粗化與電鍍銅搭配，而該電鍍銅係為焦磷酸銅電鍍或氰化銅電鍍其中之一。
- 如請求項1所述之引線框架，其中該第一金屬層(111)之第一表面粗糙度(SR1)係介於1.3至1.5之間。
- 如請求項1所述之引線框架，其中該第二金屬層(121)之第二表面粗糙度(SR2)係介於1至1.05之間。
- 一種半導體封裝結構，係至少包括有： 一引線框架(1)，係至少包括有一晶粒腳座(11)，以及複數個環繞該晶粒腳座(11)之引腳(12)，該晶粒腳座(11)與該引腳(12)之表面係分別形成有一第一金屬層(111)與一第二金屬層(121)，其中該第二金屬層(121)的第二表面粗糙度(SR2)係小於該第一金屬層(111)的第一表面粗糙度(SR1)； 一半導體晶粒(21)，係設置於該晶粒腳座(11)上；以及 複數根引線(22)，其一端部係設置於該半導體晶粒(21)上，而另一端部係設置於該引腳(12)之第二金屬層(121)上。
- 如請求項7所述之半導體封裝結構，其中該第一金屬層(111)與該第二金屬層(121)係同時藉由一電鍍製程覆蓋於該晶粒腳座(11)與該些引腳(12)之表面。
- 如請求項8所述之半導體封裝結構，其中該第一金屬層(111)與該第二金屬層(121)係為銅基材經由電解粗化後電鍍銅所形成。
- 如請求項8所述之半導體封裝結構，其中該電鍍製程係為電解粗化與電鍍銅搭配，而該電鍍銅係為焦磷酸銅電鍍或氰化銅電鍍其中之一。
- 如請求項7所述之半導體封裝結構，其中該第一金屬層(111)之第一表面粗糙度(SR1)係介於1.3至1.5之間。
- 如請求項7所述之半導體封裝結構，其中該第二金屬層(121)之第二表面粗糙度(SR2)係介於1至1.05之間。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW113206375U TWM660556U (zh) | 2024-06-18 | 2024-06-18 | 引線框架及其半導體封裝結構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW113206375U TWM660556U (zh) | 2024-06-18 | 2024-06-18 | 引線框架及其半導體封裝結構 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWM660556U true TWM660556U (zh) | 2024-09-11 |
Family
ID=93610335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW113206375U TWM660556U (zh) | 2024-06-18 | 2024-06-18 | 引線框架及其半導體封裝結構 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWM660556U (zh) |
-
2024
- 2024-06-18 TW TW113206375U patent/TWM660556U/zh unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100576525C (zh) | 电路部件、电路部件的制造方法、半导体器件及电路部件表面的叠层结构 | |
| US6576539B1 (en) | Semiconductor chip assembly with interlocked conductive trace | |
| CN102362345B (zh) | 半导体元件基板及其制造方法、半导体器件 | |
| US6562709B1 (en) | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint | |
| TWI479626B (zh) | 導線架基板及其製造方法以及半導體裝置 | |
| KR100551576B1 (ko) | 반도체 장치 및 그 제조방법 | |
| CN110473853B (zh) | 一种dfn器件的封装结构、无引线框架载体及dfn器件的封装方法 | |
| US8067698B2 (en) | Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same | |
| US6544813B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
| CN108389805A (zh) | 一种高可靠性平面凸点式封装方法及封装结构 | |
| CN107342354B (zh) | 一种ic封装工艺 | |
| JP6685112B2 (ja) | リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法 | |
| CN114695303A (zh) | 引线框架、引线框架的制造方法以及半导体装置 | |
| US7264991B1 (en) | Method of connecting a conductive trace to a semiconductor chip using conductive adhesive | |
| US6699780B1 (en) | Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching | |
| TWM660556U (zh) | 引線框架及其半導體封裝結構 | |
| JP4196606B2 (ja) | 配線板の製造方法 | |
| TWI228785B (en) | Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method | |
| CN117637633A (zh) | 引线框封装结构、引线框封装结构制作方法和封装模块 | |
| US20180342442A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
| KR101162506B1 (ko) | 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법 | |
| CN215069954U (zh) | 一种mosfet芯片结构 | |
| JP2024160880A (ja) | リードフレーム及びその製造方法 | |
| JP2002124596A (ja) | 半導体装置およびその製造方法 |