CN215069954U - 一种mosfet芯片结构 - Google Patents

一种mosfet芯片结构 Download PDF

Info

Publication number
CN215069954U
CN215069954U CN202120631219.7U CN202120631219U CN215069954U CN 215069954 U CN215069954 U CN 215069954U CN 202120631219 U CN202120631219 U CN 202120631219U CN 215069954 U CN215069954 U CN 215069954U
Authority
CN
China
Prior art keywords
buffer layer
source electrode
mosfet
gate electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120631219.7U
Other languages
English (en)
Inventor
诸舜杰
董建新
钟添宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Will Semiconductor Ltd
Original Assignee
Will Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Will Semiconductor Ltd filed Critical Will Semiconductor Ltd
Priority to CN202120631219.7U priority Critical patent/CN215069954U/zh
Application granted granted Critical
Publication of CN215069954U publication Critical patent/CN215069954U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本申请公开了一种MOSFET芯片结构，其中MOSFET裸芯的源电极和栅电极背离漏极基岛的表面上加厚了至少一层金属缓冲层，与第一引脚和第二引脚连接的铜线分别焊接于源电极和栅电极对应的金属缓冲层上。由于对于铜线的焊接需要施加较高的键合温度和键合压力，金属缓冲层的设置相当于加厚了源电极和栅电极的厚度，可以在一定程度上缓解源电极和栅电极所需要承受的键合温度和压力，避免对MOSFET裸芯造成损伤形成弹坑，保证了产品质量和可靠性。

Description

一种MOSFET芯片结构
技术领域
本申请涉及半导体器件领域，特别涉及一种MOSFET芯片结构。
背景技术
随着电子工业的不断发展，印刷电路板(Printed Circuit Board，PCB)上集成的器件越来越多，因此单个器件的小型化已经成为器件封装工艺发展的必然趋势。传统的半导体器件MOSFET产品的封装一般利用金线等引线将半导体芯片中的电极引向引脚进行焊接，从而实现电气连接。由于金线的成本昂贵，本领域技术人员开始寻求工艺性能好、价格低廉的铜线来替代金线，达到降低封装成本的目的。
但是与金线键合技术相比，铜线的硬度比金球的硬度几乎高一倍。为了克服铜线硬度高、屈服度高的问题，键合时需要更大的超声功率和键合压力，因此容易对硅芯片造成损伤形成弹坑，严重影响产品质量和可靠性
实用新型内容
本申请的目的在于提供一种MOSFET芯片结构，其能够改善上述问题。
本申请的实施例是这样实现的：
本申请提供一种MOSFET芯片结构，其包括：
MOSFET裸芯、漏极基岛、第一引脚和第二引脚；
所述MOSFET裸芯包括相对的第一表面和第二表面，所述第一表面上设置有所述MOSFET裸芯的源电极和栅电极，所述第二表面上设置有所述MOSFET裸芯的漏电极，所述漏电极键合于所述漏极基岛上；
所述源电极和所述栅电极背离所述漏极基岛的表面上设置至少一层金属缓冲层；所述源电极对应的所述金属缓冲层与所述第一引脚之间设置有第一金属线；所述栅电极对应的所述金属缓冲层与所述第二引脚之间设置有第二金属。
可以理解，本申请公开了一种MOSFET芯片结构，其中MOSFET裸芯的源电极和栅电极背离漏极基岛的表面上加厚了至少一层金属缓冲层，与第一引脚和第二引脚连接的铜线分别焊接于源电极和栅电极对应的金属缓冲层上。由于对于铜线的焊接需要施加较高的键合温度和键合压力，金属缓冲层的设置相当于加厚了源电极和栅电极的厚度，可以在一定程度上缓解源电极和栅电极所需要承受的键合温度和压力，避免对MOSFET裸芯造成损伤形成弹坑，保证了产品质量和可靠性。
在本申请可选的实施例中，由所述第二表面到所述第一表面的方向为主方向；所述源电极和所述栅电极背离所述漏极基岛的表面上沿所述主方向依次层叠有镍缓冲层、钯缓冲层和金缓冲层。
其中，源电极和栅电极背离漏极基岛的表面上沿上述主方向，通过化镀方式依次层叠有镍缓冲层、钯缓冲层和金缓冲层。
在本申请可选的实施例中，由所述第二表面到所述第一表面的方向为主方向；所述源电极和所述栅电极背离所述漏极基岛的表面上沿所述主方向依次层叠有钛缓冲层、镍缓冲层和银缓冲层。
其中，源电极和栅电极背离漏极基岛的表面上沿上述主方向，通过蒸镀方式依次层叠有钛缓冲层、镍缓冲层和银缓冲层。
在本申请可选的实施例中，由所述第二表面到所述第一表面的方向为主方向；所述源电极和所述栅电极背离所述漏极基岛的表面上沿所述主方向依次层叠有钛缓冲层和铜缓冲层。
其中，源电极和栅电极背离漏极基岛的表面上沿上述主方向，通过电镀方式依次层叠有钛缓冲层和铜缓冲层。
在本申请可选的实施例中，所述源电极和所述栅电极背离所述漏极基岛的表面上所加厚的金属缓冲层的厚度范围在2微米至5微米之间。
在本申请可选的实施例中，由所述第二表面到所述第一表面的方向为主方向；所述MOSFET裸芯包括沿所述主方向依次层叠的所述漏电极、硅基主体、氧化物层和绝缘层；所述氧化物层在所述硅基主体中的源极和栅极处对应形成源极通孔和栅极通孔；所述源极通孔中填充有金属材料形成所述源电极；所述栅极通孔中亦填充有金属材料形成所述栅电极；所述绝缘层在所述源电极和所述栅电极的正投影区域形成源极凹槽和栅极凹槽；所述源电极露出所述源极凹槽底部，所述栅电极露出所述栅极凹槽底部。
在本申请可选的实施例中，所述漏电极为含有金属成分的树脂薄膜；所述源极通孔和所述栅极通孔中填充有金属材料为铝材料。
在本申请可选的实施例中，所述绝缘层包括沿所述主方向依次层叠的聚酰胺(Polyamide，PA)层和聚酰亚胺树脂(Polyimide，PI)层。
有益效果：
本申请公开了一种MOSFET芯片结构，其中MOSFET裸芯的源电极和栅电极背离漏极基岛的表面上加厚了至少一层金属缓冲层，与第一引脚和第二引脚连接的铜线分别焊接于源电极和栅电极对应的金属缓冲层上。由于对于铜线的焊接需要施加较高的键合温度和键合压力，金属缓冲层的设置相当于加厚了源电极和栅电极的厚度，可以在一定程度上缓解源电极和栅电极所需要承受的键合温度和压力，避免对MOSFET裸芯造成损伤形成弹坑，保证了产品质量和可靠性。
为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1是传统MOSFET芯片结构的源电极的俯视放大图；
图2是传统MOSFET芯片结构的源电极的剖面放大图；
图3是本申请提供的一种MOSFET芯片结构的示意图。
附图标号：
MOSFET裸芯10、源电极11、栅电极12、漏电极13、金属缓冲层14、硅基主体15、氧化物层16、绝缘层17、聚酰胺层171、聚酰亚胺树脂层172、漏极基岛20、第一引脚30、第二引脚40、第一金属线51、第二金属线52。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
如图1所示，图1为传统MOSFET芯片结构的源电极俯视放大图。由图中可以看出，为了克服铜线硬度高、屈服度高的问题，键合时需要更大的超声功率和键合压力，因此容易对硅芯片造成损伤形成弹坑，图中所示即为源电极所产生的破损。
如图2所示，图2是传统MOSFET芯片结构的源电极的剖面放大图。图中可以明显看到铜线键合过程中对MOSFET裸芯的源电极所产生的弹坑。
如图3所示，本申请提供一种MOSFET芯片结构，其包括：MOSFET裸芯10、漏极基岛20、第一引脚30和第二引脚40。
MOSFET裸芯10包括相对的第一表面和第二表面，第一表面上设置有MOSFET裸芯10的源电极11和栅电极12，第二表面上设置有MOSFET裸芯10的漏电极13，漏电极13键合于漏极基岛20上。
源电极11和栅电极12背离漏极基岛20的表面上设置了至少一层金属缓冲层14；源电极11对应的金属缓冲层14与第一引脚30之间设置有第一金属线51；栅电极12对应的金属缓冲层14与第二引脚40之间设置有第二金属线52。
其中，源电极11对应的金属缓冲层14与第一引脚30之间可通过焊接的方式设置有第一金属线51，第一金属线51可以是铜线。栅电极12对应的金属缓冲层14与第二引脚40之间可通过焊接的方式设置有第二金属线53，第二金属线52可以是另一根铜线。
可以理解，本申请公开了一种MOSFET芯片结构，其中MOSFET裸芯10的源电极11和栅电极12背离漏极基岛20的表面上加厚了至少一层金属缓冲层14，与第一引脚30和第二引脚40连接的铜线50分别焊接于源电极11和栅电极12对应的金属缓冲层14上。由于对于铜线50的焊接需要施加较高的键合温度和键合压力，金属缓冲层14的设置相当于加厚了源电极11和栅电极12的厚度，可以在一定程度上缓解源电极11和栅电极12所需要承受的键合温度和压力，避免对MOSFET裸芯10造成损伤形成弹坑，保证了产品质量和可靠性。
在本申请可选的实施例中，由第二表面到第一表面的方向为主方向(图3中X方向所示)；源电极11和栅电极12背离漏极基岛20的表面上沿主方向依次层叠有镍缓冲层、钯缓冲层和金缓冲层。
其中，源电极11和栅电极12背离漏极基岛20的表面上沿上述主方向，通过化镀方式依次层叠有镍缓冲层、钯缓冲层和金缓冲层。
在本申请可选的实施例中，由第二表面到第一表面的方向为主方向(图3中X方向所示)；源电极11和栅电极12背离漏极基岛20的表面上沿主方向依次层叠有钛缓冲层、镍缓冲层和银缓冲层。
其中，源电极11和栅电极12背离漏极基岛20的表面上沿上述主方向，通过蒸镀方式依次层叠有钛缓冲层、镍缓冲层和银缓冲层。
在本申请可选的实施例中，由第二表面到第一表面的方向为主方向(图3中X方向所示)；源电极11和栅电极12背离漏极基岛20的表面上沿主方向依次层叠有钛缓冲层和铜缓冲层。
其中，源电极11和栅电极12背离漏极基岛20的表面上沿上述主方向，通过电镀方式依次层叠有钛缓冲层和铜缓冲层。
在本申请可选的实施例中，源电极11和栅电极12背离漏极基岛20的表面上所加厚的金属缓冲层14的厚度范围在2微米至5微米之间。
如图3所示，在本申请可选的实施例中，由第二表面到第一表面的方向为主方向(图中X方向所示)；MOSFET裸芯包括沿主方向依次层叠的漏电极13、硅基主体15、氧化物层16和绝缘层17；氧化物层16在硅基主体15中的源极和栅极处对应形成源极通孔和栅极通孔；源极通孔中填充有金属材料形成源电极11；栅极通孔中亦填充有金属材料形成栅电极12；绝缘层17在源电极11和栅电极12的正投影区域形成源极凹槽和栅极凹槽；源电极11露出源极凹槽底部，栅电极12露出栅极凹槽底部。
在本申请可选的实施例中，漏电极13为含有金属成分的树脂薄膜；源极通孔和栅极通孔中填充有金属材料为铝材料。
在本申请可选的实施例中，绝缘层17包括沿主方向(图3中X方向)依次层叠的聚酰胺(Polyamide，PA)层171和聚酰亚胺树脂(Polyimide，PI)层172。
有益效果：
本申请公开了一种MOSFET芯片结构，其中MOSFET裸芯10的源电极11和栅电极12背离漏极基岛20的表面上加厚了至少一层金属缓冲层14，与第一引脚30和第二引脚40连接的铜线50分别焊接于源电极11和栅电极12对应的金属缓冲层14上。由于对于铜线50的焊接需要施加较高的键合温度和键合压力，金属缓冲层14的设置相当于加厚了源电极11和栅电极12的厚度，可以在一定程度上缓解源电极11和栅电极12所需要承受的键合温度和压力，避免对MOSFET裸芯10造成损伤形成弹坑，保证了产品质量和可靠性。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (5)

1.一种MOSFET芯片结构，其特征在于，包括：
MOSFET裸芯、漏极基岛、第一引脚和第二引脚；
所述MOSFET裸芯包括相对的第一表面和第二表面，所述第一表面上设置有所述MOSFET裸芯的源电极和栅电极，所述第二表面上设置有所述MOSFET裸芯的漏电极，所述漏电极键合于所述漏极基岛上；
所述源电极和所述栅电极背离所述漏极基岛的表面上设置至少一层金属缓冲层；所述源电极对应的所述金属缓冲层与所述第一引脚之间设置有第一金属线；所述栅电极对应的所述金属缓冲层与所述第二引脚之间设置有第二金属线。
2.根据权利要求1所述的MOSFET芯片结构，其特征在于，
由所述第二表面到所述第一表面的方向为主方向；
所述源电极和所述栅电极背离所述漏极基岛的表面上沿所述主方向依次层叠有镍缓冲层、钯缓冲层和金缓冲层。
3.根据权利要求1所述的MOSFET芯片结构，其特征在于，
由所述第二表面到所述第一表面的方向为主方向；
所述源电极和所述栅电极背离所述漏极基岛的表面上沿所述主方向依次层叠有钛缓冲层、镍缓冲层和银缓冲层。
4.根据权利要求1所述的MOSFET芯片结构，其特征在于，
由所述第二表面到所述第一表面的方向为主方向；
所述源电极和所述栅电极背离所述漏极基岛的表面上沿所述主方向依次层叠有钛缓冲层和铜缓冲层。
5.根据权利要求1至4任一项所述的MOSFET芯片结构，其特征在于，
所述源电极和所述栅电极背离所述漏极基岛的表面上所加厚的金属缓冲层的厚度范围在2微米至5微米之间。
CN202120631219.7U 2021-03-29 2021-03-29 一种mosfet芯片结构 Active CN215069954U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202120631219.7U CN215069954U (zh) 2021-03-29 2021-03-29 一种mosfet芯片结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202120631219.7U CN215069954U (zh) 2021-03-29 2021-03-29 一种mosfet芯片结构

Publications (1)

Publication Number Publication Date
CN215069954U true CN215069954U (zh) 2021-12-07

Family

ID=79152856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202120631219.7U Active CN215069954U (zh) 2021-03-29 2021-03-29 一种mosfet芯片结构

Country Status (1)

Country Link
CN (1) CN215069954U (zh)

Similar Documents

Publication Publication Date Title
US6337510B1 (en) Stackable QFN semiconductor package
CN108461457B (zh) 半导体器件及其制造方法
US6344683B1 (en) Stacked semiconductor package with flexible tape
KR100445073B1 (ko) 듀얼 다이 패키지
KR20010028815A (ko) 적층 패키지 및 그의 제조 방법
US20170221853A1 (en) Electrode terminal, semiconductor device, and power conversion apparatus
US20080272487A1 (en) System for implementing hard-metal wire bonds
JP2019176034A (ja) 半導体装置および半導体装置の製造方法
JP2023030046A (ja) 半導体装置およびその製造方法
JPH11121526A (ja) 半導体素子の実装構造
JP2019186321A (ja) 半導体装置
CN215069954U (zh) 一种mosfet芯片结构
JP2007294530A (ja) リードフレーム組立体
CN105355567B (zh) 双面蚀刻水滴凸点式封装结构及其工艺方法
CN212033002U (zh) 一种qfn封装导热焊盘及具有其的qfn封装结构
JP2009054684A (ja) 半導体ｐｏｐ装置
JP2005123463A (ja) 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器
CN215069957U (zh) 一种mosfet芯片结构
TWI345823B (en) Semiconductor package with wire-bonding connections
JP2974819B2 (ja) 半導体装置およびその製造方法
JP2005286010A (ja) 積層型半導体パッケージ用の多層基板およびその製造方法、ならびに積層型半導体パッケージおよびその製造方法
CN215499764U (zh) 一种fpc电连接结构
KR100340862B1 (ko) 스택패키지및그의제조방법
CN216648282U (zh) 一种电子元器件封装结构
KR20130046677A (ko) 회로기판, 이를 이용한 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant