CN100454529C - 用于形成互连结构的焊膏以及由焊膏形成的互连结构 - Google Patents

用于形成互连结构的焊膏以及由焊膏形成的互连结构 Download PDF

Info

Publication number
CN100454529C
CN100454529C CNB2004800314499A CN200480031449A CN100454529C CN 100454529 C CN100454529 C CN 100454529C CN B2004800314499 A CNB2004800314499 A CN B2004800314499A CN 200480031449 A CN200480031449 A CN 200480031449A CN 100454529 C CN100454529 C CN 100454529C
Authority
CN
China
Prior art keywords
soldering paste
filled composite
particle
particle filled
conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800314499A
Other languages
English (en)
Other versions
CN1871702A (zh
Inventor
马丁·斯坦丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of CN1871702A publication Critical patent/CN1871702A/zh
Application granted granted Critical
Publication of CN100454529C publication Critical patent/CN100454529C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种用于形成互连的焊膏,包括粘合粒子(18)、填充粒子(16)和助焊材料的混合,粘合粒子的熔解温度比填充粒子的低,粘合粒子和填充粒子的比例被选择为在加热而使所述粘合粒子熔化时,所沉积的焊膏的形状基本保持不变,以此使用所述焊膏来形成互连结构。

Description

用于形成互连结构的焊膏以及由焊膏形成的互连结构
相关申请
本申请基于在2003年10月24日提交的、题为“焊料、焊料处理以及非流动/回流互连”的第60/514,095号美国临时申请,以及在2004年3月24日提交的、题为“使用自傲(proud)互连材料的半导体器件封装”的第60/555,794号美国临时申请,并要求它们的优先权,这两个申请的全部内容通过引用并入本文。
技术领域
本发明涉及半导体封装,尤其涉及一种互连结构和用于形成互连结构的焊膏(paste)。
背景技术
焊料是用于在电路板上将半导体器件连接到导电衬垫的传统公知材料。根据广为公知的技术,在电路板的导电衬垫上可形成焊料隆起焊盘(solder bump),并可在其上设置例如半导体管芯的元件,接着,使焊料回流以将所述元件连接至导电衬垫。作为一种选择,焊料隆起焊盘可以在半导体元件上形成,可将该元件设置在导电衬垫上,并且使焊料回流以将该元件连接至导电衬垫。
参照用于示意说明的图1,为了在电路板10的导电衬垫14上形成焊料隆起焊盘,首先将焊膏15沉积在导电衬垫14的一部分上。如图1所示,为了限定接纳焊膏15的区域,可以将阻焊层(solder mask)12设置在电路板10的顶面上,阻焊层12在导电衬垫14上方包括有开口。
参照图2,在将焊膏15沉积在导电衬垫14上方后,通过加热使焊膏15回流,即,使焊膏达到其回流的温度而形成液体。在液体冷却后,在导电衬垫14上方形成了焊料隆起焊盘17。应该注意到,焊料隆起焊盘17具有弯曲的外表面19。弯曲的外表面19是由于在回流焊料时的表面张力而形成的,并随着焊料体积的增加,其弯曲程度增加。因此,为了使用在本文中描述的传统技术使元件和导电衬垫在电路板上相结合,在电路板(或元件)上印制(stencil)焊料需要严格粘合达到一定容差,这使得制造变得复杂。
发明内容
根据本发明,使用焊膏来形成互连,用于在电路板或类似物上将元件相互电连接或将元件连接至导电衬垫。
根据本发明的焊膏是粘合粒子(binder particle)和填充粒子(fillerparticle)的混合物,并在需要时,还可以混合助焊材料(flux material)。根据本发明,粘合粒子的熔点低于填充粒子的熔点。此外,粘合粒子和填充粒子的各自的比例为,能够使得在粘合粒子熔化时,沉积的焊膏的形状基本不会改变,但是在粘合液体冷却后足以将填充粒子相互粘合以形成结构。这样形成的结构能够用来互连。因此,根据本发明的焊膏能够用来在表面上形成互连结构,例如,半导体元件的电极或电路板上的导电衬垫。
根据本发明的互连结构能够覆盖(例如)功率半导体器件的电极上的较大区域。此外,这种互连结构是自傲的,即,固定在非可焊接环绕区域的上方,这是有利的,因为:
1)它使得焊料圆角(solder fillet)不再是至关重要的,这就意味着衬底和印制设计在设计和容差方面不再那么重要,这是因为,“自傲互连”能够使形成的焊料圆角包括焊料互连的边缘,而不是在两个平的表面(其中,可焊接区域由阻焊层内的窗口来限定)之间形成焊接接缝。
2)将厚的互连形成在管芯表面上基本意味着,管芯表面和边缘能够用环氧树脂或其他任意适合的钝化材料来覆盖,这是有利的,原因在于:
a)钝化使得管芯上不同电势之间绝缘,从而能够进行更高电压和更冒进的设计。
b)可减少保护特定封装类型的管芯所需的处理步骤。
c)生成更加坚固(rugged)的器件。
d)提供更好的环境保护。
e)降低关键的制造容差,因此使得能够更加容易地制造器件。
本发明的其他特征和有益效果在根据下面参照相应的附图进行描述后,将会变得显而易见。
附图的简要说明
图1和图2示出了根据现有技术的用于形成焊料隆起焊盘互连的技术;
图3示出了用根据本发明的焊膏形成的互连结构的本体的一部分;
图4和图5示出了根据本发明的用于形成互连结构的技术;
图6显示的是根据现有技术的封装的截面图;
图7显示的通过修改而包括了根据本发明的互连结构的封装的第一实施方案的截面图;
图8显示的是包括了根据本发明的互连结构的封装的第二实施方案的侧视平面图;
图9显示的是包括了根据本发明的互连结构的封装的第三实施方案的侧视平面图;
图10显示的是通过修改而在其电极上具有互连结构的半导体管芯的俯视图;
图11显示的是在图10中显示的、以箭头11-11方向观察的半导体管芯的侧视平面图;
图12显示的是形成有半导体管芯(它包括根据本发明形成的互连结构)的封装的第一变种的立体图;
图13显示的是形成有半导体管芯(它包括根据本发明形成的互连结构)的封装的第二变种的立体图;
图14显示的是图13所示的封装沿着线14-14以箭头的方向观察得到的截面图;
图15显示的是根据现有技术的封装的截面图;
图16显示的是包括了根据本发明形成的互连结构的倒装型半导体器件的俯视图;
图17示出了包含有准备包括有根据本发明的互连结构的管芯的晶片;
图18A示出了根据现有技术的、连接到电路板的封装的截面图;以及
图18B示出了根据本发明的、连接到电路板的封装的截面图。
本发明的详细描述
根据本发明的导电焊膏包括粘合粒子和填充粒子的混合物。在本发明的优选实施方案中,粘合粒子是焊粉,填充粒子是通体分布在焊粉中、或与焊粉混合的传导粒子。该优选的实施方案进一步包括助焊材料。
根据本发明的一个方面,粘合粒子的比例与填充粒子的比例为,能够使得在粘合粒子熔化时,具有足够的粘合度将填充粒子相互熔合起来,即,将填充粒子相互“粘合”起来。然而,粘合粒子和填充粒子的各自的部分能够使得在粘合粒子熔化时,沉积的焊膏形状基本不会改变。也就是说,互连结构将基本上具有和焊膏在沉积时的形状一样的形状。
在根据本发明的焊膏中使用的填充粒子优选地具有球形的形状,当然还可以使用其它的例如立方体和平行六面体等的形状。应该认识到,在本发明的实践当中,粒子的几何形状不需要是完美的。也就是说,例如在本文中所述的球状仅需要是类似于球的形状,而无需是理想的球形形状。因此,在本文中所述的粒子形状不应理解为将本发明限制为理想的几何形状。
在优选的实施方案中,粘合剂具有较高熔解温度。根据本发明,适于在焊膏中用作粘合材料的焊料的实施例包括,重量为95%的Sn和5%的Sb组合成的焊料,或者是由重量为95.5%的Sn、3.8%的Ag和0.7%的Cu组合成的焊料。
适合于形成填充料的材料是铜。其它适合于形成填充料的材料还有镍和锡银(tin-silver)。
参照图3,填充粒子16可以由一种材料5涂覆另一材料7来形成。例如,类似于球形的铜粒子在用作传导的填充料时,可以镀上镍层(nickelbarrier),并用锡或银来钝化。适合与类似球形的铜粒子一起使用的粘合料是锡银焊料、高铅焊料或锡铅焊料。
类似于球形的镍粒子在用作传导填充料时,可以用锡或银来钝化。适于用作熔合类似于球形的镍粒子的粘合料可以为以上列出的焊料中的任意一种。
适于与锡银填充粒子一起使用的粘合料可以是锡铋焊料。
在一种优选的组合中,填充料可为球形或类似于球形,并且可以是混合物总重量的5-40%,而粘合料可以是粉末状的焊料,并且是混合物总重量的50-85%,助焊材料可为助焊剂,其占混合物总重量的剩余部分。在该优选的组合中,助焊剂约占总重量的10%,它可以是活性柔和的树脂。优选地,填充粒子的大小可以在15μm-65μm之间,而粘合焊料的粒子大小可以是在15μm-50μm之间,更优选地,粘合焊料的粒子大小可以是在25μm-45μm之间。
根据本发明的焊膏的一个具体实施例包括:重量占31.5%的镀银镍粒子,重量占58.5%的SAC(锡银铜)或AS(锡银)合金(作为粘合料)。SAC合成物在重量上可以是95.5%的Sn、3.8%的Ag以及0.7%的Cu,而SA合成物在重量上可以是96%的Sn和4%的Ag。在该实施例中,10%的总重量可以是助焊材料。
另一个实施例可以是具有抗塌散(anti-slump)性质的前述实施例的高流动性衍生物(high flow derivative)。这种焊膏可以包括重量占5%的镀银镍球体、重量上占85%的SAC或SA、以及重量上占10%的助焊剂。
根据本发明的焊膏对于在表面(例如,在衬底上的导电衬垫、或半导体管芯的电极)上形成相对较大平坦区域的互连是尤其有用的。根据本发明的焊膏的有益特性是,在它成形时,将它加热以使粘合料回流(即,熔化)后,其基本保持形状不变。
现在参照图3、4和5,用于制造根据本发明的互连结构的处理包括将大量根据本发明的焊膏沉积在表面上。具体地说,例如,可以将期望量的根据本发明的焊膏沉积在电路板10上的导电衬垫14上。电路板10可以具有绕导电衬垫14设置在其上的阻焊层12。根据本发明的焊膏(包括球状或类似球状的填充粒子16和导电粘合粒子18)被沉积在导电衬垫14上,并延伸超过阻焊层12。焊膏可以被沉积为具有相对平坦的顶部,如图4所示。在该优选的实施方案中,根据本发明的焊膏可以使用印制或印刷的方法来沉积,当然在本发明的范围内还可以使用其它的方法。
在将焊膏沉积后,对粘合粒子18进行加热以使其熔化。因此,如果焊料被用作粘合料时,在焊料回流之前对其一直进行加热,即,使焊料达到其回流的温度。因为粘合粒子18比填充粒子16的温度低的多,因此填充粒子16保持为固态。然而,粘合粒子18熔化,并将填充粒子16弄湿。在温度下降为低于粘合粒子18的熔解温度后,填充粒子16被相互“粘合”,以此形成如图3和5所示的整体结构。
根据本发明的一个方面,选择粘合粒子的比例,使得它不能充分液化为流动,但能够足够液化为将填充粒子16相互粘合以形成适于互连的整体的结构。
有益地,已经发现,在粘合料熔化和固化后,根据本发明的焊膏基本可以保持其形状。因此,根据本发明的焊膏对于形成具有用于电连接到外部元件的、降低弯曲和/或降低热塌散属性(这对于互连结构来说是期望的属性)的外表面的互连结构是理想的。
下面参照图6,根据现有技术的封装包括第一电路板20、第二电路板22、设置在第一、第二电路板20和22之间、并通过焊料26或类似物电连接到各自的电路板20、22上的导电衬垫21的半导体管芯24。如图6所示的封装还包括互连28,互连28可以是铜块(copper slug),并通过各自的焊料26或类似物层使第一、第二电路板20和22互连。根据图6所示的封装的更详细描述在公布的美国专利申请第2004/0119148A1中示出,该申请被转让给本发明的受让人,其全部内容通过引用并入本文。
根据本发明的另一个方面,可以根据本发明来形成互连28。具体地说,参照图7,互连结构19可以用来替换根据图6的封装中的互连28。
下面参照图8,在可选的实施方案中,互连结构19可以用作外连接。具体地说,根据本发明的方法形成的互连结构19具有连接表面21。连接表面21是自由的(free),这样它可以连接到外部元件,例如电路板上的导电衬垫。应该注意到,在图8所示的实施例中,还通过焊料层26将第一半导体元件30和第二半导体元件32分别连接到电路板20上的导电衬垫21。半导体元件30、32还包括自由连接表面31、33,自由连接表面31、33优选地与互连结构19的连接表面21共面。与连接表面21相似,半导体元件30、32的自由连接表面31、33可适于直接连接到电路板的导电衬垫。例如,可以使自由连接表面31、33可焊接。
半导体元件30、32可以是功率MOSFET、二极管、IGBT或其他半导体器件,例如控制IC等,而电路板20可以是热传导电路板,例如,绝缘金属衬底(IMS)。应该注意到,在图8所示的实施方案中,隔层(insulation)34能够在半导体部件30、32之间的间隙以及半导体元件和互连结构19之间的间隙中形成。隔层34可以例如包括聚酰亚胺、BCB、基于环氧树脂的介电硅聚酯或有机聚硅醚。
现在参照图9,在与图6和图7中显示的实施方案相似的另一个实施方案中,封装可包括根据本发明在第一电路板20上形成的互连结构19,第二电路板22可设置有可焊接的自由表面36。可焊接的自由表面36可以电连接到半导体元件30、32,并用作将半导体元件30、32电连接到各自的外部元件(例如,电路板上的各自的导电衬垫)的外连接表面。可焊接的自由表面36可通过电路板22中公知的通路(未示出)等连接到半导体元件30、32。优选地,可焊接的自由表面36和互连结构19的自由连接表面21是共面的,以有助于根据图9的封装的表面安装。
现在参照图10和11,根据本发明的互连结构19可以在半导体器件(例如,功率MOSFET 40)的电极上形成。具体地说,例如,互连结构19可以在功率MOSFET 40的源电极42和栅电极44上形成。
根据本发明的一个方面,多个MOSFET 40可以在晶片上形成,根据本发明的焊膏可以在功率MOSFET 40的各自电极上形成,并接着被加热以形成互连结构19。在此之后,功率MOSFET 40可以通过例如锯或其他传统的方法进行分割,以获得单个的功率MOSFET,如图10和11所示。因此,互连结构19可在封装功率MOSFET 40之前在晶片级中形成。
接下来参照图12,根据本发明,功率MOSFET 40可以封装在根据可选实施方案的传导容器(conductive can)48中。具体地说,功率MOSFET 40的漏电极43可以电连接到容器48的内表面,以形成与在美国专利第6,624,522号(其公开的内容通过引用并入本文)中公开的现有技术的封装相似的新的芯片级封装。
在第一个变种中,MOSFET 40包括根据本发明在MOSFET 40的源电极42上形成的互连结构19’,以及在MOSFET 40的栅电极44上形成的互连结构19”(没有任何钝化)。因此,在功率MOSFET 40的自由表面(互连结构19’和19”没有覆盖的表面)上没有任何的钝化,并且在功率MOSFET 40的边缘和传导容器48的环绕壁49之间具有间隙,如图12所示。应该注意到,可以使MOSFET 40比传导容器48的深度更薄,这是因为互连结构19’和19”的高度可以通过设计来确保与其传导容器48的外连接表面51共面,其中,传导容器48的外连接表面51被用来例如将传导容器48电连接到电路板上的导电衬垫。选择减小MOSFET 40的厚度的有益效果在于可以减小它的导通(ON)电阻。
现在参照图13,在第二个变种中,在功率MOSFET 40的自由表面上方形成有钝化结构50,该结构50优选地延伸以覆盖功率MOSFET 40的边缘和传导容器48的外连接表面51之间的间隙。钝化结构50优选地由硅有机聚合材料形成,例如,属于有机聚硅醚家族的硅/环氧树脂或硅/聚酯。由于这些材料的耐高温和耐潮湿性,所以使用这些材料是有益的。一种优选的材料是硅环氧树脂、硅聚酯、丙烯酸酯、热催化剂和UV单体局部(monomer partial)催化剂的组合。由硅环氧树脂或硅聚酯形成钝化是优选的,这是因为它具有高的抗溶解和抗其他化学作用的性质,并以非常适度的厚度(例如,几微米)来提供高度的环境和介电保护。
参照图14,应该理解,在形成钝化结构50时,跟踪距离(trackingdistance)52成为互连结构19’和传导容器48的最接近的壁49之间的距离。因此,与现有技术的封装(参见图15)相比,跟踪距离52较宽,这是因为现有技术的封装跟踪距离是功率MOSFET的边缘和设置在管芯表面上的电极之间的距离。跟踪距离52的宽度的增加使得传导容器48能够与额定电压高于100V的功率MOSFET一起使用(在使用小的容器时),甚至在其他类型的容器中可以使用300V或更高的功率MOSFET。此外,例如在图12和13所示的结构允许在低压器件上设置较大的衬垫,从而提高了热特性和封装的导通电阻(Rdson),并降低了安装封装时焊点中的电流密度。
在优选的实施方案中,根据图12和13的封装中的互连结构19’和19”由作为粘合料的无铅焊料和作为填充料的球形或类似于球形的涂覆有银的镍粒子配成的焊膏形成。优选的无铅焊料合金由重量为96%的Sn、4%的Ag和0.7%的Cu形成。此外,在优选的实施方案中,球形的镍粒子可以具有45微米的平均直径。应该注意到,虽然镍粒子为球形形状,但是银涂层可能使其外表面不规则。
镀银的镍球形和基于锡银的焊料的组合是优选的,其原因至少为以下两点:
1.在回流处理过程中,焊料合金从涂覆有银的镍粒子中得到额外的银,这就改变了焊料合金的组分。组分的改变使得焊料的完全液化的温度提高,这就意味着焊料在辅助的互连焊接中不会完全变为液体,因而是有利的。因此,在将互连结构用焊料层结合到导电衬垫后,其形状不会改变。
2.镍粒子非常硬,并能够形成用于加固交界处的有效隔板(barrier)。根据本发明的焊膏形成了聚集物,并因此与基础的焊料(即,粘合材料)相比,具有更高的抗挠曲和抗变形性。也就是说,它比基础焊料更坚固。然而,它比基础焊料更容易碎,在超出了其弹性范围时,会在其本体内产生微小的破碎点。而传统的无铅焊料趋向于将应力馈送到焊料交界层中,根据本发明的互连结构在其本体内吸收应力。因此,在许多情况下,根据本发明的互连结构对于其连接的表面起到了半牺牲层的作用。
根据图12和13所示的变种的封装是通过以下步骤来完成的,在将功率MOSFET安装到传导容器48的内表面上之前,首先在功率MOSFET 40的各个电极上形成互连结构19’和19”。具体地说,首先将多个功率MOSFET 40形成在晶片中。其后,在功率MOSFET 40的源电极42上形成互连结构19’,在功率MOSFET 40的栅电极44上形成互连结构19”。优选地,为了形成互连结构19’和19”,根据本发明的焊膏通过印制被分别沉积在功率MOSFET 40的源电极42和栅电极44上。在印刷电路板的制造中印制是一种公知的处理,并且还广泛地用来在传统的倒装型器件中形成焊球。可选地,用于形成根据本发明的互连结构19’和19”的焊膏能够使用在沉积过程中使焊料成形的其他任意方法来沉积,例如,焊料铸造或模制。
优选地,根据本发明处理的晶片除了通常在管芯上使用以外不包括任何钝化方案。然而,晶片处理不排除已经在功率半导体器件的制造过程中使用的所有当前可得到的钝化来处理过的晶片。
在将焊膏沉积后,将晶片加热以使粘合料回流。优选地,晶片在对流式回流炉(convection reflow oven)中加热,这是通常在印刷电路板组装中使用的处理。对流炉优选地运行分段回流分布(staged reflowprofile),从而使得焊料达到完全回流的温度。这种操作可以在空气或氮气的环境下来实施。
在回流后,在晶片上会残留助焊剂。优选地使用超声波板清洗机器将残留的助焊剂去除。一种用于去除残留的助焊剂的优选的机器使用适当的溶剂,该溶剂位于机器一侧的液体箱中,并在机器的另一侧保持为汽相。优选地,残留的大部分助焊剂在液体箱中去除,在汽相中进行最后的清理。这种处理确保了在清洗之后晶片上具有非常少的污染物。图17示出了晶片53,在其中具有准备包括本发明的互连结构19’和19”的管芯。
根据本发明的焊膏被设计成在其粘合料被回流后,基本保持其沉积时的形状。因此,例如,如果用于沉积焊膏的仪器的印刷孔形成具有给定高度的立方体,则在回流粘合料后形成的互连结构基本保持与沉积的立方体相似的形状。应该注意到,在回流粘合料后,不可避免地会有一些形状改变。然而,这些形状改变不会有害地影响互连结构的性能。
在晶片中的功率MOSFET 40在其各自的电极上形成了互连结构19’和19”后,晶片可以使用任意可以得到的切割方法来切割,例如,以标准金刚砂刀片来锯切或激光锯切。切割的结果是产生了单个分立的功率MOSFET。
在将功率MOSFET 40分割后,其每个都能够通过传导粘合剂(例如,填充有银的环氧树脂或焊料)电连接到各自的传导容器48的内表面,以形成封装。为了完成该步骤,可以通过自动拾放机(pick and placemachine)将各个独立的功率MOSFET拾起来,并将它们放置在各自的传导容器48内。在将功率MOSFET 40放置在各个容器内之前,可先将例如填充有银的环氧树脂的传导粘合剂沉积在各个容器内。在将功率MOSFET 40放置在传导容器48内之后,进行固化(cure)步骤来对传导环氧树脂进行固化。
应该注意到,可以对传统的拾放机的拾取端进行改良以清洗互连结构19’和19”。除了改良拾取端外,还可以根据传统公知的技术来实现拾起和放置的步骤。
应该注意到,虽然填充有银的环氧树脂是优选的,但是可以使用其他的材料,例如软焊料,或者基于碳和石墨的新的传导材料,而并未背离本发明。此外在不期望电连接时,还可以用电绝缘的管芯附着(die-attach)材料,例如,环氧树脂或聚酰亚胺。例如,在功率IC通过自身设置在容器内,或用功率器件设置在容器内时,当使用侧向功率IC或倒装功率器件时,或者多个器件被设置在共同的容器中时,可以使用绝缘管芯附着材料将这些器件中的一个或多个与容器电隔离开来,并且在同时利用了其热性质。
公知的是,容器48的目的在于为通过功率MOSFET 40的电流形成必要的第三连接。该连接通常在这种类型的器件中需要来为热传导和电传导提供良好的路径。当前,优选用于传导容器48的材料是铜,但是还可以使用其他的金属。除了金属,还可以使用金属基质或组合物以及碳和石墨材料形成这种连接。传导容器48的形式和功能还可以根据应用而改变。
根据本发明的一个方面,传导容器48包括作为外涂层的金层。这是对于用银作为外涂层的现有技术的封装的一种改进。已经发现,由于离子迁移,容器上的银会促进容器和包含在容器中的半导体器件之间的枝状晶体生长,以此将它们短路并使得封装无效。用金涂层容器48避免了上述的问题。在优选的实施方案中,金涂层可为0.05-0.2μm厚,并且可以是沉积在容器中的浸镀(1mmersion)。
应该注意到,根据图12的封装是在传导环氧树脂固化后形成的。然而,为了形成根据图13显示的变种的封装,用于形成钝化50的材料通过单针分配(single-needle dispensing)、多针分配或喷射技术而沉积在功率MOSFET 40的暴露部分上方,这是更加准确和灵活的一种方式。在将钝化材料沉积后,进行固化步骤来形成钝化50。
应该注意到,钝化50没有必要在容器48的壁49处终止。钝化50可以在壁48的上方延伸,尤其是在使用喷墨技术来沉积钝化50时。钝化50在容器48的壁49上方的延伸进一步增加了跟踪距离。
因此,概括地说,用于制造在图12和13中示出的封装的过程包括下面的步骤序列:
用有机聚硅醚钝化晶片,或进行其他合适的钝化。
用根据本发明的焊膏印刷晶片。
回流晶片上的焊膏。
清洗残留的助焊剂。
切割晶片。
将管芯结合到容器的内部。
固化传导粘合剂以附着管芯。
沉积钝化材料(第二次钝化)(管芯边缘,管芯和容器之间的间隙,容器边缘)。
固化钝化材料(第二次变化)。
可选地,用于将管芯结合到容器的传导粘合剂可以是焊料。如果是这样的话,上述处理可在回流焊料后包括清洗步骤。
以下是用于制造根据本发明的封装另外一种可替换的处理。
用有机聚硅醚材料钝化晶片,或进行其他合适的钝化。
切割晶片。
用传导粘合剂将管芯结合到容器的内部。
固化结合管芯的粘合剂。
将焊膏沉积在管芯表面电极上。
回流电极上的焊膏。
清洗残留的助焊剂。
沉积有机聚硅醚钝化材料(管芯边缘,管芯和容器之间的间隙,容器边缘)。
使钝化固化。
可选地,用于将管芯结合到容器的传导粘合剂可以是焊料。但是在这种情况下,不需要额外的助焊剂清洗处理,这是因为根据本发明的焊料和焊膏在同一步骤中回流。
根据在图13中显示的变种的封装比现有技术的封装(参见图15)更坚固,这是因为(至少部分地因为)凹入的管芯厚厚地涂覆了能够大大抵制化学和机械损害的钝化层。此外,由根据本发明的焊膏形成的相对较厚的互连结构还可以用来保护管芯的接触区域,即,栅电极和源电极。
同时,焊料接触高度的增加和在形成本发明的互连结构中使用的材料组合的增加,以及辅助的焊接处理,改进了热循环。
此外,用于制造根据在图12和13中示出的变种的封装的处理使得能够使用更多不同构造的材料(与现有技术相比),这就意味着可以容易地使用如在本文中所示、以及在现有技术中所示的容器48制造出不具有暴露的银的器件。也就是说,钝化50可以覆盖并因此密封封装内的银。此外,在焊料被用作管芯附着材料来替代银环氧树脂时,可以将银有效地去除。
此外,与现有技术相比,具有较薄的管芯和较大接触区域能够提高导通电阻和热性能。
除此之外,管芯的厚度不必和容器48的深度匹配。因此,在使用根据本发明的互连结构来将所有与管芯关联的端子置于同一平面时,厚度与容器48的深度不同的管芯可以封装在与在现有技术中使用的容器相同的容器内。
而且,根据图13显示的变种的封装可以在不同电势的触点和区域之间获得较大的距离,这与现有技术相比允许较高电压的管芯。
一个附加的有益效果是,能够使用管芯的较大区域来用作连接,这是因为与现有技术相比,触点(例如,栅电极和源电极)能够移动到更接近管芯的边缘。因此,可以获得较低的导通电阻,以及能够减小顶部金属扩散电阻(metal spreading resistance)。更重要的是,作为焊接点内电流密度结果的管芯尺寸边界将向着更好的方向变化。
在可选的实施方案中,形成的互连结构19能够应用到倒装形的MOSFET 41的电极(包括漏电极46、以及位于同一表面上的栅电极44和源电极42)。这种器件的一个实施例在图16中示出。应该注意到,有利的倒装型功率MOSFET 41还可以在晶片级制造,并在封装之前进行分割。
下面参照图18A-B,在根据现有技术的封装中,管芯电极和电路上的导电衬垫之间的连接通过焊料块57(图18A)来实现。因此,管芯必须大致具有容器48的深度,从而使得管芯可以与连接表面51共面。因此,管芯的厚度受到容器48的深度的限制。另一方面,在使用根据本发明的互连结构19’和19”时(图18B),容器48的深度不再是限制。这样,薄的管芯可以在根据本发明的封装中使用。这种特征使得有可能使用薄的管芯,例如具有现有技术的容器48的深度的IGBT管芯。此外,应该注意到,在使用互连结构19’和19”时,在管芯和电路板之间具有较大的器件托起高度(standoff)。例如,器件托起高度可以从100微米(作为根据现有技术的连接器的焊料块57)到200微米变化。人们发现,与现有技术相比,器件托起高度的增加提高了封装的抗疲劳性(fatigue resistance)。
在本发明的另一个可选的实施方案中,互连结构19’和19”可以用由焊料合金形成的互连结构(其延伸通过钝化50,并因此具有如在本文中描述的具有钝化50而带来的有益效果)来替换。所使用的焊料合金可以是锡银铜合金(例如,重量为95.5%Sn、3.8%的Ag和0.7%的Cu)、锡银合金(重量为96%的Sn、4%的Ag,或者重量为90%的Sn、10%的Ag)、或者高铅合金(重量为95%的Pb、5%的Sn)。
尽管本发明参照其具体的实施方案进行了描述,但是对于本领域的技术人员来说,许多其他的变化和修改以及其他使用将是显而易见的。因此,本发明不由在本文公开的特定内容来限制,而仅由所附的权利要求来限制。

Claims (47)

1.一种传导焊膏,包括:
导电粘合粒子;
多个涂覆有银的、与所述粘合粒子混合的填充粒子,其中,所述导电粘合粒子占所述传导焊膏总重量的50-85%,涂覆有银的所述填充粒子占所述传导焊膏总重量的5-40%;以及
助焊材料,所述助焊材料占所述传导焊膏的总重量的剩余部分,
其中,所述导电粘合粒子相对于所述填充粒子的比例为能够使得所述导电粘合粒子熔化时,不会流动但却足以将所述填充粒子熔合在一起。
2.如权利要求1所述的传导焊膏,其中,所述粘合粒子包括焊料。
3.如权利要求2所述的传导焊膏,其中,所述焊料包括锡银焊料。
4.如权利要求3所述的传导焊膏,其中,所述锡银焊料是在重量上基本由95.5%的Sn、3.8%的银和0.7%的Cu构成的合成物。
5.如权利要求2所述的传导焊膏,其中,所述焊料是在重量上基本由95%的Sn和5%的Sb构成的合成物。
6.如权利要求2所述的传导焊膏,其中,所述焊料是铅焊料。
7.如权利要求2所述的传导焊膏,其中,所述焊料是锡铅焊料。
8.如权利要求1所述的传导焊膏,其中,所述填充粒子为球状。
9.如权利要求1所述的传导焊膏,其中,所述填充粒子为立方体。
10.如权利要求1所述的传导焊膏,其中,所述填充粒子为平行六面体。
11.如权利要求1所述的传导焊膏,其中,所述填充粒子包括铜。
12.如权利要求1所述的传导焊膏,其中,所述填充粒子包括镍。
13.如权利要求1所述的传导焊膏,其中,所述填充粒子包括锡银。
14.如权利要求13所述的传导焊膏,其中,所述填充粒子为球状。
15.如权利要求13所述的传导焊膏,其中,所述粘合粒子包括锡铋。
16.如权利要求1所述的传导焊膏,其中,所述导电粘合粒子的熔解温度比所述填充粒子的熔解温度低。
17.一种传导焊膏,包括:
导电粘合粒子;
多个与所述粘合粒子混合的填充粒子,其中,所述导电粘合粒子占所述传导焊膏总重量的50-85%,所述填充粒子占所述传导焊膏总重量的5-40%;以及
助焊材料,所述助焊材料占所述传导焊膏的总重量的剩余部分,
其中,所述导电粘合粒子相对于所述填充粒子的比例为能够使得所述导电粘合粒子熔化时,不会流动但却足以将所述填充粒子熔合在一起。
18.如权利要求17所述的传导焊膏,其中,所述助焊材料占所述传导焊膏的总重量的10%。
19.如权利要求17所述的传导焊膏,其中,所述粘合粒子的大小为15μm到50μm。
20.如权利要求17所述的传导焊膏,其中,所述填充粒子的大小为15μm到65μm。
21.一种用于在表面上形成互连结构的方法,包括:
在表面上沉积互连焊膏,所述互连焊膏包括导电粘合粒子、传导填充粒子和助焊材料;
使所述粘合粒子熔化;以及
冷却所述粘合粒子,以将所述传导填充粒子粘合在一起,
其中,所述导电粘合粒子占所述互连焊膏总重量的50-85%,所述填充粒子占所述互连焊膏总重量的5-40%,所述助焊材料占所述互连焊膏的总重量的剩余部分,所述导电粘合粒子相对于所述填充粒子的比例为能够使得所述导电粘合粒子熔化时,不会流动但却足以将所述填充粒子熔合在一起。
22.如权利要求21所述的方法,其中,所述焊膏通过针式分配装置来沉积。
23.如权利要求21所述的方法,其中,所述粘合粒子包括焊料。
24.如权利要求23所述的方法,其中,所述焊料包括锡银焊料。
25.如权利要求24所述的方法,其中,所述锡银焊料是在重量上基本由95.5%的Sn、3.8%的银和0.7%的Cu构成的合成物。
26.如权利要求23所述的方法,其中,所述焊料是在重量上基本由95%的Sn和5%的Sb构成的合成物。
27.如权利要求23所述的方法,其中,所述焊料是铅焊料。
28.如权利要求23所述的方法,其中,所述焊料是锡铅焊料。
29.如权利要求21所述的方法,其中,所述填充粒子为球状。
30.如权利要求21所述的方法,其中,所述填充粒子为立方体。
31.如权利要求21所述的方法,其中,所述填充粒子为平行六面体。
32.如权利要求21所述的方法,其中,所述填充粒子包括铜。
33.如权利要求32所述的方法,其中,所述填充粒子镀有镍层。
34.如权利要求33所述的方法,其中,所述填充粒子用锡来钝化。
35.如权利要求33所述的方法,其中,所述填充粒子用银来钝化。
36.如权利要求21所述的方法,其中,所述填充粒子包括镍。
37.如权利要求36所述的方法,其中,所述填充粒子为球状。
38.如权利要求36所述的方法,其中,所述填充粒子用锡来钝化。
39.如权利要求36所述的方法,其中,所述填充粒子用银来钝化。
40.如权利要求21所述的方法,其中,所述填充粒子包括锡银。
41.如权利要求40所述的方法,其中,所述填充粒子为球状。
42.如权利要求40所述的方法,其中,所述粘合粒子包括锡铋。
43.如权利要求21所述的方法,其中,所述助焊材料占所述互连焊膏的总重量的10%。
44.如权利要求21所述的方法,其中,所述粘合粒子的大小为15μm到50μm。
45.如权利要求21所述的方法,其中,所述填充粒子的大小为15μm到65μm。
46.如权利要求21所述的方法,其中,所述导电粘合粒子的熔解温度比所述填充粒子的熔解温度低。
47.如权利要求21所述的方法,其中,所述焊膏通过丝网印刷术沉积。
CNB2004800314499A 2003-10-24 2004-10-25 用于形成互连结构的焊膏以及由焊膏形成的互连结构 Expired - Fee Related CN100454529C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US51409503P 2003-10-24 2003-10-24
US60/514,095 2003-10-24
US60/555,794 2004-03-24
US10/970,165 2004-10-21

Publications (2)

Publication Number Publication Date
CN1871702A CN1871702A (zh) 2006-11-29
CN100454529C true CN100454529C (zh) 2009-01-21

Family

ID=37444512

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004800314499A Expired - Fee Related CN100454529C (zh) 2003-10-24 2004-10-25 用于形成互连结构的焊膏以及由焊膏形成的互连结构
CNB2004800313960A Expired - Fee Related CN100483699C (zh) 2003-10-24 2004-10-25 使用自傲互连材料的半导体器件封装

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2004800313960A Expired - Fee Related CN100483699C (zh) 2003-10-24 2004-10-25 使用自傲互连材料的半导体器件封装

Country Status (1)

Country Link
CN (2) CN100454529C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8728873B2 (en) * 2010-09-10 2014-05-20 Infineon Technologies Ag Methods for filling a contact hole in a chip package arrangement and chip package arrangements
JP5690554B2 (ja) * 2010-10-27 2015-03-25 昭和電工株式会社 はんだボールの製造方法
CN102891123B (zh) * 2011-07-22 2018-01-05 超大规模集成电路技术有限责任公司 堆叠式管芯半导体封装体
CN105070709B (zh) * 2015-08-06 2017-07-11 江苏师范大学 一种含Nd、亚微米记忆颗粒CuZnAl的芯片堆叠互连材料
TWI575623B (zh) * 2015-12-10 2017-03-21 南茂科技股份有限公司 凸塊結構與其製作方法
US10580713B2 (en) * 2017-02-08 2020-03-03 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
KR20210024024A (ko) * 2018-06-26 2021-03-04 쇼와덴코머티리얼즈가부시끼가이샤 땜납 입자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020005247A1 (en) * 1999-02-08 2002-01-17 Teresita Ordonez Graham Electrically conductive paste materials and applications
US20020114726A1 (en) * 2000-06-12 2002-08-22 Hitachi, Ltd. Electronic device
US20020149113A1 (en) * 2001-02-08 2002-10-17 International Business Machines Corporation Lead-free solder structure and method for high fatigue life

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020005247A1 (en) * 1999-02-08 2002-01-17 Teresita Ordonez Graham Electrically conductive paste materials and applications
US20020114726A1 (en) * 2000-06-12 2002-08-22 Hitachi, Ltd. Electronic device
US20020149113A1 (en) * 2001-02-08 2002-10-17 International Business Machines Corporation Lead-free solder structure and method for high fatigue life

Also Published As

Publication number Publication date
CN1871701A (zh) 2006-11-29
CN1871702A (zh) 2006-11-29
CN100483699C (zh) 2009-04-29

Similar Documents

Publication Publication Date Title
US7315081B2 (en) Semiconductor device package utilizing proud interconnect material
CN102487020B (zh) 形成引线上凸块互连的半导体器件和方法
JP2751912B2 (ja) 半導体装置およびその製造方法
US8368223B2 (en) Paste for forming an interconnect and interconnect formed from the paste
CN101996902B (zh) 半导体器件的制造方法
WO2006035548A1 (ja) 配線基板および半導体装置
US20050046032A1 (en) Bonding material and circuit device using the same
US8368234B2 (en) Semiconductor device, production method for the same, and substrate
US6781221B2 (en) Packaging substrate for electronic elements and electronic device having packaged structure
WO2006132130A1 (ja) 半導体装置、基板および半導体装置の製造方法
CN100454529C (zh) 用于形成互连结构的焊膏以及由焊膏形成的互连结构
US20130286594A1 (en) Circuit device and method for manufacturing same
US8466546B2 (en) Chip-scale package
US8083832B2 (en) Paste for forming an interconnect and interconnect formed from the paste
TWI232559B (en) Negative volume expansion lead-free electrical connection
US11581239B2 (en) Lead-free solder paste as thermal interface material
JP3446829B2 (ja) 半導体装置
JP2019121679A (ja) 電子装置及び電子装置の製造方法
JP3703807B2 (ja) 半導体装置
JPH1140716A (ja) 半導体装置およびその製造方法
RU2262153C2 (ru) Бесфлюсовая сборка полупроводниковых изделий размером с кристалл
JP2000003933A (ja) 半導体装置の製造方法及び半導体装置
JP2005116931A (ja) 電気的接合用端子及びその製造方法、半導体装置及びその実装方法
JP2001284397A (ja) 半導体装置
CN107210232A (zh) 生成功率半导体模块的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090121

Termination date: 20111025