JP3735173B2 - 微細孔に電気めっきを柱状に析出させる方法 - Google Patents
微細孔に電気めっきを柱状に析出させる方法 Download PDFInfo
- Publication number
- JP3735173B2 JP3735173B2 JP02405097A JP2405097A JP3735173B2 JP 3735173 B2 JP3735173 B2 JP 3735173B2 JP 02405097 A JP02405097 A JP 02405097A JP 2405097 A JP2405097 A JP 2405097A JP 3735173 B2 JP3735173 B2 JP 3735173B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- electroplating
- substrate
- resist
- fine holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
- Electroplating Methods And Accessories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、微細孔内に電気めっきを柱状に析出させる方法に関し、特に微細孔を有する基板の微細孔部に電気めっきをすることにより、柱状のバンプ電極を形成することができる電気めっき方法に関する。
【従来の技術】
近年、電子機器の高機能化や小型軽量化が、移動通信機器やコンピューターの需要増とともに一層進められており、それにつれてマイクロエレクトロニクス技術の使命が大きくなってきている。
半導体業界が誕生して以来行なわれてきたＬＳＩチップと外部回路とを接続する方法としてワイヤーボンディング法がこれまで使用されてきたが、ＬＳＩの高集積化が進み、高機能化や大容量化に伴い、ＬＳＩの端子数の増加、電極の微細化、配線の狭ピッチ化等によりワイヤーボンディング方式では対応が困難になってきている。
【０００２】
このような状況の中、ワイヤーボンディング方式に替わる電気的接続法としてバンプと呼ばれる突起状電極を介してＬＳＩチップと基板とを接続するフリップチップ方式やＴＡＢ（Taped Automated Bonding ) 方式が採用されるようになってきた。
ここでバンプは、電子回路基板の回路導体上に、即ち、微細孔を有する基板の微細孔部に電気めっきにより形成されている。通常は、バブリング等で攪拌しながら電気めっきが行なわれている。また、特開平２−８５３９２号公報に開示されているように、ある特定のパルス状のめっき電流を流す方法も検討されている。
【０００３】
一方、薄膜の有機系や無機系のレジストでコーティングされた基板には多数の微細な穴が開いており、その微細孔に電気めっきによりバンプ形成を行おうとすると、現在一般的に使用されている直流電源を使用するめっき方法では、下記の問題があり全く対応できない。つまり、
１．バンプを形成しようとする部分は微細孔であるため微細孔内外でめっき液中の金属濃度差が大きくなり、めっき効率の低下やめっき厚のバラツキが生じる。
２．陰極で発生する水素が微細孔をふさぐため、めっき厚のバラツキが大きい。
３．レジスト下部へのめっきのしみ込み現象が起こり、レジストの剥離を引き起こすため、パターンに追従したマイクロバンプを得ることができない。
４．めっきの厚みがレジストの高さ以上になると、エッヂ部でめっきが横方向にも成長するようになるため、キノコ状とかマッシュルーム状の突起状電極しか形成できず、配線の高密度化や電極の微細化に対応できない。
【０００４】
なお、前述したバブリング等で攪拌しながら電気めっきを行う方法、又は、特開平２−８５３９２号公報に開示されているようにある特定のパルス状のめっき電流を流す方法（デューティー比５〜５０％程度、周波数Hz〜数十Hz）によると、前述した１と２の問題については幾分改善されるものの効果が未だ不十分である。つまり、このように、周波数が低いと、膜厚のバラツキが大きくなる、ストレートバンプにならない、また、レジストの下部にもめっき液が入り込み、ひどい時にはレジストが剥離するといった問題が生じる。尚、これらの方法では、上記３と４の問題については全く効果がみられない。
【発明が解決しようとする課題】
本発明は、微細孔を有する基板の微細孔部に電気めっきをすることにより、柱状のバンプ電極を形成することができる電気めっき方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明は、めっきを微細孔内に施すにあたり、電源としてデューティー比が特定の範囲内にあり、かつ周波数が１００Hz〜１０KHz のパルス電源を用いて電気めっきを行うと上記課題を解決できるとの知見に基づいてなされたのである。
すなわち、本発明は、めっきを微細孔内に施すにあたり、電源としてデューティー比が１／３９〜１／１（2.５〜５０％）であって、周波数が１００Hz〜１０KHz のパルス電源を用いて電気めっきを行うことを特徴とする微細孔に電気めっきを柱状に析出させる方法を提供する。
【０００６】
【発明の実施の形態】
本発明に使用するめっき浴としては、微細孔を有する基板、および、レジストを侵さないものであれば特に制限はなく、金、ニッケル、Sn−Pb合金、Sn−Ag、Sn−Bi、Sn−Zn合金等のPbフリーのハンダ、インジウム等を析出させる電気めっき浴のいずれもが使用できる。具体的には、例えば、特開昭５４−６９５３４号公報、特開平７−１３８７８２号公報などに記載のめっき浴を用いることができる。
【０００７】
本発明でめっきの対象となる微細孔を有する基板としては、アラミド、アルミナ、ガラスなどの基板上に銅、ニッケル、クロムなどの金属の皮膜を有する基板に、例えば５０〜２００μ程度の大きさの微細孔を有するものがあげられる。基板の厚みに任意でよいが、好ましくは0.５〜１mm程度である。又、金属の皮膜は、好ましくは１〜５０mm程度である。本発明において、より好ましくは、上記基板の上にレジストを施したものがあげられる。ここで、レジストとしては、例えば、特公平５−８２０３号公報、特開平７−７６５６５号公報などに記載のものがあげられる。レジストは、常法により基板上に施すことができ、レジストの厚みは好ましくは0.０２〜0.１mm程度である。ここで、レジスト中の微細孔は、基板や金属皮膜にまで貫通しているのがよい。
【０００８】
本発明では、上記基板を陰極とし、白金またはめっきと同組成の金属を陽極として、例えば、１５〜６０℃で３０〜５００分間電気めっきして、上記基板にある微細孔内に電気めっきを柱状に析出させる。ここで、本発明では、電源としてデューティー比が１／３９〜１／１（2.５〜５０％）好ましくは１０〜２５％であって、周波数が１００Hz〜１０KHz 好ましくは５００Hz〜２KHz のパルス電源を用いることを特徴とする。この場合、電源の波形は矩形波が最も好ましいが、ノコギリ波も有効である。
【０００９】
デューティー比については2.５％未満では平均電流密度を高くするとめっきが粗くなり、また５０％を越えると本発明の目的を達成できなくなる。即ち木の子状のめっきが形成されることとなる。又、周波数が１００Hz未満の場合には前述した１〜４の問題点のうち特に３と４の問題が解決できなくなる。また１０KHz を越えると直流電源を使用した場合と同様な現象となり、特に前述の問題点１と２が解決できなくなってしまう。
次に本発明を添付の図面を参照して説明する。本発明のめっき方法によると図１に示されるように、基体１上に設けられた銅膜下地２の上のレジスト３の微細孔内に、柱状のめっき４、つまりバンプ電極が形成されるが、本発明の特徴を有しない比較例の方法によると、図２に示されるように、きのこ状のめっき５が形成される。
【００１０】
【発明の効果】
本発明により微細孔を有する基板の微細孔部に柱状のバンプ電極を形成できるようになり、またレジストの膜厚以上に電気めっきを行うような場合にもキノコ状とかマッシュルーム状の突起状ではなく柱状、即ちストレートなバンプが形成できるようになるので、マイクロバンプ形成に於いて信頼性が著しく向上する。特に、本発明によれば、上記１〜４の問題を解決し、微細孔を有する基板の微細孔部に、電気めっきによりレジストの膜厚以上に柱状のバンプ電極を形成することができるする方法を提供することができる。
次に実施例により本発明を説明する。
【００１１】
【実施例】
実施例１
エポキシ系のレジストでマスクされた基板であって、１００μｍ四方の銅膜下地の微細孔（深さ５μｍ）を多数有する基板を陰極とし、金を陽極として、表−１に記載のの金めっき浴に浸漬し、表−１の条件でパルス電流を用いて電気めっきを行った。得られた金めっきの膜厚 (μm)、レジスト下部へのめっきのしみ込み及びバンプの形状を、使用したパルス電流の特性とともに表−２に示す。
【００１２】
【表１】
表−１
【００１３】
実施例２〜９
めっき浴及びめっき条件を表−３に記載したものに変更し（但し、陽極にはめっきと同組成のものを使用）、かつレジスト膜厚が５０μｍの基板を用いた以外は、実施例１と同様にして、電気めっきを行った。得られためっきの特性を使用したパルス電流の特性とともに表−２に示す。
【００１４】
【表２】
表−２
【００１５】
【表３】
表−３
【００１６】
比較例１〜３
めっき浴及びめっき条件を表−４に記載したものに変更し、かつレジスト膜厚が５０μｍの基板を用いた以外は、実施例１と同様にして（但し、陽極はめっきと同組成である）、電気めっきを行った。得られためっきの特性を使用したパルス電流の特性とともに表−５に示す。
【００１７】
【表４】
表−４
【００１８】
【表５】
表−５
【図面の簡単な説明】
【図１】 本発明のめっき方法によりレジスト２の微細孔内に形成された柱状のめっきを示す断面図である。
【図２】 比較例のめっき方法によりレジスト２の微細孔内に形成されたきのこ状のめっきを示す断面図である。
図中、１は基体、２は銅膜下地、３はレジスト、４は柱状のめっき、５はきのこ状のめっきである。
【発明の属する技術分野】
本発明は、微細孔内に電気めっきを柱状に析出させる方法に関し、特に微細孔を有する基板の微細孔部に電気めっきをすることにより、柱状のバンプ電極を形成することができる電気めっき方法に関する。
【従来の技術】
近年、電子機器の高機能化や小型軽量化が、移動通信機器やコンピューターの需要増とともに一層進められており、それにつれてマイクロエレクトロニクス技術の使命が大きくなってきている。
半導体業界が誕生して以来行なわれてきたＬＳＩチップと外部回路とを接続する方法としてワイヤーボンディング法がこれまで使用されてきたが、ＬＳＩの高集積化が進み、高機能化や大容量化に伴い、ＬＳＩの端子数の増加、電極の微細化、配線の狭ピッチ化等によりワイヤーボンディング方式では対応が困難になってきている。
【０００２】
このような状況の中、ワイヤーボンディング方式に替わる電気的接続法としてバンプと呼ばれる突起状電極を介してＬＳＩチップと基板とを接続するフリップチップ方式やＴＡＢ（Taped Automated Bonding ) 方式が採用されるようになってきた。
ここでバンプは、電子回路基板の回路導体上に、即ち、微細孔を有する基板の微細孔部に電気めっきにより形成されている。通常は、バブリング等で攪拌しながら電気めっきが行なわれている。また、特開平２−８５３９２号公報に開示されているように、ある特定のパルス状のめっき電流を流す方法も検討されている。
【０００３】
一方、薄膜の有機系や無機系のレジストでコーティングされた基板には多数の微細な穴が開いており、その微細孔に電気めっきによりバンプ形成を行おうとすると、現在一般的に使用されている直流電源を使用するめっき方法では、下記の問題があり全く対応できない。つまり、
１．バンプを形成しようとする部分は微細孔であるため微細孔内外でめっき液中の金属濃度差が大きくなり、めっき効率の低下やめっき厚のバラツキが生じる。
２．陰極で発生する水素が微細孔をふさぐため、めっき厚のバラツキが大きい。
３．レジスト下部へのめっきのしみ込み現象が起こり、レジストの剥離を引き起こすため、パターンに追従したマイクロバンプを得ることができない。
４．めっきの厚みがレジストの高さ以上になると、エッヂ部でめっきが横方向にも成長するようになるため、キノコ状とかマッシュルーム状の突起状電極しか形成できず、配線の高密度化や電極の微細化に対応できない。
【０００４】
なお、前述したバブリング等で攪拌しながら電気めっきを行う方法、又は、特開平２−８５３９２号公報に開示されているようにある特定のパルス状のめっき電流を流す方法（デューティー比５〜５０％程度、周波数Hz〜数十Hz）によると、前述した１と２の問題については幾分改善されるものの効果が未だ不十分である。つまり、このように、周波数が低いと、膜厚のバラツキが大きくなる、ストレートバンプにならない、また、レジストの下部にもめっき液が入り込み、ひどい時にはレジストが剥離するといった問題が生じる。尚、これらの方法では、上記３と４の問題については全く効果がみられない。
【発明が解決しようとする課題】
本発明は、微細孔を有する基板の微細孔部に電気めっきをすることにより、柱状のバンプ電極を形成することができる電気めっき方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明は、めっきを微細孔内に施すにあたり、電源としてデューティー比が特定の範囲内にあり、かつ周波数が１００Hz〜１０KHz のパルス電源を用いて電気めっきを行うと上記課題を解決できるとの知見に基づいてなされたのである。
すなわち、本発明は、めっきを微細孔内に施すにあたり、電源としてデューティー比が１／３９〜１／１（2.５〜５０％）であって、周波数が１００Hz〜１０KHz のパルス電源を用いて電気めっきを行うことを特徴とする微細孔に電気めっきを柱状に析出させる方法を提供する。
【０００６】
【発明の実施の形態】
本発明に使用するめっき浴としては、微細孔を有する基板、および、レジストを侵さないものであれば特に制限はなく、金、ニッケル、Sn−Pb合金、Sn−Ag、Sn−Bi、Sn−Zn合金等のPbフリーのハンダ、インジウム等を析出させる電気めっき浴のいずれもが使用できる。具体的には、例えば、特開昭５４−６９５３４号公報、特開平７−１３８７８２号公報などに記載のめっき浴を用いることができる。
【０００７】
本発明でめっきの対象となる微細孔を有する基板としては、アラミド、アルミナ、ガラスなどの基板上に銅、ニッケル、クロムなどの金属の皮膜を有する基板に、例えば５０〜２００μ程度の大きさの微細孔を有するものがあげられる。基板の厚みに任意でよいが、好ましくは0.５〜１mm程度である。又、金属の皮膜は、好ましくは１〜５０mm程度である。本発明において、より好ましくは、上記基板の上にレジストを施したものがあげられる。ここで、レジストとしては、例えば、特公平５−８２０３号公報、特開平７−７６５６５号公報などに記載のものがあげられる。レジストは、常法により基板上に施すことができ、レジストの厚みは好ましくは0.０２〜0.１mm程度である。ここで、レジスト中の微細孔は、基板や金属皮膜にまで貫通しているのがよい。
【０００８】
本発明では、上記基板を陰極とし、白金またはめっきと同組成の金属を陽極として、例えば、１５〜６０℃で３０〜５００分間電気めっきして、上記基板にある微細孔内に電気めっきを柱状に析出させる。ここで、本発明では、電源としてデューティー比が１／３９〜１／１（2.５〜５０％）好ましくは１０〜２５％であって、周波数が１００Hz〜１０KHz 好ましくは５００Hz〜２KHz のパルス電源を用いることを特徴とする。この場合、電源の波形は矩形波が最も好ましいが、ノコギリ波も有効である。
【０００９】
デューティー比については2.５％未満では平均電流密度を高くするとめっきが粗くなり、また５０％を越えると本発明の目的を達成できなくなる。即ち木の子状のめっきが形成されることとなる。又、周波数が１００Hz未満の場合には前述した１〜４の問題点のうち特に３と４の問題が解決できなくなる。また１０KHz を越えると直流電源を使用した場合と同様な現象となり、特に前述の問題点１と２が解決できなくなってしまう。
次に本発明を添付の図面を参照して説明する。本発明のめっき方法によると図１に示されるように、基体１上に設けられた銅膜下地２の上のレジスト３の微細孔内に、柱状のめっき４、つまりバンプ電極が形成されるが、本発明の特徴を有しない比較例の方法によると、図２に示されるように、きのこ状のめっき５が形成される。
【００１０】
【発明の効果】
本発明により微細孔を有する基板の微細孔部に柱状のバンプ電極を形成できるようになり、またレジストの膜厚以上に電気めっきを行うような場合にもキノコ状とかマッシュルーム状の突起状ではなく柱状、即ちストレートなバンプが形成できるようになるので、マイクロバンプ形成に於いて信頼性が著しく向上する。特に、本発明によれば、上記１〜４の問題を解決し、微細孔を有する基板の微細孔部に、電気めっきによりレジストの膜厚以上に柱状のバンプ電極を形成することができるする方法を提供することができる。
次に実施例により本発明を説明する。
【００１１】
【実施例】
実施例１
エポキシ系のレジストでマスクされた基板であって、１００μｍ四方の銅膜下地の微細孔（深さ５μｍ）を多数有する基板を陰極とし、金を陽極として、表−１に記載のの金めっき浴に浸漬し、表−１の条件でパルス電流を用いて電気めっきを行った。得られた金めっきの膜厚 (μm)、レジスト下部へのめっきのしみ込み及びバンプの形状を、使用したパルス電流の特性とともに表−２に示す。
【００１２】
【表１】
表−１
実施例２〜９
めっき浴及びめっき条件を表−３に記載したものに変更し（但し、陽極にはめっきと同組成のものを使用）、かつレジスト膜厚が５０μｍの基板を用いた以外は、実施例１と同様にして、電気めっきを行った。得られためっきの特性を使用したパルス電流の特性とともに表−２に示す。
【００１４】
【表２】
表−２
【表３】
表−３
比較例１〜３
めっき浴及びめっき条件を表−４に記載したものに変更し、かつレジスト膜厚が５０μｍの基板を用いた以外は、実施例１と同様にして（但し、陽極はめっきと同組成である）、電気めっきを行った。得られためっきの特性を使用したパルス電流の特性とともに表−５に示す。
【００１７】
【表４】
表−４
【表５】
表−５
【図面の簡単な説明】
【図１】 本発明のめっき方法によりレジスト２の微細孔内に形成された柱状のめっきを示す断面図である。
【図２】 比較例のめっき方法によりレジスト２の微細孔内に形成されたきのこ状のめっきを示す断面図である。
図中、１は基体、２は銅膜下地、３はレジスト、４は柱状のめっき、５はきのこ状のめっきである。
Claims (2)
- めっきを５０〜２００μｍの大きさの及び０．０２〜０．１ｍｍの深さの微細孔内に施すにあたり、電源としてデューティー比が１／３９〜１／１（2.５〜５０％）であって、周波数が１００Hz〜１０KHzのパルス電源を用いて電気めっきを行うことを特徴とする微細孔に電気めっきを柱状に析出させる方法。
- 微細孔を有する基板の微細孔部に柱状のバンプ電極を形成する請求項１記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02405097A JP3735173B2 (ja) | 1997-02-06 | 1997-02-06 | 微細孔に電気めっきを柱状に析出させる方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02405097A JP3735173B2 (ja) | 1997-02-06 | 1997-02-06 | 微細孔に電気めっきを柱状に析出させる方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10223689A JPH10223689A (ja) | 1998-08-21 |
| JP3735173B2 true JP3735173B2 (ja) | 2006-01-18 |
Family
ID=12127648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02405097A Expired - Fee Related JP3735173B2 (ja) | 1997-02-06 | 1997-02-06 | 微細孔に電気めっきを柱状に析出させる方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3735173B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7112524B2 (en) * | 2003-09-29 | 2006-09-26 | Phoenix Precision Technology Corporation | Substrate for pre-soldering material and fabrication method thereof |
| JP4510533B2 (ja) * | 2004-06-21 | 2010-07-28 | 英夫 本間 | マイクロバンプの形成方法 |
| JP2006131926A (ja) * | 2004-11-02 | 2006-05-25 | Sharp Corp | 微細孔に対するメッキ方法、及びこれを用いた金バンプ形成方法と半導体装置の製造方法、並びに半導体装置 |
-
1997
- 1997-02-06 JP JP02405097A patent/JP3735173B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10223689A (ja) | 1998-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4935312A (en) | Film carrier having tin and indium plated layers | |
| US6028011A (en) | Method of forming electric pad of semiconductor device and method of forming solder bump | |
| US8871631B2 (en) | Method to form solder deposits on substrates | |
| US20130082091A1 (en) | Method to form solder alloy deposits on substrates | |
| US20090044971A1 (en) | Printed Wiring Board, Process for Producing the Same and Usage of the Same | |
| TW201121376A (en) | Circuit wiring board incorporating heat resistant substrate | |
| US20040161626A1 (en) | Tape substrate and method for fabricating the same | |
| US7197820B2 (en) | Circuit board and its manufacturing method | |
| KR20030090489A (ko) | 반도체장치 및 그 제조방법 | |
| EP2180770A1 (en) | Method to form solder deposits on substrates | |
| US7148566B2 (en) | Method and structure for an organic package with improved BGA life | |
| JP3156417B2 (ja) | 半導体素子の電極形成方法 | |
| JP3735173B2 (ja) | 微細孔に電気めっきを柱状に析出させる方法 | |
| US20050026416A1 (en) | Encapsulated pin structure for improved reliability of wafer | |
| JP2000349111A (ja) | はんだ接合用電極 | |
| JPH02239627A (ja) | 半導体チップの電極形成方法 | |
| JP3764788B2 (ja) | 微細孔にめっきを柱状に析出させる方法 | |
| EP2244285A1 (en) | Method to form solder deposits on substrates | |
| JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
| KR101124784B1 (ko) | 배선 기판 및 그 제조 방법 | |
| KR101034089B1 (ko) | 배선 기판 및 그 제조 방법 | |
| KR100803004B1 (ko) | 관통홀 충진방법 | |
| TWI790062B (zh) | 具備Ni電鍍皮膜之鍍敷結構體及含有該鍍敷結構體之引線框 | |
| JP4326428B2 (ja) | スルーホールめっき方法 | |
| JP4038985B2 (ja) | 半導体装置用テープキャリア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051021 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |