JPH10223689A - 微細孔に電気めっきを柱状に析出させる方法 - Google Patents

微細孔に電気めっきを柱状に析出させる方法

Info

Publication number
JPH10223689A
JPH10223689A JP9024050A JP2405097A JPH10223689A JP H10223689 A JPH10223689 A JP H10223689A JP 9024050 A JP9024050 A JP 9024050A JP 2405097 A JP2405097 A JP 2405097A JP H10223689 A JPH10223689 A JP H10223689A
Authority
JP
Japan
Prior art keywords
plating
substrate
electroplating
fine holes
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9024050A
Other languages
English (en)
Other versions
JP3735173B2 (ja
Inventor
Hitoshi Sakurai
仁志 桜井
Nagatake Mita
長武 三田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dipsol Chemicals Co Ltd
Original Assignee
Dipsol Chemicals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dipsol Chemicals Co Ltd filed Critical Dipsol Chemicals Co Ltd
Priority to JP02405097A priority Critical patent/JP3735173B2/ja
Publication of JPH10223689A publication Critical patent/JPH10223689A/ja
Application granted granted Critical
Publication of JP3735173B2 publication Critical patent/JP3735173B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

(57)【要約】 【課題】 微細孔を有する基板の微細孔部に電気めっき
をすることにより、柱状のバンプ電極を形成することが
できる電気めっき方法を提供すること。 【解決手段】 めっきを微細孔内に施すにあたり、電源
としてデューティー比が1/39〜1/1(2.5〜50
%)であって、周波数が100Hz〜10KHz のパルス電
源を用いて電気めっきを行うことを含む微細孔に電気め
っきを柱状に析出させる方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、微細孔内に電気め
っきを柱状に析出させる方法に関し、特に微細孔を有す
る基板の微細孔部に電気めっきをすることにより、柱状
のバンプ電極を形成することができる電気めっき方法に
関する。
【従来の技術】近年、電子機器の高機能化や小型軽量化
が、移動通信機器やコンピューターの需要増とともに一
層進められており、それにつれてマイクロエレクトロニ
クス技術の使命が大きくなってきている。半導体業界が
誕生して以来行なわれてきたLSIチップと外部回路と
を接続する方法としてワイヤーボンディング法がこれま
で使用されてきたが、LSIの高集積化が進み、高機能
化や大容量化に伴い、LSIの端子数の増加、電極の微
細化、配線の狭ピッチ化等によりワイヤーボンディング
方式では対応が困難になってきている。
【0002】このような状況の中、ワイヤーボンディン
グ方式に替わる電気的接続法としてバンプと呼ばれる突
起状電極を介してLSIチップと基板とを接続するフリ
ップチップ方式やTAB(Taped Automated Bonding )
方式が採用されるようになってきた。ここでバンプは、
電子回路基板の回路導体上に、即ち、微細孔を有する基
板の微細孔部に電気めっきにより形成されている。通常
は、バブリング等で攪拌しながら電気めっきが行なわれ
ている。また、特開平2−85392号公報に開示され
ているように、ある特定のパルス状のめっき電流を流す
方法も検討されている。
【0003】一方、薄膜の有機系や無機系のレジストで
コーティングされた基板には多数の微細な穴が開いてお
り、その微細孔に電気めっきによりバンプ形成を行おう
とすると、現在一般的に使用されている直流電源を使用
するめっき方法では、下記の問題があり全く対応できな
い。つまり、 1.バンプを形成しようとする部分は微細孔であるため
微細孔内外でめっき液中の金属濃度差が大きくなり、め
っき効率の低下やめっき厚のバラツキが生じる。 2.陰極で発生する水素が微細孔をふさぐため、めっき
厚のバラツキが大きい。 3.レジスト下部へのめっきのしみ込み現象が起こり、
レジストの剥離を引き起こすため、パターンに追従した
マイクロバンプを得ることができない。 4.めっきの厚みがレジストの高さ以上になると、エッ
ヂ部でめっきが横方向にも成長するようになるため、キ
ノコ状とかマッシュルーム状の突起状電極しか形成でき
ず、配線の高密度化や電極の微細化に対応できない。
【0004】なお、前述したバブリング等で攪拌しなが
ら電気めっきを行う方法、又は、特開平2−85392
号公報に開示されているようにある特定のパルス状のめ
っき電流を流す方法(デューティー比5〜50%程度、
周波数Hz〜数十Hz)によると、前述した1と2の問題に
ついては幾分改善されるものの効果が未だ不十分であ
る。つまり、このように、周波数が低いと、膜厚のバラ
ツキが大きくなる、ストレートバンプにならない、ま
た、レジストの下部にもめっき液が入り込み、ひどい時
にはレジストが剥離するといった問題が生じる。尚、こ
れらの方法では、上記3と4の問題については全く効果
がみられない。
【発明が解決しようとする課題】本発明は、微細孔を有
する基板の微細孔部に電気めっきをすることにより、柱
状のバンプ電極を形成することができる電気めっき方法
を提供することを目的とする。
【0005】
【課題を解決するための手段】本発明は、めっきを微細
孔内に施すにあたり、電源としてデューティー比が特定
の範囲内にあり、かつ周波数が100Hz〜10KHz のパ
ルス電源を用いて電気めっきを行うと上記課題を解決で
きるとの知見に基づいてなされたのである。すなわち、
本発明は、めっきを微細孔内に施すにあたり、電源とし
てデューティー比が1/39〜1/1(2.5〜50%)
であって、周波数が100Hz〜10KHz のパルス電源を
用いて電気めっきを行うことを特徴とする微細孔に電気
めっきを柱状に析出させる方法を提供する。
【0006】
【発明の実施の形態】本発明に使用するめっき浴として
は、微細孔を有する基板、および、レジストを侵さない
ものであれば特に制限はなく、金、ニッケル、Sn−Pb合
金、Sn−Ag、Sn−Bi、Sn−Zn合金等のPbフリーのハン
ダ、インジウム等を析出させる電気めっき浴のいずれも
が使用できる。具体的には、例えば、特開昭54−69
534号公報、特開平7−138782号公報などに記
載のめっき浴を用いることができる。
【0007】本発明でめっきの対象となる微細孔を有す
る基板としては、アラミド、アルミナ、ガラスなどの基
板上に銅、ニッケル、クロムなどの金属の皮膜を有する
基板に、例えば50〜200μ程度の大きさの微細孔を
有するものがあげられる。基板の厚みに任意でよいが、
好ましくは0.5〜1mm程度である。又、金属の皮膜は、
好ましくは1〜50mm程度である。本発明において、よ
り好ましくは、上記基板の上にレジストを施したものが
あげられる。ここで、レジストとしては、例えば、特公
平5−8203号公報、特開平7−76565号公報な
どに記載のものがあげられる。レジストは、常法により
基板上に施すことができ、レジストの厚みは好ましくは
0.02〜0.1mm程度である。ここで、レジスト中の微細
孔は、基板や金属皮膜にまで貫通しているのがよい。
【0008】本発明では、上記基板を陰極とし、白金ま
たはめっきと同組成の金属を陽極として、例えば、15
〜60℃で30〜500分間電気めっきして、上記基板
にある微細孔内に電気めっきを柱状に析出させる。ここ
で、本発明では、電源としてデューティー比が1/39
〜1/1(2.5〜50%)好ましくは10〜25%であ
って、周波数が100Hz〜10KHz 好ましくは500Hz
〜2KHz のパルス電源を用いることを特徴とする。この
場合、電源の波形は矩形波が最も好ましいが、ノコギリ
波も有効である。
【0009】デューティー比については2.5%未満では
平均電流密度を高くするとめっきが粗くなり、また50
%を越えると本発明の目的を達成できなくなる。即ち木
の子状のめっきが形成されることとなる。又、周波数が
100Hz未満の場合には前述した1〜4の問題点のうち
特に3と4の問題が解決できなくなる。また10KHzを
越えると直流電源を使用した場合と同様な現象となり、
特に前述の問題点1と2が解決できなくなってしまう。
次に本発明を添付の図面を参照して説明する。本発明の
めっき方法によると図1に示されるように、基体1上に
設けられた銅膜下地2の上のレジスト3の微細孔内に、
柱状のめっき4、つまりバンプ電極が形成されるが、本
発明の特徴を有しない比較例の方法によると、図2に示
されるように、きのこ状のめっき5が形成される。
【0010】
【発明の効果】本発明により微細孔を有する基板の微細
孔部に柱状のバンプ電極を形成できるようになり、また
レジストの膜厚以上に電気めっきを行うような場合にも
キノコ状とかマッシュルーム状の突起状ではなく柱状、
即ちストレートなバンプが形成できるようになるので、
マイクロバンプ形成に於いて信頼性が著しく向上する。
特に、本発明によれば、上記1〜4の問題を解決し、微
細孔を有する基板の微細孔部に、電気めっきによりレジ
ストの膜厚以上に柱状のバンプ電極を形成することがで
きるする方法を提供することができる。次に実施例によ
り本発明を説明する。
【0011】
【実施例】
実施例1 エポキシ系のレジストでマスクされた基板であって、1
00μm四方の銅膜下地の微細孔(深さ5μm)を多数
有する基板を陰極とし、金を陽極として、表−1に記載
のの金めっき浴に浸漬し、表−1の条件でパルス電流を
用いて電気めっきを行った。得られた金めっきの膜厚
(μm)、レジスト下部へのめっきのしみ込み及びバンプ
の形状を、使用したパルス電流の特性とともに表−2に
示す。
【0012】
【表1】 表−1 めっき浴組成 シアン化金カリウム 10g/l リン酸二水素カリウム 96g/l クエン酸 24g/l EDTA−コバルトカリウム 2g/l リン酸水素二カリウム 80g/l 水 残部 めっき条件 浴pH 4.5 浴温 40℃ 平均陰極電流密度 0.5A/dm2 めっき時間 40min 攪拌 液流攪拌
【0013】実施例2〜9 めっき浴及びめっき条件を表−3に記載したものに変更
し(但し、陽極にはめっきと同組成のものを使用)、か
つレジスト膜厚が50μmの基板を用いた以外は、実施
例1と同様にして、電気めっきを行った。得られためっ
きの特性を使用したパルス電流の特性とともに表−2に
示す。
【0014】
【表2】 表−2 めっき パルス条件 めっき効果 種 波形 デュー 周波数 膜厚 レジスト下部 バンプの 実施例 ティー比 (μm) へのめっきの 形状 No 入り込み 1 Au 矩形 2.5 100Hz 10 無し 柱状 2 Ni 〃 50 1KHz 90 〃 〃 (ストレート バンプ) 3 〃 ノコ 50 1KHz 90 〃 〃 ギリ 4 Sn-Pb 矩形 20 2KHz 100 〃 〃 5 〃 〃 10 5KHz 90 〃 〃 6 Sn-Ag 〃 40 2KHz 100 〃 〃 7 Sn-Bi 〃 10 5KHz 90 〃 〃 8 Sn-Zn 〃 20 10KHz 100 〃 〃 9 In 〃 10 7.5KHz 90 〃 〃
【0015】
【表3】 表−3 めっき浴組成 めっき条件 実施例2 NiSO4 ・6H2O 280g/l 浴pH 4.2 実施例3 NiCl2 ・6H2O 50g/l 浴温 50℃ Niめっき H3BO3 40g/l 平均陰極電流密度 4A/dm2 添加剤(ディップソール 10ml/l めっき時間 120min (株)製Ni-1600B) 攪拌 液流攪拌 実施例4 Sn2+ 12g/l 浴pH 強酸性 Sn-Pb 合 Pb2+ 8g/l 浴温 25℃ 金めっき メタンスルホン酸 150g/l 平均陰極電流密度 2A/dm2 ポリオキシエチレン 5g/l めっき時間 100min トリスチリルフェノール 攪拌 液流攪拌 エーテル 実施例5 Sn2+ 25g/l 浴pH 6.0 Sn-Pb 合 Pb2+ 5g/l 浴温 25℃ 金めっき クエン酸アンモニウム 100g/l 平均陰極電流密度 1A/dm2 酢酸アンモニウム 50g/l めっき時間 180min 添加剤(ディップソール 5ml/l 攪拌 液流攪拌 (株)製TL-280S) 実施例6 Sn2+ 15g/l 浴pH 強酸性 Sn-Ag 合 Ag+ 0.5g/l 浴温 20℃ 金めっき メタンスルホン酸 150g/l 平均陰極電流密度 2A/dm2 ポリオキシエチレン 10g/l めっき時間 100min ノニルフェニルエーテル 攪拌 液流攪拌 実施例7 Sn2+ 22.5g/l 浴pH 4.5 Sn-Bi 合 Bi3+ 7.5g/l 浴温 25℃ 金めっき グルコヘプトン酸 120g/l 平均陰極電流密度 1A/dm2 メタンスルホン酸 80g/l めっき時間 180min アンモニウム 攪拌 液流攪拌 添加剤 5g/l (脂肪族アミンと有機酸エステル の反応生成物に無水フタル酸を 反応させて得た水溶性光沢剤) 実施例8 Sn2+ 20g/l 浴pH 6.0 Sn-Zn 合 Zn2+ 8g/l 浴温 25℃ 金めっき クエン酸アンモニウム 100g/l 平均陰極電流密度 2A/dm2 酢酸アンモニウム 100g/l めっき時間 100min 添加剤(ディップソール 8ml/l 攪拌 液流攪拌 (株)製SZ-240S) 実施例9 スルファミン酸 100g/l 浴pH 2.0 Inめっき インジウム 浴温 25℃ スルファミン酸 150g/l 平均陰極電流密度 1.5A/dm2 ナトリウム めっき時間 200min スルファミン酸 25g/l 攪拌 液流攪拌 ポリオキシエチレンノニル 8g/l フェニルエーテル
【0016】比較例1〜3 めっき浴及びめっき条件を表−4に記載したものに変更
し、かつレジスト膜厚が50μmの基板を用いた以外
は、実施例1と同様にして(但し、陽極はめっきと同組
成である)、電気めっきを行った。得られためっきの特
性を使用したパルス電流の特性とともに表−5に示す。
【0017】
【表4】 表−4 めっき浴組成 めっき条件 比較例1 NiSO4 ・6H2O 280g/l 浴pH 4.2 Niめっき NiCl2 ・6H2O 50g/l 浴温 50℃ H3BO3 40g/l 平均陰極電流密度 4A/dm2 添加剤(ディップソール 10ml/l めっき時間 120min (株)製Ni-1600B) 攪拌 液流攪拌 比較例2 Sn2+ 12g/l 浴pH 強酸性 Sn-Pb 合 Pb2+ 8g/l 浴温 25℃ 金めっき メタンスルホン酸 150g/l 平均陰極電流密度 2A/dm2 ポリオキシエチレン 5g/l めっき時間 100min トリスチリルフェノール 攪拌 液流攪拌 エーテル 比較例3 スルファミン酸 100g/l 浴pH 2.0 Inめっき インジウム 浴温 25℃ スルファミン酸 150g/l 平均陰極電流密度 1.5A/dm2 ナトリウム めっき時間 200min スルファミン酸 25g/l 攪拌 液流攪拌 ポリオキシエチレンノニル 8g/l フェニルエーテル
【0018】
【表5】 表−5 めっき 電 源 めっき効果 種 膜厚 レジスト下部 バンプの 比較例 へのめっきの 形状 No しみ込み 1 Ni 直流 70 有り キノコ状 (バラツ キ大) 2 Sn-Pb 〃 70 〃 キノコ状 (バラツ キ大) 3 In 矩形波 70 少し有り キノコ状 デューティー比 25% (バラツ 周波数 50Hz キ大)
【図面の簡単な説明】
【図1】 本発明のめっき方法によりレジスト2の微細
孔内に形成された柱状のめっきを示す断面図である。
【図2】 比較例のめっき方法によりレジスト2の微細
孔内に形成されたきのこ状のめっきを示す断面図であ
る。図中、1は基体、2は銅膜下地、3はレジスト、4
は柱状のめっき、5はきのこ状のめっきである。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 めっきを微細孔内に施すにあたり、電源
    としてデューティー比が1/39〜1/1(2.5〜50
    %)であって、周波数が100Hz〜10KHzのパルス電
    源を用いて電気めっきを行うことを特徴とする微細孔に
    電気めっきを柱状に析出させる方法。
  2. 【請求項2】 微細孔を有する基板の微細孔部に柱状の
    バンプ電極を形成する請求項1記載の方法。
JP02405097A 1997-02-06 1997-02-06 微細孔に電気めっきを柱状に析出させる方法 Expired - Fee Related JP3735173B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02405097A JP3735173B2 (ja) 1997-02-06 1997-02-06 微細孔に電気めっきを柱状に析出させる方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02405097A JP3735173B2 (ja) 1997-02-06 1997-02-06 微細孔に電気めっきを柱状に析出させる方法

Publications (2)

Publication Number Publication Date
JPH10223689A true JPH10223689A (ja) 1998-08-21
JP3735173B2 JP3735173B2 (ja) 2006-01-18

Family

ID=12127648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02405097A Expired - Fee Related JP3735173B2 (ja) 1997-02-06 1997-02-06 微細孔に電気めっきを柱状に析出させる方法

Country Status (1)

Country Link
JP (1) JP3735173B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109496A (ja) * 2003-09-29 2005-04-21 Phoenix Precision Technology Corp プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
JP2006002246A (ja) * 2004-06-21 2006-01-05 Hideo Honma マイクロバンプの形成方法
KR100743015B1 (ko) * 2004-11-02 2007-07-26 샤프 가부시키가이샤 미세 구멍에 대한 도금방법, 및 이것을 이용한 금 범프 형성방법과 반도체장치의 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109496A (ja) * 2003-09-29 2005-04-21 Phoenix Precision Technology Corp プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
JP4660643B2 (ja) * 2003-09-29 2011-03-30 欣興電子股▲分▼有限公司 プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
JP2006002246A (ja) * 2004-06-21 2006-01-05 Hideo Honma マイクロバンプの形成方法
JP4510533B2 (ja) * 2004-06-21 2010-07-28 英夫 本間 マイクロバンプの形成方法
KR100743015B1 (ko) * 2004-11-02 2007-07-26 샤프 가부시키가이샤 미세 구멍에 대한 도금방법, 및 이것을 이용한 금 범프 형성방법과 반도체장치의 제조방법
CN100449696C (zh) * 2004-11-02 2009-01-07 夏普株式会社 微细孔电镀和金凸起形成方法、半导体器件及其制造方法

Also Published As

Publication number Publication date
JP3735173B2 (ja) 2006-01-18

Similar Documents

Publication Publication Date Title
CN103026476B (zh) 在衬底上形成焊料合金沉积的方法
US6863793B2 (en) Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US8507376B2 (en) Method to form solder deposits on substrates
US8871631B2 (en) Method to form solder deposits on substrates
US4681670A (en) Bath and process for plating tin-lead alloys
KR100476301B1 (ko) 전기도금법에 의한 반도체 소자의 플립칩 접속용 ubm의형성방법
US4640746A (en) Bath and process for plating tin/lead alloys on composite substrates
EP2180770A1 (en) Method to form solder deposits on substrates
KR20190057163A (ko) 시안계 전해 금 도금욕 및 이것을 사용하는 범프 형성 방법
JPH10223689A (ja) 微細孔に電気めっきを柱状に析出させる方法
JP3297177B2 (ja) 半導体装置の製造方法
EP2244285A1 (en) Method to form solder deposits on substrates
CN110115116B (zh) 在接触垫上形成可焊接焊料沉积物的方法
JP3764788B2 (ja) 微細孔にめっきを柱状に析出させる方法
EP2416634A1 (en) Method to form solder deposits on substrates
CN115101507A (zh) 一种超窄节距nt-Cu/纳米复合Ag基微凸点互连结构及其制备方法
JPH09232734A (ja) バンプ付きフレキシブルプリント回路及びその製法
JPS624397A (ja) 銅スル−ホ−ルプリント配線板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051021

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091028

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091028

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101028

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101028

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111028

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees