KR20060052415A - 미세 구멍에 대한 도금방법, 및 이것을 이용한 금 범프형성방법과 반도체장치의 제조방법, 및 반도체장치 - Google Patents

미세 구멍에 대한 도금방법, 및 이것을 이용한 금 범프형성방법과 반도체장치의 제조방법, 및 반도체장치 Download PDF

Info

Publication number
KR20060052415A
KR20060052415A KR1020050104365A KR20050104365A KR20060052415A KR 20060052415 A KR20060052415 A KR 20060052415A KR 1020050104365 A KR1020050104365 A KR 1020050104365A KR 20050104365 A KR20050104365 A KR 20050104365A KR 20060052415 A KR20060052415 A KR 20060052415A
Authority
KR
South Korea
Prior art keywords
gold
plating
current
pulse
bump
Prior art date
Application number
KR1020050104365A
Other languages
English (en)
Other versions
KR100743015B1 (ko
Inventor
요시히데 수주키
케이이찌 사와이
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060052415A publication Critical patent/KR20060052415A/ko
Application granted granted Critical
Publication of KR100743015B1 publication Critical patent/KR100743015B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/48—Electroplating: Baths therefor from solutions of gold
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

미세 구멍에 대한 도금방법은, 저독성이며, 시안계 금 도금액에 필적하는 성능을 가지는, 요오드화 금착 이온 및 비수용매를 함유하는 금 도금액을 이용하고, 양의 전류만 또는 양음의 전류의 펄스파의 도금 전류를 적절한 펄스 전류파형으로 인가하여 포토레지스트의 미세한 개구부에 금 도금을 실시하는 것이다. 전극패드 상에 형성된 개구부를 금 도금함으로써, 전극패드 상에는, 범프면 내의 높이의 불균일이나, 웨이퍼면 내의 범프 높이의 불균일, 및 범프 표면 거칠기를 모두 감소시켜 접속 신뢰성이 높고, 또한, 레지스트 크랙에 의한 전극간 쇼트의 발생도 없는 금 범프가 형성된다.

Description

미세 구멍에 대한 도금방법, 및 이것을 이용한 금 범프 형성방법과 반도체장치의 제조방법, 및 반도체장치{MICRO-HOLE PLATING METHOD, GOLD BUMP FABRICATION METHOD AND SEMICONDUCTOR DEVICE FABRICATION METHOD USING THE MICRO-HOLE PLATING METHOD, SEMICONDUCTOR DEVICE}
도 1은, 본 발명의 실시형태를 나타내는 것이며, 범프 형성시의 금 도금 공정에서 적용되는 양의 전류만의 펄스파의 도금 전류의 펄스 전류파형을 나타내는 파형도이다.
도 2는, 본 발명의 다른 실시형태를 나타내는 것이며, 범프 형성시의 금 도금 공정에서 적용되는, 양음의 전류의 펄스파의 도금 전류의 펄스 전류파형을 나타내는 파형도이다.
도 3(a)~도 3(e)는 모두, 반도체칩의 전극패드 상에 금 도금으로 금 범프를 형성하는 공정을 나타내는 반도체칩의 요부의 단면도이다.
도 4는, 본 발명의 실시예를 나타내는 것이며, 범프 내 높이 불균일, 웨이퍼면 내 높이 불균일, 범프 표면 거칠기, 포토레지스트 크랙 유무에 대해서, 전류밀도(CD)[㎃/㎠], 펄스 온 시간(Ton)[msec], 펄스 오프 시간(Toff)[msec]의 각 의존성의 확인을 행한 결과를 나타내는 도면이다.
도 5는, 본 발명의 실시예를 나타내는 것이며, 범프 내 높이 불균일, 웨이퍼 면 내 높이 불균일, 범프 표면 거칠기, 포토레지스트 크랙 유무에 대해서, 음의 전류밀도(CDr)[㎃/㎠], 음의 펄스시간(Tr)[msec]의 각 의존성의 확인을 행한 결과를 나타내는 도면이다.
도 6은, 종래의 금 도금 방법에 의해 금 범프가 형성된 반도체칩의 요부의 단면도이다.
본 발명은, 미세 구멍에 금 도금을 실시하는 미세 구멍에 대한 도금방법, 및 이것을 이용한 금 범프 형성방법과 반도체장치의 제조방법, 및 반도체장치에 관한 것으로서, 특히, 저독성이면서 시안화 금착체 이온을 함유하는 금 도금에 필적하는 성능을 가지는, 요오드화 금착 이온 및 비수용매를 함유하는 금 도금액을 이용하여, 미세 구멍에 금을 석출시켜 돌기형상 전극(범프)을 형성하는 범프 형성 등에 이용가능한 도금방법에 관한 것이다.
종래부터, 반도체칩(반도체장치)의 고밀도실장의 방법으로서, TCP(Tape Carrier Package), COF(Chip On Film), COG(Chip On Glass) 등이 있다. 이들은, 반도체칩의 전극패드 상에 범프라고 칭해지는 돌기형상 전극을 형성하고, 상기 범프를 통해서, 열압착이나 ACF(Anisotropy Conductive Film)를 이용하여 반도체칩을 필름기판이나 유리기판에 실장하는 방법이다.
반도체칩에 형성하는 범프의 재료의 하나로서 금이 있고, 종래, 이러한 금을 이용한 금 범프의 형성에는, 전계 도금이 이용되고 있다. 전계 도금을 이용한 금 범프 형성을, 도 6을 이용하여 간단하게 설명한다.
우선, 반도체칩이 형성되어 있는 반도체 웨이퍼(30) 상의 전극패드(31)의 형성면에, 배리어 메탈(32)과 커렌트 필름(current film)(33)이 순서대로 형성된다. 다음에, 이 위에 포토레지스트(레지스트층)(34)가 형성되고, 노광에 의해 범프 형성부로 되는 부분에 개구부(34a)가 형성된다. 다음에, 개구부(34a)가 형성된 상태의 반도체 웨이퍼(30)가 도금장치에 투입되고, 금 도금액을 이용한 전계 도금법에 의해 상기 개구부(34a)에 금 범프(35)를 성장시킨다. 그 후, 반도체 웨이퍼(30) 상의 포토레지스트막(34)이 제거되고, 계속해서 커렌트 필름(33)과 배리어 메탈(32)이 에칭되어, 금 범프(35)의 형성이 완료된다.
상기 금 도금액으로서는, 옛부터 시안화 금착체 이온을 함유하는 금 도금액(이하, 시안계 금 도금액으로 약칭한다)이 알려져 있다. 시안계 금 도금액을 이용하면, 치밀하고 평활하다는 우수한 특성을 가지는 금 도금막을 석출시킬 수 있다. 또한, 시안계 금 도금액은 안정하며, 관리가 용이하므로, 널리 이용되어 있다. 그러나, 시안은 독성이 강하여, 작업환경, 폐수처리 등에 많은 문제점이 있다.
그래서, 비(非)시안의 저독성 금 도금액이 여러가지 제안되어 있고, 예컨대, 아황산 금착체 이온을 함유하는 금 도금액(이하, 아황산계 금 도금액으로 약칭한다)이 있다. 그러나, 그 아황산계 금 도금액은 저독성이지만, 그 용액 중의 아황산 이온이 용존산소나 대기중의 산소에 의해 산화되기 쉬우므로 금 도금액으로서의 수명이 저하되기 쉽다. 그 때문에, 보관시나 도금작업 중에 있어서도 질소 밀봉(도금 장치의 처리부나 배관부에 질소를 흘려서 질소로 가득 채우는) 등에 의한 산화방지수단을 강구할 필요가 있어, 취급하기 어렵다는 문제가 있다.
이러한 문제를 해결할 수 있는 금 도금액으로서, 일본 공개 특허공보 「특허공개 2004-43958호 공보(2004년 2월 12일 공개)」에, 요오드 요오드화물 이온, 요오드화 금착 이온, 및 비수용매를 함유하는 금 도금액(이하, 요오드계 금 도금액으로 약칭한다)이 개시되어 있다. 이 도금액은, 저독성이면서 산화되기 어렵기 때문에 장수명이라고 하는, 시안계 금 도금액에 필적하는 성능을 가진다. 또한, 양극 재료에 금을 이용하여 도금을 행하면, 양극의 금이 도금액 중에 용해되고, 도금에 의해 감소된 금과 균형화된 양의 금을 도금액에 공급할 수 있으므로, 안정된 도금을 장기간 행할 수 있다. 또한, 아황산 금계 도금액에서는 곤란했던 금합금의 도금을 용이하게 행할 수 있다.
한편, 상기 반도체칩에 있어서의 1칩 내의 전극패드 수이지만, 반도체칩이 액정구동용 드라이버를 구성하는 것일 경우, 그 수는 500 이상으로도 된다. 이들 모든 전극패드의 접속 강도나 접속 신뢰성을 확보하기 위해서는, 모든 전극패드에 대해서 범프의 높이를 균일하게 할 필요가 있다. 칩 내의 범프 사이에서 높이에 불균일이 생기면, 상기 COG, TCP, COF의 접속공정에 있어서, 열압착이나 ACF에 의해, 반도체칩의 범프와 필름기판이나 유리기판 상의 단자를 접합했을 때에, 일부의 범프와 단자가 접합되지 않는 상태가 되어 반도체칩이 동작 불량을 일으켜 버린다. 이러한 반도체칩의 범프와 필름기판이나 유리기판 상의 단자의 접속 신뢰성의 저하는, 범프 사이에서의 높이의 불균일뿐만 아니라, 도 6에 나타내는 바와 같이, 각 금 범프(35) 내에서 발생하는 범프면 내의 높이 불균일에 의해서도 생길 수 있는 문제이다.
이러한 범프 높이의 불균일, 및 도금 중의 레지스트 박리를 억제하는 방법으로서, 일본 공개 특허공보 「특허공개 평10-223689호 공보(1998년 8월 21일 공개)」에는, 전원에 듀티비(duty rate) 1/39~1/1(2.5~50%)이며, 주파수 100㎐~10㎑의 펄스 전원을 이용하여 미세 구멍에 금 도금을 실시하는 방법이 개시되어 있다. 상술한 도금 중의 레지스트 박리는, 도금 중에 레지스트 하부에 도금의 침투현상이 일어나 레지스트가 박리되는 것으로, 레지스트 박리가 일어나면 레지스트 박리를 일으킨 부분에 성장한 도금에 의해 전극간 쇼트가 발생한다.
그러나, 상기 일본 공개 특허공보 「특허공개 2004-43958호 공보」에 기재된 요오드계 금 도금액은 우수한 장점을 갖지만, 현재 일반적으로 사용되고 있는 직류전원을 사용한 전계 도금으로 금 범프를 형성했을 경우, 시안계 금 도금액이나 아황산계 금 도금액을 이용하여 형성한 금 범프에 비해서, 범프면 내의 높이 불균일이나, 범프간의 높이 불균일(웨이퍼면 내의 높이 불균일)이 생기기 쉽고, 또한, 도금 중에 포토레지스트에 크랙이 생기기 쉬운 것으로 판명되었다.
범프간 및 범프면 내에서 높이 불균일이 생기면, 상술한 바와 같이, 상기 금 범프를 갖는 장치(예컨대, 반도체칩)의 접속 신뢰성을 저하시키고, 장치의 동작 불량을 일으킨다. 또한, 도금 중에 포토레지스트에 크랙이 생기면, 상술한 레지스트 박리와 마찬가지로, 금 범프와 금 범프 사이에 도금액이 스며들어 버려서, 크랙 부분에 도금이 성장하여 전극간 쇼트의 원인이 된다. 또한, 이러한 포토레지스트의 크랙은, 포토레지스트 제거공정에서 포토레지스트 잔류를 초래하기 쉬운 것도 경험적으로 알고 있다.
아울러서, 이러한 요오드계 도금액에 대해서는, 상기 일본 공개 특허공보 「특허공개 평10-223689호 공보」에 기재된 범프 높이의 불균일이나, 도금 중의 레지스트 박리를 억제하는 방법을 적용하더라도, 범프 표면이 요철로 물결치는 범프 표면 거칠기가 증대하는 것을 알 수 있었다. 도 6에, 범프 표면 거칠기가 증대한 형태를 나타낸다.
범프 표면 거칠기가 증대하면, 가령 범프간 및 범프면 내에서의 높이 불균일의 발생을 억제할 수 있었더라도, 상기 COG, TCP, COF의 접속공정에 있어서, 열압착이나 ACF에 의해, 반도체칩의 범프와 필름기판이나 유리기판 상의 단자를 접합했을 때에, 일부의 범프와 단자의 접합 면적이 적어지고, 반도체칩이 동작 불량을 일으킨다. 특히 최근에는, 범프 피치의 협소화에 따라 ACF의 도전 입자도 작아지는 경향이 있고, 범프 표면 거칠기 저감이 강력히 요구되고 있다.
본 발명의 목적은, 요오드화 금착 이온 및 비수용매를 함유하는 금 도금액을 이용하여 미세 구멍에 대해서 도금을 실시함에 있어서, 1개의 미세 구멍 내에서 도금면의 높이를 가지런하게 함과 아울러 도금면을 매끄럽게 하고, 또한, 다른 미세 구멍 사이에서의 도금면의 높이를 가지런하게 할 수 있는 미세 구멍에 대한 도금방법을 제공하는 것이며, 또한, 이것을 이용한 금 범프 형성방법, 반도체장치의 제조방법, 및 반도체장치를 제공하는 것에 있다.
본 발명의 미세 구멍에 대한 도금방법은, 상기 목적을 달성하기 위해서, 미세 구멍에 금 도금을 실시하는 미세 구멍에 대한 도금방법으로서, 요오드화 금착 이온 및 비수용매를 함유하는 금 도금액을 이용하고, 양의 전류의 펄스파의 도금 전류를 인가하여 미세 구멍 내에 금 도금을 실시하는 스텝을 갖는 것이다.
이것에 의하면, 미세 구멍 내에 금 도금을 실시함에 있어서 펄스 전원이 이용되고, 양의 전류의 펄스파의 도금 전류가 인가되므로, 펄스 전류파형을 적절하게 하는, 즉, 전류밀도, 펄스 온 시간, 펄스 오프 시간 등을 적절하게 함으로써, 1개의 미세 구멍 내에서 도금면의 높이를 가지런하게 함과 아울러 도금면을 매끄럽게 하고, 또한, 다른 미세 구멍 사이에서의 도금면의 높이를 가지런하게 할 수 있게 된다. 또한, 미세 구멍을 갖는 층이 레지스트이여도 레지스트 박리가 생기는 일도 없다.
본 발명의 다른 미세 구멍에 대한 도금방법은, 상기 목적을 달성하기 위해서, 미세 구멍에 금 도금을 실시하는 미세 구멍에 대한 도금방법으로서, 요오드화 금착 이온 및 비수용매를 함유하는 금 도금액을 이용하고, 양음의 전류의 펄스파의 도금 전류를 인가하여 미세 구멍 내에 금 도금을 실시하는 스텝을 갖는 것이다.
이것에 의하면, 미세 구멍 내에 금 도금을 실시함에 있어서 펄스 전원이 이용되고, 양음의 전류의 펄스파의 도금 전류가 인가되므로, 펄스 전류파형을 적절하게 하는, 즉, 양의 전류밀도, 음의 전류밀도, 양의 펄스시간, 음의 펄스시간 등을 적절하게 함으로써, 1개의 미세 구멍 내에서 도금면의 높이를 가지런하게 함과 아 울러 도금면을 매끄럽게 하고, 또한, 다른 미세 구멍 사이에서의 도금면의 높이를 가지런하게 할 수 있다. 그리고, 이들 1개의 미세 구멍 내에서 도금면의 높이를 가지런하게 함과 아울러 도금면을 매끄럽게 하고, 또한, 다른 미세 구멍 사이에서의 도금면의 높이를 가지런하게 할 수 있는 작용·효과를, 상술한 양의 전류만의 펄스파의 도금 전류를 인가하여 그 펄스 전류파형을 적절하게 했을 경우보다도 한층 효과적으로 얻을 수 있다. 또한, 이 경우도, 미세 구멍을 갖는 층이 레지스트이여도 레지스트 박리가 생기는 일이 없다.
따라서, 이 도금방법을 반도체장치의 제조에 이용하여, 금 범프 형성을 행함으로써, 범프면 내의 높이의 불균일, 웨이퍼면 내의 범프 높이의 불균일, 및 범프 표면 거칠기가 모두 적은, 접속 신뢰성이 높은 금 범프를 갖는 반도체장치를, 레지스트 크랙에 기인하는 전극간 쇼트에 의한 수율 저하를 초래하지 않고 고수율로 얻을 수 있다.
본 발명의 또 다른 목적, 특징, 및 우수한 점은, 이하에 나타내는 기재에 의해 충분히 알 수 있을 것이다. 또한, 본 발명의 이점은, 첨부도면을 참조한 다음 설명에서 명백해질 것이다.
본 발명의 일실시형태에 대해서 도 1 및 도 3에 기초하여 설명하면, 이하와 같다.
이하, 본 발명을 상세하게 설명한다. 본 발명은, 예컨대 반도체장치의 전극패드 상에의 범프 형성 등, 미세한 금의 돌기물의 형성에 적용할 수 있다.
우선, 본 발명의 미세 구멍에 대한 도금방법에서는, 예컨대 일본 공개 특허 공보 「특허공개 2004-43958호 공보」에 기재되어 있는 금 도금액으로서, 요오드화 금착 이온 및 비수용매를 함유한 금 도금액을 사용한다. 상기 금 도금액은, 보다 상세하게는, 요오드화물 이온(요오드 요오드화물 이온), 요오드화 금착 이온, 및 비수용매를 함유하는 것이다.
요오드(I2) 및 요오드화물 이온(I-)을 함유하는 수용액은, 금을 요오드화 금착 이온으로서 용해하는 용액으로서 알려져 있다. 따라서, 상기 수용액에 금을 용해시켜 얻어진 금 수용액으로 금 도금[전해(전계) 금 도금]을 행할 수 있다. 그리고, 그 때에, 비수용매를 함유시킴으로써 물의 전해가 억제되어, 양호한 금 도금막이 얻어진다.
상기 금 도금액에 있어서의 요오드화물 이온은, 요오드화물 염 등을 이용하여 조제하는 것이 바람직하다. 요오드화물 염의 양이온으로서는, 금을 안정되게 용해시키고, 금 도금에 악영향 주지 않는 것이면 된다. 구체적으로는, 알칼리 금속 이온, 암모늄이온, 1,2,3 또는 4급 알킬암모늄이온, 포스포늄이온 및 술포늄 이온 등을 예시할 수 있다. 바람직하게는, 나트륨 이온, 칼륨 이온 등의 알칼리 금속 이온이며, 특히 바람직하게는, 칼륨 이온이다. 이들 양이온은 단독으로 사용해도, 2종류 이상의 양이온을 조합하여 사용해도 된다.
또한, 상기 금 도금액은, 다음 식(1) 또는 다음 식(2)에 따라 조제할 수 있다. 즉, 요오드화물 이온 및 비수용매를 함유하는 용액 또는 이것에 산화제를 첨가한 용액에 의한 금을 전해 용해에 의해 용해시켜 조정하는 방법이나, 요오드화물 이온, 비수용매 및 산화제를 함유하는 용액에 금을 용해시켜 조제하는 방법을 들 수 있다.
Au + 2I-→［AuI2］- + e- … (1)
2Au + I2 + 2I- → 2[AuI2]- … (2)
산화제로서는, 요오드(I2)를 직접 이용하여 금 도금액을 조제해도 되고, 또한 도금액 중의 요오드화물 이온(I-)을 산화해서 I2로 하는 산화제를 첨가해서 조제해도 된다. 이러한 산화제로서는, 도금액 중의 요오드화물 이온(I-)을 산화해서 I2로 하는 것이면 임의의 것을 사용할 수 있다. 구체적으로는 예컨대, 요오드산(HIO3), 과요오드산(HIO4)이나 이들의 염 등을 들 수 있다. 그 중에서도, 용액으로의 용해성 및 액 중의 안정성 등을 고려해서 상기 금 도금액을 조제할 때는, 요오드(I2)를 이용하는 것이 바람직하다.
상기 금 도금액에 있어서의 요오드원소의 함유량은, 금 도금액에 함유시키고 싶은 요오드화 금착 이온의 양에 따라서 적절히 선택하면 된다. 즉, 상기 금 도금액을 조정할 때에, 금의 소정 용해량에 필요로 되는, I2 등의 산화제량을 필요에 따라서 선택하면 된다.
상기 금 도금액 중에 있어서의 요오드원소 함유량은, 금 도금액 중의 요오드 화물 이온이나 요오드화 금착 이온, 또한 금을 용해시키기 위해 I2를 이용했을 때에는 그 잔존량 등의 합계량을, 요오드원소로 환산한 값을 나타낸다. 이 값은, 측정에 의해 구할 수 있지만, 도금액을 조제할 때에 이용하는 투입 원료의 양으로부터 계산하여 구할 수도 있다. 상기 금 도금액에 있어서의 요오드원소의 함유량은, 금 도금액 전체에 대해서, 통상 0.1중량% 이상, 바람직하게는 0.5중량% 이상, 더욱 바람직하게는 1중량% 이상, 특히 바람직하게는 5중량% 이상이다. 또한 이 함유량의 상한은 통상 75중량% 이하, 바람직하게는 50중량% 이하, 더욱 바람직하게는 30중량% 이하, 특히 바람직하게는 20중량% 이하이다.
또한, 상기 금 도금액 중에 요오드(I2)와 요오드화물 이온 양쪽을 함유할 때는, 요오드(I2)와 요오드화물 이온의 중량비[요오드(I2):요오드화물 이온]는, 금을 안정되게 용해시킬 수 있고, 효과를 손상시키지 않는 한, 특별히 제한은 없다.
단, 상기 금 도금액에 있어서의 요오드(I2) 함유량이 지나치게 많으면, 예컨대 금 도금을 함에 있어서 금(또는 금합금)막이 적층된 것을 음극으로서 이용할 때, 금 도금액 중의 요오드(I2)에 의한 전극의 용해가 현저하여, 원하는 도금을 행할 수 없을 경우가 있다. 따라서 상기 금 도금액에 있어서의 요오드(I2) 함유량은 금 도금액으로서의 성능을 손상시키지 않는 한에 있어서 낮은 쪽이 바람직하고, 금원으로서 금, 요오드원으로서, 요오드 및 요오드화물 이온을 이용하는 경우에는, 통상, 투입 시의 중량비로서[요오드(I2):요오드화물 이온]는, 1:2~1:1000, 바람직하게 는 1:3~1:100, 더욱 바람직하게는 1:5~1:30이다.
상기 금 도금액은 비수용매를 함유하고 있다. 또한, 비수용매를 함유하고 있으면 물을 함유하고 있어도 된다. 비수용매의 종류는, 양호하게 도금을 할 수 있고, 용질에 대한 충분한 용해도를 가지는 것이면 특별히 제한은 없지만, 알코올성 수산기 및/또는 페놀성 수산기를 갖는 화합물 또는 비프로톤성 유기용매가 바람직하다.
알코올성 수산기를 갖는 화합물로서는, 예컨대, 메탄올, 에탄올, 프로판올, 이소프로판올 등의 1가 알코올; 에틸렌글리콜, 프로필렌글리콜 등의 2가 알코올; 3가이상의 다가 알코올을 이용할 수 있다.
그 중에서도, 2개 이상의 알코올성 수산기를 갖는 것, 예컨대 2가 알코올이나 3가 알코올이 바람직하고, 그 중에서도 에틸렌글리콜이나 프로필렌글리콜이 바람직하고, 특히 에틸렌글리콜이 바람직하다.
페놀성 수산기를 갖는 화합물로서는, 예컨대, 1개의 수산기를 갖는 무치환 페놀이나 o-/m-/p-크레졸류, 크실레놀류 등의 알킬 페놀류, 또한, 2개의 페놀성 수산기를 갖는 것으로서는 레조르시놀류가, 또한 3개의 페놀성 수산기를 갖는 것으로서는 피로가롤류 등을 이용할 수 있다.
분자 내에 알코올성 수산기나 페놀성 수산기 이외의 관능기를 갖는 용매도, 본 발명의 소기의 효과를 저해하지 않는 한 이용할 수 있다. 예컨대, 메틸 셀로솔브나 셀로솔브 등과 같이 알코올성 수산기와 함께 알콕시기를 갖는 용매도 이용할 수 있다.
비프로톤성 유기용매는, 극성용매이여도 비극성용매이여도 된다.
극성용매로서는, γ-부티로락톤, γ-발레로락톤, δ-발레로락톤 등의 락톤계 용매;에틸렌 카보네이트, 프로필렌 카보네이트, 부틸렌 카보네이트 등의 카보네이트계 용매; N-메틸 포름아미드, N-에틸 포름아미드, N,N-디메틸포름아미드, N,N-디에틸 포름아미드, N-메틸 아세트아미드, N,N-디메틸 아세트아미드, N-메틸 피롤리디논 등의 아미드계 용매; 3-메톡시프로피오니트릴, 글루타로니트릴 등의 니트릴계 용매; 트리메틸 포스페이트, 트리에틸 포스페이트 등의 인산 에스테르계 용매를 예시할 수 있다.
비극성용매로서는, 헥산, 톨루엔, 실리콘 오일 등을 예시할 수 있다. 이들 용매는, 1종을 단독으로 사용해도, 2종 이상을 조합시켜 사용해도 된다. 상기 금 도금액에 있어서, 특히 바람직한 비수용매는, 에틸렌글리콜 또는 γ-부티로락톤의 단독, 혹은 상술한 어느 하나의 비수용매와의 혼합물이다.
상기 금 도금액에 있어서의 비수용매의 함유량은, 금 도금액 전체에 대해서, 통상 10중량% 이상, 바람직하게는 30중량% 이상, 더욱 바람직하게는 50중량% 이상, 특히 바람직하게는 55중량% 이상이며, 통상 95중량% 이하, 바람직하게는 90중량% 이하, 더욱 바람직하게는 85중량% 이하, 특히 바람직하게는 80중량% 이하이다.
상기 금 도금액이 물을 함유하는 경우, 그 함유량은, 금 도금액 전체에 대해서, 통상 1중량% 이상, 바람직하게는 5중량% 이상, 더욱 바람직하게는 7중량% 이상, 특히 바람직하게는 10중량% 이상이며, 통상 85중량% 이하, 바람직하게는 50중량% 이하, 더욱 바람직하게는 40중량% 이하, 특히 바람직하게는 30중량% 이하이다.
비수용매에 대한 물의 비율은, 바람직하게는 1중량% 이상, 바람직하게는 5중량% 이상, 더욱 바람직하게는 7중량% 이상, 특히 바람직하게는 10중량% 이상이며, 통상 90중량% 이하, 바람직하게는 60중량% 이하, 더욱 바람직하게는 50중량% 이하, 특히 바람직하게는 40중량% 이하이다.
또한, 상기 금 도금액은, 실질적으로 시안을 함유하지 않고 있으므로 안전성이 우수하며, 또한 폐수처리도 용이하고, 환경에의 부하가 낮은, 우수한 금 도금액이다. 여기서 「실질적으로 시안을 함유하지 않는다」는, 시안을 금 도금의 목적을 위해 적극적으로 함유시키지 않는 것을 나타내고, 전혀 함유하지 않는 것이 바람직하다. 예컨대, 본 발명의 금 도금액을 조제할 때에, 불순물로서 시안이 혼입된 경우에도, 당연히 시안의 함유량은 낮은 쪽이 바람직하고, 구체적으로는 1중량% 이하, 그 중에서도 0.1중량% 이하, 특히 0.01중량% 이하로 하는 것이 바람직하다.
금 도금액에 비수용매를 함유시킴으로써 금 도금을 바람직하게 행할 수 있게 된 이유는 명확하지는 않지만, 비수용매의 존재에 의해 음극에 있어서의 물의 전해에 의한 가스 발생이 억제되어, 금의 환원 석출 효율이 양호하게 되었기 때문인 것으로 생각된다.
상기 금 도금액은, 도금막의 특성을 향상시킬 수 있는 첨가제를 함유하고 있어도 된다. 첨가제로서는, 소기의 효과를 방해하지 않는 한, 공지의 시안계 혹은 아황산계의 도금액에서 이용되고 있던 첨가제 및 그 이외의 물질 중에서 선택하는 1종 이상의 물질을 첨가해서 이용할 수 있다. 이 때, 첨가제의 첨가량에는 특별한 제한은 없고, 그 효과와 비용을 감안해서 적절한 양으로 하면 된다.
또한, 금 이외의 1종 이상의 금속을 본 발명의 금 도금액에 용해시킴으로써, 합금 도금을 행하여도 된다. 금 이외의 금속으로서는, 금합금으로서 잘 알려져 있는 구리, 은, 주석 등을 들 수 있지만[코토우다, 표면기술, 47(2), 142(1996)], 본 발명의 금 도금액에 용해할 수 있는 한, 그 이외의 금속을 이용할 수도 있다. 이 때, 본 발명의 소기의 효과를 방해하지 않는 한, 금 이외의 금속을 용해시키기 위해서 요오드화물 이온 이외의 음 이온을 추가할 수도 있다.
상기 금 도금액의 제조방법은, 특별히 제한되지 않지만, 금원, 요오드원, 비수용매 및 필요에 따라서 다른 성분을 혼합함으로써 얻을 수 있다. 바람직하게는, 요오드 및 요오드화물 이온 및 비수용매를 포함하는 용액에, 실온에서, 또는 필요에 따라 용액을 가열하여 금 또는 금합금을 용해하는 방법이 이용된다.
상기 금 도금액은, 금이 상기 식(2)에 따라 요오드 및 요오드화물 이온을 함유하는 용액에 실온에서 용이하게 용해되는 것으로부터도 알 수 있듯이, 대단히 안정하므로, 용존산소나 대기 중의 산소에 접촉해도 금착체는 안정되게 존재할 수 있다.
또한, 상기 금 도금액의 요오드화 금착 이온은, 액 중의 요오드(I2) 농도에 의존한 다음 식(3)의 평형이 존재하고, 앞에 나온 불균화 반응 등에 의한 금의 석출이 일어나기 어렵다라고 생각된다. 그리고 본 발명의 금 도금액 중의 요오드농도 및 요오드화물 이온 농도비보다 식(3)의 평형은, 크게 좌로 치우쳐 있고, 금 도금액 중의 금 이온으로서는 주로 요오드화 금(I)착체 이온으로서 존재하고 있고, 적 은 전기량으로 효율적으로 전해 금 도금을 행하는 것이 가능하게 된다.
[AuI2]- + I2 + I- ⇔［AuI4]- + I- … (3)
금원으로서는, 금합금, 또는 단체(單體)의 금 등을 들 수 있지만, 도금액으로의 불순물 혼입 방지라는 점 때문에 단체의 금 또는 요오드화 금 등이 바람직하게 이용되지만, 입수가 쉬우므로 단체의 금이 바람직하다. 단체의 금은, 금 도금액 제조방법에 따라, 덩어리, 박, 판, 입자, 분말 등, 어느 형태로도 지장이 없다. 또한, 동일하게, 도금액 조성에 미치는 영향 때문에 합금의 도금액으로 하는 경우에는, 도금막을 얻고자 하는 합금과 마찬가지의 조성의 단체의 금속이 바람직하게 이용된다. 이 경우에는, 용해 속도를 고려하여, 합금조성을 도금막 조성과 약간 어긋난 조성으로 이용하는 경우도 있다.
상기 금 도금액은, 바람직하게는 요오드와 요오드화물 이온 양쪽을 함유하고 있기 때문에 금의 용해 능력이 높다. 상기 금 도금액을 사용한 금 도금방법[전해(전계) 도금방법]에서는, 금이 석출되어 도금되는 쪽의 전극(음극)과는 반대인 전극(양극)의 재료에, 금 혹은 금합금을 이용하여 도금을 행하면, 음극에서 도금을 행하면서, 양극으로부터 금 혹은 금합금 성분을 보급받을 수 있어, 항상 금 도금액 중의 금 농도 및 합금 성분 농도를 일정하게 한 안정 운전이 가능하게 된다. 이와 같이, 양극으로서 금 혹은 금합금을 사용함으로써 장시간의 도금이 가능하고, 도금액의 수명의 연장을 도모할 수 있다. 양극으로서 금 혹은 금합금을 이용하는 경우에는, 금 도금액의 분해 등을 고려하여, 조성 및 형상을 적절히 조정하는 것이 바 람직하다.
본 발명의 미세 구멍에 대한 도금방법에서는, 미세 구멍을 갖는 기판 등이 도금의 대상이 되고, 반도체칩의 전극패드에 금 도금으로 금 범프를 형성하는 경우에는, 전극패드를 갖는 반도체칩이 형성된 기판인 반도체 웨이퍼(반도체칩을 개별적으로 떼어내기 전의 것)가 대상이 된다. 반도체 웨이퍼의 직경은, 3, 4, 5, 6, 8, 12인치를 들 수 있다. 기판의 재질로서는, 아라미드, 알루미나, 유리, 규소, 갈륨 비소 등을 들 수 있다. 기판의 전극패드 상에는, 배리어 메탈층으로서 Ti, Ti-W, Ti-N, Ni, W, Cr, Ta, Ta-N 등의 고융점 금속 또는 그 화합물로 이루어지는 박막과, 커렌트 필름이 되는 금, 은, 구리, 금-은 합금, 금-동 합금으로 이루어지는 박막이 적층되어 있다. 기판의 두께는 임의라도 좋지만, 바람직하게는 0.2~1.0mm 정도이다. 또한, 배리어 메탈층의 막두께는 0.05~0.5㎛이며, 바람직하게는 0.1~0.3㎛ 정도이다. 커렌트 필름의 막두께는 0.05~0.7㎛이며, 바람직하게는 0.1~0.4㎛ 정도이다.
그리고, 커렌트 필름 상에 레지스트층이 형성되고, 그 레지스트층의 전극패드 대응부가 개구되어 미세 구멍으로 되어 있다. 미세 구멍의 사이즈는, 예컨대 100~40000㎛2정도의 크기이며, 바람직하게는 100~10000㎛2이다. 레지스트층은, 스핀 코트법 등의 통상의 방법에 의해 기판 상에 실시할 수 있고, 레지스트의 두께는 10~40㎛이며, 더욱 바람직하게는 15~30㎛ 정도이다. 여기서, 레지스트층 중의 미세 구멍은, 상기 커렌트 필름에까지 관통되어 있을 필요가 있다. 또한 전극패드 수는 1000~2250000개 정도이며, 범프의 총면적은 0.001~225㎠ 정도이다.
그리고, 본 발명의 미세 구멍에 대한 도금방법에서는, 상기 금 도금액을 이용함과 아울러 펄스 전원을 사용하여, 양의 전류만의 펄스파의 도금 전류, 또는 양음의 전류의 펄스파의 도금 전류를 인가하여, 미세 구멍 내에 금 도금을 실시한다.
상세하게는, 이하와 같은 조건 범위의 양의 전류만의 펄스파, 또는 양음의 전류의 펄스파의 도금 전류를 인가하는 것이다. 여기서, 도 1에 나타내는 바와 같이, 양의 전류만의 펄스파의 펄스 전류파형은, 전류밀도(CD)[㎃/㎠], 펄스 온 시간(Ton)[msec], 펄스 오프 시간(Toff)[msec]에 의해 표시된다. 이 때, 주파수(f) 및 평균 전류밀도(CDave)는, 각각,
f[㎐]=1000[msec]/(Ton+Toff)
CDave[㎃/㎠]＝ CD/(Ton+Toff)
로 주어진다.
또한, 도 2에 나타내는 바와 같이, 양음의 전류의 펄스파의 펄스 전류파형은, 양의 전류밀도(CDf)[㎃/㎠], 음의 전류밀도(CDr)[㎃/㎠], 양의 펄스시간(Tf)[msec], 음의 펄스시간(Tr)[msec]에 의해 표시된다. 이 때, 주파수(f) 및 평균 전류밀도(CDave)는, 각각,
f[㎐]=1000[msec]/(Tf+Tr)
CDave[㎃/㎠]=(CDf×Tf+CDr×Tr)/(Tf+Tr)
로 주어진다.
도금 전류의 적절한 조건을 펄스 전류파형으로 표시하면, 양의 전류만의 펄 스파에서는, 전류밀도(CD)[㎃/㎠]는, 0<CD<20, 보다 바람직하게는 0.5≤CD≤15, 더욱 바람직하게는 2≤CD≤6이다. 또한, 펄스 온 시간(Ton)[msec]은, 0<Ton<10000, 보다 바람직하게는 1≤Ton≤5000, 더욱 바람직하게는 10≤Ton≤1000이다. 또한, 펄스 오프 시간(Toff)[msec]은, Toff>0.5, 보다 바람직하게는 Toff≥1이다. 또한, 전류밀도와 펄스 온 시간 및 펄스 오프 시간에서는, 각각의 허가 범위, 보다 바람직한 범위, 더욱 바람직한 범위를 적절히 조합시키는 것이 가능하다.
상기 조건 내로 함으로써, 1개의 미세 구멍 내에서 도금면의 높이를 가지런하게 함과 아울러 도금면을 매끄럽게 하고, 또한, 다른 미세 구멍 사이에서의 도금면의 높이를 가지런하게 할 수 있다. 또한, 미세 구멍을 갖는 층이 레지스트이여도 레지스트 박리가 생기는 일이 없다.
한편, 양음의 전류의 펄스파에서는, 양의 전류밀도(CDf)[㎃/㎠]는, 0<CDf<20, 보다 바람직하게는 0.5≤CDf≤15, 더욱 바람직하게는 2≤CD≤6이다. 음의 전류밀도(CDr)[㎃/㎠]는, -20<CDr<0, 보다 바람직하게는 -15≤CDr, 더욱 바람직하게는 -5≤CD이다. 또한, 양의 펄스시간(Tf)[msec]은, 0<Tf<10000, 보다 바람직하게는 1≤Tf≤5000, 더욱 바람직하게는 10≤Tf≤1000이다. 음의 펄스시간(Tr)[msec]은, Tr>0.5, 보다 바람직하게는 Tr≥1이다. 또한, 양의 전류밀도와 음의 전류밀도와 양의 펄스시간 및 음의 펄스시간에서는, 각각의 허가 범위, 보다 바람직한 범위, 더욱 바람직한 범위를 적절히 조합시키는 것이 가능하다.
상기 조건 내로 함으로써, 1개의 미세 구멍 내에서 도금면의 높이를 가지런하게 함과 아울러 도금면을 매끄럽게 하고, 또한, 다른 미세 구멍 사이에서의 도금 면의 높이를 가지런하게 할 수 있다. 또한, 미세 구멍을 갖는 층이 레지스트이여도 레지스트 박리가 생기는 일이 없다.
이것에 의해, 요오드화 금착 이온 및 비수용매를 함유하는 금 도금액을 이용하여 미세 구멍에 대해서 도금을 실시함에 있어서, 펄스 전원이 이용되고, 전류밀도, 펄스시간이 최적화되게 되고, 1개의 미세 구멍 내에서 도금면의 높이를 가지런하게 함과 아울러 도금면을 매끄럽게 하고, 또한, 다른 미세 구멍 사이에서의 도금면의 높이를 가지런하게 할 수 있다. 특히, 양음의 전류의 펄스파의 도금 전류를 인가한 경우에는, 양의 전류만의 펄스파의 도금 전류를 인가했을 경우보다 한층 효과적으로, 1개의 미세 구멍 내에서 도금면의 높이를 가지런하게 함과 아울러 도금면을 매끄럽게 하고, 또한, 다른 미세 구멍 사이에서의 도금면의 높이를 가지런하게 할 수 있다.
따라서, 이것을 이용하여 금 범프를 형성함으로써, 범프면 내의 높이의 불균일이나, 웨이퍼면 내의 범프 높이의 불균일, 및 범프 표면 거칠기를 함께 감소시켜서 접속 신뢰성을 높임과 아울러, 포토레지스트 크랙이 방지되어 전극간 쇼트의 발생을 방지하여 수율을 높일 수 있다.
이하, 실시예에 의해 본 발명을 설명한다.
[실시예1]
우선, 도 3(a)에 나타내는 바와 같이, 전극패드(2)를 갖는 반도체칩과, 보호막(3)을 갖는 직경 8인치의 반도체 웨이퍼(1)를, 기존의 기술로 형성했다. 다음에, 도 3(b)에 나타내는 바와 같이, 스퍼터링법에 의해 배리어 메탈(4)과 커렌트 필름 (5)을 순서대로 형성했다. 배리어 메탈(4)로서는, Ti, Ti-W, Ti-N 등의 고융점금속, 또는 그 화합물을 이용할 수 있지만, 여기서는 Ti-W를 이용했다. 또한, 그 막두께는 0.25㎛로 하였다. 또한, 커렌트 필름(5)으로서는 금을 이용하고, 막두께는 0.3㎛로 하였다.
이어서, 도 3(c)에 나타내는 바와 같이, 커렌트 필름(5)까지를 형성한 반도체 웨이퍼(1) 상에, 스핀 코트법에 의해 두께 20㎛의 포지티브형 포토레지스트(6)의 막을 형성하고, 전극패드(2) 위가 되는 범프 형성부에 노광을 행하고, 현상에 의해 포토레지스트(6)의 막에 개구부(6a)를 형성했다. 여기서는, 전극패드 수 710000개, 포토레지스트(6)의 개구부(6a)의 면적이 2.1E-5㎠로 되는 반도체 웨이퍼(1)를 작성했다. 이 때, 범프의 총면적은 15㎠이다.
다음으로, 도 3(d)에 나타내는 바와 같이, 전계 도금법에 의해 포토레지스트(6)의 개구부(6a)에 금을 석출시켜 금 범프(7)를 성장시켰다. 여기서, 일본 공개 특허공보 「특허공개 2004-43958호 공보」에 기재되어 있는, 상기 금 도금액, 즉, 요오드화 금착 이온 및 비수용매를 함유하는 금 도금액, 보다 상세하게는, 요오드화물 이온(요오드 요오드화물 이온), 요오드화 금착 이온, 및 비수용매를 함유하는 금 도금액을 이용했다. 사용한 금 도금액의 요오드원소 함유량은 0.5~50[중량%], 비수용매는 알코올성 수산기 및, 또는 페놀성 수산기를 갖는 화합물 또는 비플로톤성용매이다.
또한, 도금 전류를 인가하는 전원에는, 펄스 전원을 사용하고, 대향전극은 티타늄제 메시에 백금 도금한 것을 이용했다. 도금 전류의 펄스 전류파형은, 도 1 에 나타내는 양의 전류만의 펄스파형이다.
그 후, 도 3(e)에 나타내는 바와 같이, 포토레지스트(6)를 제거하고, 커렌트 필름(5)과 배리어 메탈(4)의 에칭을 거쳐, 금 범프(7)의 형성을 완료했다.
도 4에, 상기 순서로 금 범프를 형성함에 있어서, 범프 내 높이 불균일, 웨이퍼면 내 높이 불균일, 범프 표면 거칠기, 포토레지스트 크랙 유무에 대해서, 전류밀도(CD)[㎃/㎠], 펄스 온 시간(Ton)[msec], 펄스 오프 시간(Toff)[msec]의 각 의존성의 확인을 행한 결과를 나타낸다. 여기서는, 도금막 두께가 10㎛로 일정하게 되도록, 도금 시간을 조절하고 있다.
실험 No.1~5는, Ton=100msec, Toff=10msec로 일정하게 했을 때의 전류밀도(CD) 의존성을 조사한 결과이다. CD=20㎃/㎠ 이상으로 되면, 범프 높이 불균일, 웨이퍼면 내 높이 불균일, 범프 표면 거칠기, 모두 악화되어 있는 것을 알 수 있었다.
실험 No.6~10은, CD=5㎃/㎠, Toff=1000msec로 일정하게 했을 때의 펄스 온 시간(Ton) 의존성을 조사한 결과이다. Ton=10000msec 이상으로 되면, 범프 높이 불균일, 웨이퍼면 내 높이 불균일, 범프 표면 거칠기, 모두 악화되어 있는 것을 알 수 있었다.
실험 No.11~16은, CD=5㎃/㎠, Ton=100msec로 일정하게 했을 때의 펄스 오프 시간(Toff) 의존성을 조사한 결과이다. Toff=0.5msec 이하로 되면, 범프 높이 불균일, 웨이퍼면 내 높이 불균일, 범프 표면 거칠기, 모두 악화되어 있는 것을 알 수 있었다.
실험 No.17~20은, 듀티 비 Ton/(Ton+Toff)=50%로 일정하게 했을 때의 주파수[㎐] 의존성을 조사한 결과이다. 주파수 1㎑ 이상(Ton=Toff = 0.5msec 이하)으로 되면, 범프 표면 거칠기가 악화되어 있는 것을 알 수 있었다. 따라서, 상술한 일본 공개 특허공보 「특허공개 평10-223689호 공보」에 개시되어 있는 조건범위(듀티 비 1/39~1/1(2.5~50%), 주파수 100㎐~10㎑)에서는, 요오드계 도금액에 대해서는 적용하기 어렵다고 할 수 있다.
이상의 것으로부터, 요오드계 도금액으로 금 범프 형성의 도금을 행할 때에 최적의 양의 전류 펄스의 조건은, 적어도, 전류밀도(CD)[㎃/㎠] 0<CD<20, 펄스 온 시간(Ton)[msec]은 0<Ton<10000, 펄스 오프 시간(Toff)[msec]은 Toff> 0.5, 보다 바람직하게는 0.5≤CD≤15, 1≤Ton≤5000, Toff≥1이다.
또한, 여기서, 생산성을 아울러 생각하면, 10㎛의 두께의 도금 시간을 60min 이하로 하는 것이 바람직하므로, 평균 전류밀도(CDave)[㎃/㎠]를 3㎃/㎠ 이상, 보다 바람직하게는 4㎃/㎠ 이상으로 되도록 하는 것이 바람직하고, 여기서 Toff의 바람직한 상한이 결정된다.
또한, 실험 No.21~23은, 실험 No.1~20과 동일 반도체 웨이퍼, 금 도금액, 대향전극을 이용하고, 전류밀도(CD)=5㎃/㎠의 직류로 도금을 행한 결과이다. 범프 높이 불균일, 웨이퍼면 내 높이 불균일, 범프 표면 거칠기는 크다. 또한, 포토레지스트 크랙도 발생한다. 따라서, 펄스 전원의 우위성을 확인할 수 있었다.
[실시예2]
상술한 바와 같이, 범프 피치의 협소화에 따라, ACF의 도전 입자도 작아지는 경향이 있고, 범프 표면 거칠기 저감이 강하게 요구된다. 그래서, 또한 범프 거칠기의 저감을 도모하기 위해서 펄스 역방향의 펄스 전류를 가하는 것을 시험하였다.
실시예1과 마찬가지로, 여기서도, 우선, 도 3(a)에 나타내는 바와 같이, 전극패드(2)를 갖는 반도체칩과, 보호막(3)을 갖는 직경 8인치의 반도체 웨이퍼(1)를, 기존의 기술로 형성했다. 다음에, 도 3(b)에 나타내는 바와 같이, 스퍼터링법에 의해 배리어 메탈(4)과 커렌트 필름(5)을 순서대로 형성했다. 배리어 메탈(4)로서는, Ti, Ti-W, Ti-N 등의 고융점금속, 또는 그 화합물을 이용할 수 있지만, 여기서는 Ti-W를 이용했다. 또한, 그 막두께는 0.25㎛로 했다. 또한, 커렌트 필름(5)으로서는 금을 사용하고, 막두께는 0.3㎛로 하였다.
이어서, 도 3(c)에 나타내는 바와 같이, 커렌트 필름(5)까지를 형성한 반도체 웨이퍼(1) 상에, 스핀 코트법에 의해 두께 20㎛의 포지티브형 포토레지스트(6)의 막을 형성하고, 전극패드(2) 위가 되는 범프 형성부에 노광을 행하고, 현상에 의해 포토레지스트(6)의 막에 개구부(6a)를 형성하였다. 여기서는, 전극패드 수 710000개, 포토레지스트(6)의 개구부(6a)의 면적이 2.1E-5㎠로 되는 반도체 웨이퍼(1)를 작성했다. 이 때, 범프의 총면적은 15㎠이다.
다음으로, 도 3(d)에 나타내는 바와 같이, 전계 도금법에 의해 포토레지스트(6)의 개구부(6a)에 금을 석출시켜 금 범프(7)를 성장시켰다. 여기서, 일본 공개 특허 「특허공개 2004-43958호 공보」에 기재되어 있는, 상기 금 도금액, 즉, 요오드화 금착 이온 및 비수용매를 함유하는 금 도금액, 보다 상세하게는, 요오드화물 이온(요오드 요오드화물 이온), 요오드화 금착 이온, 및 비수용매를 함유하는 금 도금액을 이용하였다. 사용한 금 도금액의 요오드원소 함유량은 0.5~50[중량%], 비수용매는 알코올성 수산기 및, 또는 페놀성 수산기를 갖는 화합물 혹은 비플로톤성 용매이다.
또한, 도금 전류를 인가하는 전원에는 펄스 전원을 이용하고, 대향전극은 티타늄제 메시에 백금 도금한 것을 이용하였다. 그리고, 여기서 이용한 도금 전류의 펄스 전류파형은, 도 2에 나타내는 양음의 전류의 펄스파형이다.
도 5에, 상기 순서로 금 범프를 형성함에 있어서, 범프 내 높이 불균일, 웨이퍼면 내 높이 불균일, 범프 표면 거칠기, 포토레지스트 크랙 유무에 대해서, 음의 전류밀도(CDr)[㎃/㎠], 음의 펄스시간(Tr)[msec]의 각 의존성의 확인을 행한 결과를 나타낸다. 여기서도, 도금막 두께가 10㎛로 일정하게 되도록, 도금 시간을 조절하고 있다.
실험 No.31~36은, CDf=5㎃/㎠, Tf=100msec, Tr=10msec로 일정하게 했을 때의 음의 전류밀도(CDr) 의존성을 조사한 결과이다. CDr=-0.5~-15㎃/㎠의 범위에서, CDf=0㎃/㎠의 경우(양의 전류만의 펄스파에 상당)와 비교하여, 범프 내 높이 불균일, 웨이퍼면 내 높이 불균일, 범프 표면 거칠기가 개선되었다. 또한, 포토레지스트 크랙의 발생도 없다. CDr=-20㎃/㎠을 포함시켜 이보다 마이너스측으로 커지면, 범프 높이 불균일, 웨이퍼면 내 높이 불균일, 범프 표면 거칠기, 모두 악화되어 있는 것을 알 수 있었다.
실험 No.37~40은, CDf=5㎃/㎠, CDr=-5㎃/㎠, Tf=100msec로 일정하게 했을 때의 음의 펄스시간(Tr)[msec] 의존성을 조사한 결과이다.
Tr=0.5msec 이하에서는, 범프 높이 불균일, 웨이퍼면 내 높이 불균일, 범프 표면 거칠기, 모두 악화되어 있는 것을 알 수 있었다.
이상으로부터, 요오드계 도금액으로 금 범프 형성의 도금을 행할 때에 최적인 양음의 전류 펄스의 조건은, 음의 전류밀도(CDr)[㎃/㎠]는 -20<CDr<0, 바람직하게는 -15≤CDr, 보다 바람직하게는 -15≤CDr≤-0.5이다. 또한, 음의 펄스시간(Tr)[msec]은, 실시예1의 Toff와 마찬가지로 Tr>0.5, 보다 바람직하게는 Tr≥1이다.
양의 펄스시간(Tf)은, 실시예1과 마찬가지의 전류밀도(CD), 펄스 온 시간을 적용할 수 있다. 즉, 양의 전류밀도(CDf)[㎃/㎠] 0<CDf<20, 펄스 온 시간(Ton)[msec] 0<Ton<10000, 보다 바람직하게는 0.5≤CDf≤15, 1≤Tf≤5000이다.
또한, 여기서도, 생산성을 아울러 생각하면, 10㎛의 두께의 도금 시간을 60min 이하로 하는 것이 바람직하므로, 평균 전류밀도(CDave)[㎃/㎠]를 3㎃/㎠ 이상, 보다 바람직하게는 4㎃/㎠ 이상이 되도록 하는 것이 바람직하고, 여기서 Toff의 바람직한 상한이 결정된다.
이상과 같이, 본 발명의 미세 구멍에 대한 도금방법은, 요오드화 금착 이온 및 비수용매를 함유하는 금 도금액을 이용하고, 양의 전류의 펄스파의 도금 전류를 인가하여 미세 구멍 내에 금 도금을 실시하는 것이다.
이것에 의하면, 미세 구멍 내에 금 도금을 실시함에 있어서 펄스 전원이 이용되고, 양의 전류의 펄스파의 도금 전류가 인가되므로, 펄스 전류파형을 적절하게 하는, 즉, 전류밀도, 펄스 온 시간, 펄스 오프 시간 등을 적절하게 함으로써, 1개 의 미세 구멍 내에서 도금면의 높이를 가지런하게 함과 아울러 도금면을 매끄럽게 하고, 또한, 다른 미세 구멍 사이에서의 도금면의 높이를 가지런하게 할 수 있다.
펄스 전류파형의 적절한 조건으로서는, 양의 전류의 펄스파의 전류밀도(CD)[㎃/㎠]를 0<CD<20, 펄스 온 시간(Ton)[msec]을 0<Ton<10000, 펄스 오프 시간(Toff)[msec]을 Toff>0.5로 하는 것을 들 수 있고, 적어도 상기 범위를 만족하는 펄스 전류를 도금 전류로서 인가함으로써, 1개의 미세 구멍 내에서 도금면의 높이를 가지런하게 함과 아울러 도금면을 매끄럽게 하고, 또한, 다른 미세 구멍 사이에서의 도금면의 높이를 가지런하게 할 수 있다. 또한, 미세 구멍을 갖는 층이 레지스트이여도 레지스트 박리가 생기는 일이 없다.
또한, 본 발명의 미세 구멍에 대한 도금방법은, 요오드화 금착 이온 및 비수용매를 함유하는 금 도금액을 이용하고, 양음의 전류의 펄스파의 도금 전류를 인가하여 미세 구멍 내에 금 도금을 실시하는 것이다.
이것에 의하면, 미세 구멍 내에 금 도금을 실시함에 있어서 펄스 전원이 이용되고, 양음의 전류의 펄스파의 도금 전류가 인가되므로, 펄스 전류파형을 적절하게 하는, 즉, 양의 전류밀도, 음의 전류밀도, 양의 펄스시간, 음의 펄스시간 등을 적절하게 함으로써, 1개의 미세 구멍 내에서 도금면의 높이를 가지런하게 함과 아울러 도금면을 매끄럽게 하고, 또한, 다른 미세 구멍 사이에서의 도금면의 높이를 가지런하게 할 수 있다. 그리고, 이들 1개의 미세 구멍 내에서 도금면의 높이를 가지런하게 함과 아울러 도금면을 매끄럽게 하고, 또한, 다른 미세 구멍 사이에서의 도금면의 높이를 가지런하게 할 수 있는 작용·효과를, 상술한 양의 전류만의 펄스 파의 도금 전류를 인가하여 그 펄스 전류파형을 적절하게 한 경우보다 한층 효과적으로 얻을 수 있다. 또한, 이 경우도, 상술한 양의 전류만의 펄스파의 도금 전류를 인가한 경우와 마찬가지로, 미세 구멍을 갖는 층이 레지스트이여도 레지스트 박리가 생기는 일이 없다.
펄스 전류파형의 적절한 조건으로서는, 양음의 전류의 펄스파의 양의 전류밀도(CDf)[㎃/㎠]는 0<CDf<20, 음의 전류밀도(CDr)[㎃/㎠]는 -20<CDr<0, 양의 펄스시간(Tf)[msec]은 0<Tf<10000, 음의 펄스시간(Tr)[msec]은 Tr>0.5로 하는 것을 들 수 있고, 적어도 상기 범위를 만족하는 펄스 전류를 도금 전류로서 인가함으로써, 1개의 미세 구멍 내에서 도금면의 높이를 가지런하게 함과 아울러 도금면을 매끄럽게 하고, 또한, 다른 미세 구멍 사이에서의 도금면의 높이를 가지런하게 할 수 있다.
본 발명의 금 범프 형성방법은, 기판의 전극패드 형성면에 적층된 레지스트층의 미세 구멍에 도금을 실시함으로써 상기 전극패드 상에 금 범프를 형성하는 금 범프 형성방법에 있어서, 상기 본 발명의 미세 구멍에 대한 도금방법을 이용하여 상기 레지스트층의 미세 구멍에 도금을 실시해 금 범프를 형성하는 것이다.
이것에 의하면, 1개의 미세 구멍 내에서 도금면의 높이를 가지런하게 함과 아울러 도금면을 매끄럽게 하고, 또한, 다른 미세 구멍 사이에서의 도금면의 높이를 가지런하게 할 수 있고, 또한, 가령 미세 구멍을 갖는 층이 레지스트이여도 레지스트 박리가 생길 일이 없는 작용·효과를 거두는 본 발명의 미세 구멍에 대한 도금방법을 이용하여 전극패드 상에 금 도금을 형성한다.
따라서, 범프면 내의 높이의 불균일, 웨이퍼면 내의 범프 높이의 불균일, 및 범프 표면 거칠기가 모두 적은 접속 신뢰성이 높은 금 범프를, 레지스트 크랙에 기인하는 전극간 쇼트의 발생도 없게 형성할 수 있다.
본 발명의 반도체장치의 제조방법은, 전극패드 상에 금 범프가 형성되어 이루어지는 반도체장치의 제조방법에 있어서, 전극패드를 갖는 반도체장치가 형성된 기판 상에 레지스트층을 형성하고, 본 발명의 미세 구멍에 대한 도금방법을 이용하여 상기 레지스트층에 형성한 미세 구멍에 도금을 실시함으로써 상기 전극패드 상에 금 범프를 형성하는 공정을 포함하는 것이다.
본 발명의 반도체장치는, 전극패드 상에 금 범프가 형성되어 이루어지는 반도체장치에 있어서, 상기 금 범프가 본 발명의 미세 구멍에 대한 도금방법을 이용하여 형성된 것이다.
이것에 의하면, 1개의 미세 구멍 내에서 도금면의 높이를 가지런하게 함과 아울러 도금면을 매끄럽게 하고, 또한, 다른 미세 구멍 사이에서의 도금면의 높이를 가지런하게 할 수 있고, 또한, 가령 미세 구멍을 갖는 층이 레지스트이여도 레지스트 박리가 생길 일이 없는 작용·효과를 거두는 본 발명의 미세 구멍에 대한 도금방법을 이용하여 전극패드 상에 금 도금을 형성해서 반도체장치를 제조한다.
따라서, 범프면 내의 높이의 불균일, 웨이퍼면 내의 범프 높이의 불균일, 및 범프 표면 거칠기가 모두 적은 접속 신뢰성이 높은 금 범프를 갖는 반도체장치를, 레지스트 크랙에 기인하는 전극간 쇼트에 의한 수율 저하를 초래하는 일없이, 고수율로 얻을 수 있다.
발명의 상세한 설명에서 이루어진 구체적인 실시형태 또는 실시예는, 어디까 지나, 본 발명의 기술내용을 명확하게 하는 것이며, 그러한 구체예에만 한정해서 협의로 해석되어야 하는 것은 아니고, 본 발명의 정신과 다음에 기재하는 특허청구사항의 범위 내에서, 여러가지로 변경해서 실시할 수 있는 것이다.
본 발명의 미세 구멍에 대한 도금방법에 의하면, 요오드화 금착 이온 및 비수용매를 함유하는 금 도금액을 이용하여 미세 구멍에 대해서 도금을 실시함에 있어서, 1개의 미세 구멍 내에서 도금면의 높이를 가지런하게 함과 아울러 도금면을 매끄럽게 하고, 또한, 다른 미세 구멍 사이에서의 도금면의 높이를 가지런하게 할 수 있는 효과를 가지고 있다.

Claims (10)

  1. 미세 구멍에 금 도금을 실시하는 미세 구멍에 대한 도금방법으로서,
    요오드화 금착 이온 및 비수용매를 함유하는 금 도금액을 이용하고, 양의 전류의 펄스파의 도금 전류를 인가하여 미세 구멍 내에 금 도금을 실시하는 스텝을 갖는 것을 특징으로 하는 미세 구멍에 대한 도금방법.
  2. 제1항에 있어서, 상기 양의 전류의 펄스파는, 전류밀도(CD)[㎃/㎠]가 0<CD<20, 펄스 온 시간(Ton)[msec]이 0<Ton<10000, 펄스 오프 시간(Toff)[msec]이 Toff>0.5인 것을 특징으로 하는 미세 구멍에 대한 도금방법.
  3. 미세 구멍에 금 도금을 실시하는 미세 구멍에 대한 도금방법으로서,
    요오드화 금착 이온 및 비수용매를 함유하는 금 도금액을 이용하고, 양음의 전류의 펄스파의 도금 전류를 인가하여 미세 구멍 내에 금 도금을 실시하는 스텝을 갖는 것을 특징으로 하는 미세 구멍에 대한 도금방법.
  4. 제3항에 있어서, 상기 양음의 전류의 펄스파는, 양의 전류밀도(CDf)[㎃/㎠]가 0<CDf<20, 음의 전류밀도(CDr)[㎃/㎠]가 -20<CDr<0, 양의 펄스시간(Tf)[msec]이 0<Tf<10000, 음의 펄스시간(Tr)[msec]이 Tr>0.5인 것을 특징으로 하는 미세 구멍에 대한 도금방법.
  5. 기판에 형성된 전극패드 상에 금 범프를 형성하는 금 범프 형성방법으로서,
    요오드화 금착 이온 및 비수용매를 함유하는 금 도금액을 이용하고, 양의 전류의 펄스파의 도금 전류를 인가하여 기판의 전극패드 형성면에 적층된 레지스트층의 미세 구멍에 금 도금을 실시하는 스텝을 갖는 것을 특징으로 하는 금 범프 형성방법.
  6. 기판에 형성된 전극패드 상에 금 범프를 형성하는 금 범프 형성방법으로서,
    요오드화 금착 이온 및 비수용매를 함유하는 금 도금액을 이용하고, 양음의 전류의 펄스파의 도금 전류를 인가하여 기판의 전극패드 형성면에 적층된 레지스트층의 미세 구멍에 금 도금을 실시하는 스텝을 갖는 것을 특징으로 하는 금 범프 형성방법.
  7. 전극패드 상에 금 범프가 형성되어 이루어지는 반도체장치의 제조방법으로서,
    상기 전극패드 상에 금 범프를 형성하는 금 범프 형성 스텝을 갖고,
    상기 금 범프 형성 스텝에,
    상기 전극패드를 갖는 반도체장치가 형성된 기판 상에 레지스트층을 형성하는 스텝;
    상기 레지스트층에 미세 구멍을 형성하는 스텝; 및
    형성한 미세 구멍에 요오드화 금착 이온 및 비수용매를 함유하는 금 도금액을 이용하여, 양의 전류의 펄스파의 도금 전류를 인가하여 금 도금을 실시하는 스텝을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 전극패드 상에 금 범프가 형성되어 이루어지는 반도체장치의 제조방법으로서,
    상기 전극패드 상에 금 범프를 형성하는 금 범프 형성 스텝을 갖고,
    상기 금 범프 형성 스텝에,
    상기 전극패드를 갖는 반도체장치가 형성된 기판 상에 레지스트층을 형성하는 스텝;
    상기 레지스트층에 미세 구멍을 형성하는 스텝; 및
    형성한 미세 구멍에 요오드화 금착 이온 및 비수용매를 함유하는 금 도금액을 이용하여, 양음의 전류의 펄스파의 도금 전류를 인가하여 미세 구멍 내에 금 도금을 실시하는 스텝을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 전극패드 상에 금 범프가 형성되어 이루어지는 반도체장치로서,
    금 범프가 금착 이온 및 비수용매를 함유하는 금 도금액을 이용하여, 양의 전류의 펄스파의 도금 전류를 인가하여 미세 구멍 내에 금 도금을 실시함으로써 형성되어 있는 것을 특징으로 하는 반도체장치.
  10. 전극패드 상에 금 범프가 형성되어 이루어지는 반도체장치로서,
    금 범프가 요오드화 금착 이온 및 비수용매를 함유하는 금 도금액을 이용하여, 양음의 전류의 펄스파의 도금 전류를 인가하여 미세 구멍 내에 금 도금을 실시함으로써 형성되어 있는 것을 특징으로 하는 반도체장치.
KR1020050104365A 2004-11-02 2005-11-02 미세 구멍에 대한 도금방법, 및 이것을 이용한 금 범프 형성방법과 반도체장치의 제조방법 KR100743015B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00319902 2004-11-02
JP2004319902A JP2006131926A (ja) 2004-11-02 2004-11-02 微細孔に対するメッキ方法、及びこれを用いた金バンプ形成方法と半導体装置の製造方法、並びに半導体装置

Publications (2)

Publication Number Publication Date
KR20060052415A true KR20060052415A (ko) 2006-05-19
KR100743015B1 KR100743015B1 (ko) 2007-07-26

Family

ID=36573273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050104365A KR100743015B1 (ko) 2004-11-02 2005-11-02 미세 구멍에 대한 도금방법, 및 이것을 이용한 금 범프 형성방법과 반도체장치의 제조방법

Country Status (5)

Country Link
US (1) US20060118952A1 (ko)
JP (1) JP2006131926A (ko)
KR (1) KR100743015B1 (ko)
CN (1) CN100449696C (ko)
TW (1) TW200619433A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4934765B2 (ja) * 2005-12-28 2012-05-16 国立大学法人信州大学 金めっき膜およびその製造方法
EP2041786A2 (en) * 2006-07-10 2009-04-01 Nxp B.V. Integrated circuit, transponder, method of producing an integrated circuit and method of producing a transponder
KR100819557B1 (ko) * 2006-08-17 2008-04-07 삼성전자주식회사 금속 식각용액, 이를 이용하는 금속 식각방법 및 이를이용하는 반도체 제품의 제조방법
JP4992434B2 (ja) * 2007-01-18 2012-08-08 三菱化学株式会社 金メッキ液および金メッキ方法
WO2012108546A1 (ja) 2011-02-09 2012-08-16 大日本印刷株式会社 金めっき層を有するステンレス基板とステンレス基板への部分金めっきパターンの形成方法
CN103179806B (zh) * 2011-12-21 2019-05-28 奥特斯有限公司 组合的通孔镀覆和孔填充的方法
US8846548B2 (en) * 2013-01-09 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and methods for forming the same
JP6362337B2 (ja) * 2014-01-21 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102315276B1 (ko) 2014-10-06 2021-10-20 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
TWI575623B (zh) * 2015-12-10 2017-03-21 南茂科技股份有限公司 凸塊結構與其製作方法
CN107385486A (zh) * 2016-05-16 2017-11-24 中国科学院微电子研究所 脉冲电镀金的方法及形成的金镀层
CN107881534A (zh) * 2017-11-10 2018-04-06 广州东有电子科技有限公司 一种具备金属电极的器件与基板的互连方法
CN109056038A (zh) * 2018-10-10 2018-12-21 德淮半导体有限公司 电镀装置及其电镀方法
CN113424309A (zh) * 2019-02-14 2021-09-21 朗姆研究公司 金通硅掩模电镀

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742023A (en) * 1986-08-28 1988-05-03 Fujitsu Limited Method for producing a semiconductor device
US4999054A (en) * 1986-12-19 1991-03-12 Lamerie, N.V. Gold plating solutions, creams and baths
US4832743A (en) * 1986-12-19 1989-05-23 Lamerie, N.V. Gold plating solutions, creams and baths
US5750017A (en) * 1996-08-21 1998-05-12 Lucent Technologies Inc. Tin electroplating process
JP3735173B2 (ja) * 1997-02-06 2006-01-18 ディップソール株式会社 微細孔に電気めっきを柱状に析出させる方法
US6069406A (en) * 1997-05-20 2000-05-30 Shinko Electric Industries Co., Ltd. Wiring patterned film and production thereof
US6203684B1 (en) * 1998-10-14 2001-03-20 Faraday Technology Marketing Group, Llc Pulse reverse electrodeposition for metallization and planarization of a semiconductor substrates
KR20010033089A (ko) * 1998-10-14 2001-04-25 패러데이 테크놀로지, 인크. 피변조 전계를 이용한 작은 홈 내의 금속 전착
US6524461B2 (en) * 1998-10-14 2003-02-25 Faraday Technology Marketing Group, Llc Electrodeposition of metals in small recesses using modulated electric fields
US6210555B1 (en) * 1999-01-29 2001-04-03 Faraday Technology Marketing Group, Llc Electrodeposition of metals in small recesses for manufacture of high density interconnects using reverse pulse plating
US6319384B1 (en) * 1998-10-14 2001-11-20 Faraday Technology Marketing Group, Llc Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
US6878259B2 (en) * 1998-10-14 2005-04-12 Faraday Technology Marketing Group, Llc Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
US6297155B1 (en) * 1999-05-03 2001-10-02 Motorola Inc. Method for forming a copper layer over a semiconductor wafer
US7446030B2 (en) * 1999-08-27 2008-11-04 Shocking Technologies, Inc. Methods for fabricating current-carrying structures using voltage switchable dielectric materials
US6297157B1 (en) * 1999-11-01 2001-10-02 Advanced Micro Devices, Inc. Time ramped method for plating of high aspect ratio semiconductor vias and channels
JP2002121699A (ja) * 2000-05-25 2002-04-26 Nippon Techno Kk めっき浴の振動流動とパルス状めっき電流との組み合わせを用いた電気めっき方法
US6548393B1 (en) * 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
JP2002222823A (ja) * 2001-01-29 2002-08-09 Sharp Corp 半導体集積回路およびその製造方法
US6737353B2 (en) * 2001-06-19 2004-05-18 Advanced Semiconductor Engineering, Inc. Semiconductor device having bump electrodes
US6723219B2 (en) * 2001-08-27 2004-04-20 Micron Technology, Inc. Method of direct electroplating on a low conductivity material, and electroplated metal deposited therewith
JP3976564B2 (ja) * 2001-12-20 2007-09-19 日本リーロナール有限会社 ビアフィリング方法
KR20040093095A (ko) * 2002-03-13 2004-11-04 미쓰비시 가가꾸 가부시키가이샤 금 도금액 및 금 도금방법
JP3680838B2 (ja) * 2002-03-13 2005-08-10 三菱化学株式会社 金メッキ液および金メッキ方法
DE60336539D1 (de) * 2002-12-20 2011-05-12 Shipley Co Llc Methode zum Elektroplattieren mit Umkehrpulsstrom
JP2004207685A (ja) * 2002-12-23 2004-07-22 Samsung Electronics Co Ltd 無鉛ソルダバンプの製造方法

Also Published As

Publication number Publication date
US20060118952A1 (en) 2006-06-08
JP2006131926A (ja) 2006-05-25
CN1822322A (zh) 2006-08-23
TW200619433A (en) 2006-06-16
KR100743015B1 (ko) 2007-07-26
CN100449696C (zh) 2009-01-07

Similar Documents

Publication Publication Date Title
KR100743015B1 (ko) 미세 구멍에 대한 도금방법, 및 이것을 이용한 금 범프 형성방법과 반도체장치의 제조방법
US6303014B1 (en) Electrodeposition of metals in small recesses using modulated electric fields
EP1946362B1 (en) Tin-silver solder bumping in electronics manufacture
US6524461B2 (en) Electrodeposition of metals in small recesses using modulated electric fields
DE60123189T2 (de) Keimschichtreparatur und Elektroplattierungsbad
Zhang Tin and tin alloys for lead-free solder
EP1400613A2 (en) Tin plating method
DE102013108979B4 (de) Anschlussstruktur und Halbleiterbauelement
JP6393526B2 (ja) シアン系電解金めっき浴及びこれを用いるバンプ形成方法
KR101657460B1 (ko) ＳｎＣｌ2 혹은 ＳｎＣｌ2-2Ｈ2Ｏ을 사용하는 Ｓｎ-Ａｇ 도금액
US5290423A (en) Electrochemical interconnection
KR20140091689A (ko) 구리 및 구리 합금 에칭용 수성 조성물
US6726827B2 (en) Electroplating solution for high speed plating of tin-bismuth solder
KR20080071075A (ko) 전해니켈도금장치 및 반도체장치의 제조방법
KR100826113B1 (ko) 인쇄회로기판 및 그 제조방법
KR100803004B1 (ko) 관통홀 충진방법
JP3630398B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法
US6248615B1 (en) Wiring patterned film and production thereof
JPH1036991A (ja) 電解銅箔の製造方法
KR102634250B1 (ko) 도금 조성물 및 솔더 범프 형성 방법
Wei et al. Effects of thiourea and gelatin on the electrodeposition of Sn-Ag solder alloy
JP2005340434A (ja) 純銅被覆銅箔及びその製造方法、並びにｔａｂテープ及びその製造方法
JP2013008829A (ja) Ｓｎ−Ａｇ系合金はんだバンプの形成方法
KR20220069808A (ko) 주석-은 도금액 및 이를 이용한 주석-은 솔더범프의 형성방법
KR20030071955A (ko) 비아 홀 충전용 산성 동도금 첨가제 조성물 및 이를이용한 비아 홀 충전방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee