JP6393526B2 - シアン系電解金めっき浴及びこれを用いるバンプ形成方法 - Google Patents

シアン系電解金めっき浴及びこれを用いるバンプ形成方法 Download PDF

Info

Publication number
JP6393526B2
JP6393526B2 JP2014120323A JP2014120323A JP6393526B2 JP 6393526 B2 JP6393526 B2 JP 6393526B2 JP 2014120323 A JP2014120323 A JP 2014120323A JP 2014120323 A JP2014120323 A JP 2014120323A JP 6393526 B2 JP6393526 B2 JP 6393526B2
Authority
JP
Japan
Prior art keywords
gold
plating bath
film
gold plating
cyan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014120323A
Other languages
English (en)
Other versions
JP2016000839A (ja
Inventor
誠人 古川
誠人 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
METALOR TECHNOLOGIES (JAPAN) CORPORATION
Original Assignee
METALOR TECHNOLOGIES (JAPAN) CORPORATION
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by METALOR TECHNOLOGIES (JAPAN) CORPORATION filed Critical METALOR TECHNOLOGIES (JAPAN) CORPORATION
Priority to JP2014120323A priority Critical patent/JP6393526B2/ja
Priority to KR1020167031053A priority patent/KR20170016823A/ko
Priority to CN201580022227.9A priority patent/CN106460213B/zh
Priority to KR1020197014454A priority patent/KR20190057163A/ko
Priority to PCT/JP2015/063991 priority patent/WO2015190218A1/ja
Priority to TW104118481A priority patent/TWI617707B/zh
Publication of JP2016000839A publication Critical patent/JP2016000839A/ja
Application granted granted Critical
Publication of JP6393526B2 publication Critical patent/JP6393526B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/48Electroplating: Baths therefor from solutions of gold
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • C25D5/50After-treatment of electroplated surfaces by heat-treatment
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Description

本発明は、シアン系電解金めっき浴及び該シアン系電解金めっき浴を用いて、パターニングされた半導体ウエハ上に所定硬度の金バンプを形成するバンプ形成方法に関する。
半導体ウエハをプリント配線基板に取り付ける方法として、電極接合方法がある。電極接合方法は、半導体ウエハの集積回路に形成される金バンプとプリント配線基板上に形成される基板電極とを接続させる方法である。図2は、電極接合方法により半導体チップが取り付けられているプリント配線基板の断面の一例を示す断面図である。
図2において、10はプリント配線基板、16は半導体チップである。プリント配線基板10は、硬質基板11の表面に基板配線パターン12及び基板電極14が積層されている。半導体チップ16は、半導体ウエハ1の表面に回路層1’及びAl電極2、パッシベーション膜3が順次積層されている。Al電極2の表面におけるパッシベーション膜3の開口部には、TiWスパッタ膜4、金スパッタ膜5、金バンプ7が順次積層されている。
プリント配線基板10の基板電極14と半導体チップ16の金バンプ7とは電気的に接合されている。電気的な接合としては、異方性導電接着剤20を用いる方法や共晶接合が挙げられる。異方性導電接着剤とは、樹脂粒子にNi/Auめっき層を被覆させた導電粒子がエポキシ樹脂等の熱硬化性樹脂に均一に分散された接着剤をいう。共晶接合とは、熱圧着や超音波により共晶を形成させて基板電極と金バンプとを接合させる電極接合をいう。図2においては、プリント配線基板10の基板電極14と半導体チップ16の金バンプ7とは異方性導電接着剤20を介して電気的に接合されている。
金バンプ7の熱処理後の皮膜硬度は、60HV以下である。金バンプ7の熱処理後の皮膜硬度は、異方性導電接着剤20に含まれる導電粒子の硬度や基板電極14の材質等に応じて60HV以下の範囲において適宜調整されている。
近年、携帯電話やノートパソコン等の電子機器の軽量化、小型化、高性能化が進むに従い、電子部品の小型化が求められている。小型化された電子部品においては、回路の集積密度の高度化及びファインピッチ化が進んでいる。バンプ間のピッチ幅が5〜20μmの狭い回路が設けられたプリント配線基板と半導体ウエハとを電気的に接合する場合、近傍の金バンプ同士が接触する不具合が生じている。その原因は、基板電極との熱圧着により、金バンプが面方向に変形するためと考えられる。従来の皮膜硬度が60HV以下の金バンプは、皮膜硬度が低過ぎるため、ピッチ幅が狭い回路が設けられている基板の接合には適さない。したがって、従来製造される金バンプよりも皮膜硬度が高い金バンプを形成することが求められている。
金バンプを形成する場合に用いる電解金めっき浴としては、亜硫酸金を金源とする非シアン系電解金めっき浴と、シアン化金を金源とするシアン系電解金めっき浴とがある。非シアン系電解金めっき浴においては、皮膜硬度が高い金バンプを形成する方法が公知である(特許文献1)。特許文献1には、ポリアルキレングリコール及び/又は両性界面活性剤が添加された非シアン系電解金めっき浴が開示されている。この非シアン系電解金めっき浴は、金皮膜中に不純物が取り込まれ、金皮膜の再結晶化が阻害される。その結果、高硬度の金皮膜を得ることができる。
特開2009−57631号公報
上記に説明した非シアン系電解金めっき浴は、シアン系電解金めっき浴と比較して薬品コストが高い。また、金めっき浴の安定性が低いため、浴管理が困難である。そのため、低コスト化の要請、浴管理の容易性、シアン系電解金めっき浴でのファインパターニングに適したフォトレジストの改良が進んだこと等により、シアン系電解金めっき浴を使用したいと考える事業者が増加している。
しかし、シアン系電解金めっき浴に非シアン系電解金めっき浴と同様に有機添加剤を添加しても、得られる金皮膜には不純物がほとんど共析しない。したがって、得られる金皮膜は金純度が高いため、熱処理後に軟らかくなる。すなわち、高硬度の金皮膜を形成するシアン系電解金めっき浴は、未だ実用化されていない。
本発明の目的は、熱処理後の皮膜硬度が高い金バンプを形成することができるシアン系電解金めっき浴を提供することにある。
本発明者らは、鋭意研究の結果、シアン系電解金めっき浴にシュウ酸塩及び水溶性多糖類を添加することにより、皮膜硬度が高い金バンプを形成できることを見い出し、本発明を完成するに至った。上記課題を解決する本発明は、以下に記載するものである。
[1]金源としてのシアン化金塩を金濃度で0.1〜15g/Lと、
シュウ酸塩をシュウ酸として2.5〜50g/Lと、
無機酸伝導塩5〜100g/Lと、
水溶性多糖類を0.1〜50g/Lと、
結晶調整剤を金属濃度で1〜100mg/Lと、
を含有するシアン系電解金めっき浴。
[2]前記水溶性多糖類が、デキストリン、α−シクロデキストリン、β−シクロデキストリン及びデキストランから選択される1種又は2種以上である[1]に記載のシアン系電解金めっき浴。
[3]前記結晶調整剤が、Tl化合物、Pb化合物及びAs化合物から選択される1種又は2種以上である[1]に記載のシアン系電解金めっき浴。
[4]パターニングされた半導体ウエハ上に、[1]乃至[3]に記載のシアン系電解金めっき浴を用いて電解金めっきを行った後、200〜300℃で5〜600分間熱処理することにより、皮膜硬度が70〜120HVの金バンプを形成する、バンプ形成方法。
本発明のシアン系電解金めっき浴を用いて形成された金バンプは、皮膜硬度が70〜120HVであり、ファインピッチの電子部品における半導体ウエハと基板との電気的接合に適する。また、本発明の電解金めっき浴は、シアン化金塩を用いるため、非シアン系の電解金めっき浴と比較して浴管理が容易である。本発明のシアン系電解金めっき浴を用いると、高硬度の金バンプを低コストで形成することができる。したがって、本発明は、小型の電子部品の生産コスト低減に寄与する。
本発明のシアン系電解金めっき浴を用いて形成された金バンプの一例を示す断面図である。 プリント配線基板に半導体チップを取り付けた状態の一例を示す断面図ある。
本発明のシアン系電解金めっき浴は、金源としてのシアン化金塩と、シュウ酸塩と、無機酸伝導塩と、水溶性多糖類と、結晶調整剤とを含有する。本発明のシアン系電解金めっき浴を用いて形成される金バンプは、熱処理後の皮膜硬度が70〜120HVである。以下、本発明のシアン系電解金めっき浴を構成する各成分について説明する。
[シアン化金塩]
本発明のシアン系電解金めっき浴には、金源として公知のシアン化金塩を制限することなく使用することができる。シアン化金塩としては、シアン化金カリウム、シアン化金ナトリウム、シアン化金アンモニウムが例示される。
シアン化金塩の配合量は、金イオン濃度として、0.1〜15g/Lであり、4〜15g/Lが好ましい。金イオン濃度が0.1g/L未満である場合、陰極電流効率が低く、金膜厚が不均一になったり、所望の金膜厚を得られなくなったりする。なお、金膜厚は10〜20μmであることが好ましい。金イオン濃度が15g/Lを超える場合、陰極電流効率は金イオン濃度に比例して増大しないため効率的でない。また、めっき液の持ち出しによる金メタルのロスが大きくなる。そのため、生産コストが上昇する。
[伝導塩]
本発明のシアン系電解金めっき浴は、無機酸伝導塩と、少なくともシュウ酸塩を含む有機酸伝導塩とが併用される。シュウ酸塩を用いない場合、フォトレジストとウエハとの間にめっきが潜り込み、パターン外析出が起こり好ましくない。即ち、めっき潜り込みの分だけ金スパッタ上のめっき皮膜が厚くなり、金めっき後のUBM(アンダーバンプメタル)エッチング処理工程で除去しきれずに導通不良となることがある。無機酸伝導塩を用いない場合、バンプ高さのバラツキが大きくなり好ましくない。
無機酸伝導塩としては、リン酸塩を用いる。好ましいリン酸塩としては、リン酸カリウムが例示される。無機酸伝導塩の配合量は5〜100g/Lであり、10〜80g/Lであることが好ましく、20〜70g/Lであることがより好ましい。
有機酸伝導塩としては、少なくともシュウ酸塩を用いる。シュウ酸塩としては、シュウ酸カリウム、シュウ酸ナトリウム、シュウ酸アンモニウムが例示される。シュウ酸塩の配合量は、シュウ酸として2.5〜50g/Lであり、10〜30g/Lが好ましい。2.5g/L未満である場合、めっき潜り込みが発生し、100g/Lを超える場合、めっき外観が不良になりやすくなる。シュウ酸塩以外の有機酸伝導塩としては、クエン酸塩、ギ酸塩が例示される。クエン酸塩、ギ酸塩としては、クエン酸カリウム、ギ酸カリウムが例示される。これらは単独で用いても良く、2種以上を併用しても良い。有機酸伝導塩の配合量は、5〜150g/Lであり、20〜140g/Lであることが好ましく、30〜130g/Lであることがより好ましい。伝導塩の配合量が上記の範囲を超える場合、つきまわり性が悪化したり、金めっき皮膜にやけを生じたりする場合がある。
[水溶性多糖類]
本発明のシアン系電解金めっき浴においては、公知の水溶性多糖類を用いることができる。入手容易性の観点からは、デキストリン、α−シクロデキストリン、β−シクロデキストリン、デキストランを例示することができる。これらの水溶性多糖類は、単独で用いても良く、2種類以上を併用しても良い。
金バンプの皮膜硬度を70〜120HVの高硬度にする場合、水溶性多糖類の配合量は、0.1〜50g/Lが好ましく、0.5〜30g/Lがより好ましい。配合量が0.1g/L未満である場合、熱処理後の金バンプの皮膜硬度が60HV未満になる。そのような金バンプは、基板と半導体ウエハとの熱圧着により変形しやすい。半導体ウエハ上の回路がファインピッチの場合、変形した金バンプ同士が接触して接合に不具合が出るおそれがある。また、異方性導電接着剤中の導電粒子の硬度に対して金バンプの皮膜硬度が低過ぎると、熱圧着工程で導電粒子が金バンプ中に埋没する。その結果、金バンプと基板電極との間で導電粒子が熱圧着しない。配合量が50g/Lを超える場合、ヤケめっきが発生して外観不良となる。
上記の水溶性多糖類を含有する本発明のシアン系電解金めっき浴を用いて、後に詳説する方法でめっきを行うことにより、熱処理工程後の皮膜硬度が70〜120HVの金バンプを形成することができる。
金バンプの皮膜硬度は、水溶性多糖類の配合量を調節することにより制御することができる。その理由は明らかでないが、上記の所定の水溶性多糖類が、金めっき中に不純物として取り込まれやすい性質を有するためと推察される。すなわち、シアン系電解金めっき浴中に配合される水溶性多糖類は金皮膜中に共析されることで、熱処理後の金の再結晶化を抑制する。これにより、熱処理後の皮膜硬度が高い金バンプを形成することができると考えられる。
金バンプの皮膜硬度は、導電粒子の種類や相手金属の硬度との相対性、回路のピッチ幅等種々の条件を考慮して選択される。
[結晶調整剤]
本発明のシアン系電解金めっき浴においては、結晶調整剤としてTl化合物、Pb化合物又はAs化合物を添加する。Tl化合物としては、ギ酸タリウム、マロン酸タリウム、硫酸タリウム、硝酸タリウムが例示される。Pb化合物としては、クエン酸鉛、硝酸鉛、硫酸鉛が例示される。好ましくは硝酸鉛が用いられる。As化合物としては、三酸化二ヒ素が例示される。これらのTl化合物、Pb化合物及びAs化合物は単独で使用しても良いし、2種以上を併用しても良い。
結晶調整剤の配合量は、本発明の目的を損なわない範囲で適宜定めることができる。通常、金属濃度として0.1mg〜100mg/Lであり、0.5〜50mg/Lが好ましく、1〜30mg/Lがより好ましい。配合量が100mg/Lを超える場合、めっき付きまわりが悪化するおそれがある。また、得られる金めっき皮膜の外観にムラが生じる。配合量が0.1mg/L未満である場合、得られる金めっき皮膜にヤケが生じる。
[その他の成分]
本発明のシアン系電解金めっき浴においては、上記の成分の他に、本発明の目的を損なわない範囲でpH調整剤等の成分を含有させることができる。pH調整剤としては、水酸化ナトリウム、水酸化カリウム、水酸化アンモニウム及びリン酸、クエン酸、シュウ酸が例示される。
[金バンプの形成方法]
本発明のシアン系電解金めっき浴を用いて、常法に従ってめっき操作を行うことにより、皮膜硬度が70〜120HVで、膜厚が10〜50μmの金皮膜を形成することができる。本発明のシアン系電解金めっき浴を用いて、半導体ウエハ上に金バンプを形成する方法を図1を参照しながら説明する。
(1)積層工程
図1は、本発明のシアン系電解金めっき浴を用いて形成された金バンプの一例を示す断面図である。先ず、半導体ウエハ1の回路層1’が形成された面にAl電極2が形成される。次に、回路層1’の表面に、回路層1’及びAl電極2を被覆するパッシベーション膜3が成膜される。パッシベーション膜3には、Al電極2の一部を露出させる位置に開口部3aが設けられる。パッシベーション膜3の表面には、TiWスパッタ膜4が成膜される。パッシベーション膜3及びパッシベーション膜3の開口部3aから露出するAl電極2は、TiWスパッタ膜4により被覆される。TiWスパッタ膜4の表面には、Auスパッタ膜5が成膜される。TiWスパッタ膜4及びAuスパッタ膜5は、Under Bump Metal(UBM)層6を構成する。UBM層6の表面には、レジスト膜8が成膜され、マスキングされる。レジスト膜8には、Auスパッタ膜5の一部を露出させる開口部8aが設けられる。レジスト膜8の開口部8aは、レジスト膜8の下層においてAl電極2が位置する領域に設けられる。レジスト膜8の材料としては、ネガ型フォトレジスト等を用いることが好ましい。
(2)電解金めっき工程
積層構造が形成された半導体ウエハ1を被めっき物として、pHや液温、電流密度が適宜調整された本発明のシアン系電解金めっき浴を用いて所望の膜厚になるまで電解金めっきを行う。本発明の金めっき浴は、素地がメタライズされ、導電性の高いものであれば、被めっき物を選ばない。特に、レジスト膜8を使用してパターンニングしたシリコンウエハの回路上や、GaAsウエハなど化合物ウエハの回路上における金バンプ形成に好適である。
本発明のシアン系電解金めっき浴は、pH4.0〜8.0で使用することが好ましくpH5.0〜7.0で使用することがより好ましい。pHが4.0未満である場合、陰極電流効率が低下し、得られる金皮膜が十分な膜厚にならない。pHが8.0を超える場合、得られる金皮膜の外観が赤色化する。
本発明のシアン系電解金めっき浴の液温は、30〜80℃が好ましく、40〜70℃がより好ましい。めっき浴の液温が上記の範囲を外れると、陰極電流効率が低下したり、金めっき浴の安定性を損なったりするため好ましくない。
本発明のシアン系電解金めっき浴を用いる場合の電流密度は、めっき液の組成や液温、その他の条件を勘案して設定される。したがって、一義的には決められないが、例えば、金濃度が8g/Lのめっき液を液温55℃で使用する場合、電流密度は0.5〜1.0A/dmに設定することが好ましい。適切な電流密度に設定されない場合、めっき外観やめっき皮膜の特性に異常が生じるおそれがある。また、めっき浴が不安定になり、めっき液成分の分解が生じる場合がある。
電解金めっき後、半導体ウエハ1のレジスト膜8は、溶剤によって溶解除去される。レジスト膜8が除去されることにより、金バンプ7で被覆されていない領域のUBM層6が露出する。露出したUBM層6もエッチング等により除去される。これにより、金バンプ7で被覆されていない領域ではパッシベーション膜3が露出する。金バンプ7で被覆されているUBM層6はこの工程で除去されることなく、積層構造が維持される。
(3)熱処理工程
UBM層6とレジスト膜8とが除去された後、金バンプ7が形成された半導体ウエハ1は、200〜300℃で熱処理される。熱処理時間は5分間以上であり、30〜600分間であることが好ましい。熱処理には、ファインオーブン等が使用される。ファインオーブンは、熱処理に必要な時間、チャンバー内部を設定温度に一定時間保持できるため、該熱処理に適している。熱処理後、半導体ウエハ1は自然冷却される。温度低下の過程で、金が再結晶化することにより皮膜硬度が変化する。上記の形成方法により得られる金バンプの皮膜硬度は70〜120HVであり、従来の金バンプより高硬度である。
本発明のシアン系電解金めっき浴は、金源やめっき液を構成する成分を補充管理することにより、2ターン以上使用することができる。「1ターン」とは金めっき浴中の金がすべてめっきに消費された状態をいう。
以下、実施例によって本発明を具体的に説明する。本発明はこれらの実施例に限定されるものではない。
被めっき物として、素地断面組成がAu/TiW/SiOのシリコンウエハを用いた。シリコンウエハのレジスト膜には、ネガ型フォトレジスト(JSR社製品名:THB−121N)を使用した。レジスト膜には、配置ピッチ20μmでパターニングされた開口部を2つ設けた。一つの開口部の開口形状は、短辺が20μm、長辺が100μmの長方形である。もう一つの開口部の開口形状は、1辺が100μmの正方形である。
表1−2に記載する組成で、実施例1〜12、比較例1〜5のめっき液を調製した。調製されためっき液1L中に被めっき物を浸漬し、表1−2に記載する条件下で、金膜厚が15μmになるまで電解めっき操作を行い、その後熱処理を行った。得られた金バンプの物性を、以下に記載する方法で測定した。測定結果は表1−2に記載した。
〔皮膜硬度(ビッカース硬さ;HV)〕
被めっき物上に形成された2つの金バンプのうち、一辺が100μmの正方形金バンプを用いて、熱処理前及び250℃で30分間熱処理した後の金バンプの硬度を測定した。測定は、ミツトヨ社製微小硬さ試験機HM−221を用いて行った。測定条件は、測定圧子を25gf荷重で10秒保持した。
〔浴安定性〕
被めっき物に電解金めっきを施した後、金めっき浴の様子を目視で観察した。
〔めっき皮膜外観〕
被めっき物に形成された金バンプの表面外観を観察し、色調、ムラ、表面粗さを顕微鏡を用いて目視で評価した。
〔めっき潜り込み〕
被めっき物に形成された金バンプの表面外観を観察し、めっきの潜り込みを顕微鏡を用いて目視で評価した。
Figure 0006393526
Figure 0006393526
実施例1〜12で形成された金バンプは、熱処理後の皮膜硬度がいずれも70〜120HVの範囲内であり高硬度であった。いずれの金バンプも、色調はレモンイエローで、ムラがなく半光沢〜無光沢の良好な外観が得られた。浴安定性も良好であった。
比較例1で形成された金バンプは、熱処理後の皮膜硬度が70HV未満であり低硬度であった。色調はレモンイエローで、ムラがなく半光沢〜無光沢の良好な外観であった。浴安定性は良好であった。
比較例2、5で形成された金バンプは、熱処理後の皮膜硬度が70HV未満であり低硬度であった。また、フォトレジストとウエハとの間にめっきの潜り込みが見られた。得られたバンプの外観は、ムラがなく、半光沢〜無光沢の良好な外観であった。浴安定性は良好であった。
比較例3で形成された金バンプは、熱処理後の皮膜硬度が90HV未満であり高硬度であった。しかし、フォトレジストとウエハとの間にめっきの潜り込みが見られた。得られたバンプの外観は、ムラがなく、半光沢〜無光沢の良好な外観であった。浴安定性は良好であった。
比較例4で形成された金バンプは、熱処理後の皮膜硬度が70HV未満であり低硬度であった。また、フォトレジストとウエハとの間にめっきの潜り込みが見られた。得られたバンプの外観は、ムラがなく、半光沢〜無光沢の良好な外観であった。浴安定性は良好であった。
比較例5で形成された金バンプは、熱処理後の皮膜硬度が70〜120HVの範囲内であり高硬度であった。また、フォトレジストとウエハとの間にめっきの潜り込みが見られた。得られたバンプの外観は、ムラであった。浴安定性は良好であった。
1 半導体ウエハ
1’ 回路層
2 Al電極
3 パッシベーション膜
3a パッシベーション膜の開口部
4 TiWスパッタ膜
5 金スパッタ膜
6 UBM層
7 金バンプ
7a 金バンプの表面
8 レジスト膜
8a レジスト膜の開口部
10 プリント配線基板
11 硬質基板
12 基板配線パターン
14 基板電極
16 半導体チップ
18 封止材
20 異方性導電接着剤

Claims (4)

  1. 金源としてのシアン化金塩を金濃度で0.1〜15g/Lと、
    シュウ酸塩をシュウ酸として2.5〜50g/Lと、
    リン酸カリウムを5〜100g/Lと、
    水溶性多糖類を0.1〜50g/Lと、
    結晶調整剤を金属濃度で1〜100mg/Lと、
    を含有することを特徴とするシアン系電解金めっき浴。
  2. 前記水溶性多糖類が、デキストリン、α−シクロデキストリン、β−シクロデキストリン及びデキストランから選択される1種又は2種以上である請求項1に記載のシアン系電解金めっき浴。
  3. 前記結晶調整剤が、Tl化合物、Pb化合物及びAs化合物から選択される1種又は2種以上である請求項1に記載のシアン系電解金めっき浴。
  4. パターニングされた半導体ウエハ上に、請求項1乃至3のいずれか1項に記載のシアン系電解金めっき浴を用いて電解金めっきを行った後、200〜300℃で5〜600分間熱処理することにより、皮膜硬度が70〜120HVの金バンプを形成する、バンプ形成方法。

JP2014120323A 2014-06-11 2014-06-11 シアン系電解金めっき浴及びこれを用いるバンプ形成方法 Active JP6393526B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014120323A JP6393526B2 (ja) 2014-06-11 2014-06-11 シアン系電解金めっき浴及びこれを用いるバンプ形成方法
KR1020167031053A KR20170016823A (ko) 2014-06-11 2015-05-15 시안계 전해 금 도금욕 및 이것을 사용하는 범프 형성 방법
CN201580022227.9A CN106460213B (zh) 2014-06-11 2015-05-15 氰系电解镀金浴及使用其的凸点形成方法
KR1020197014454A KR20190057163A (ko) 2014-06-11 2015-05-15 시안계 전해 금 도금욕 및 이것을 사용하는 범프 형성 방법
PCT/JP2015/063991 WO2015190218A1 (ja) 2014-06-11 2015-05-15 シアン系電解金めっき浴及びこれを用いるバンプ形成方法
TW104118481A TWI617707B (zh) 2014-06-11 2015-06-08 氰系鍍金浴及使用其之凹凸形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014120323A JP6393526B2 (ja) 2014-06-11 2014-06-11 シアン系電解金めっき浴及びこれを用いるバンプ形成方法

Publications (2)

Publication Number Publication Date
JP2016000839A JP2016000839A (ja) 2016-01-07
JP6393526B2 true JP6393526B2 (ja) 2018-09-19

Family

ID=54833323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014120323A Active JP6393526B2 (ja) 2014-06-11 2014-06-11 シアン系電解金めっき浴及びこれを用いるバンプ形成方法

Country Status (5)

Country Link
JP (1) JP6393526B2 (ja)
KR (2) KR20170016823A (ja)
CN (1) CN106460213B (ja)
TW (1) TWI617707B (ja)
WO (1) WO2015190218A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105543910B (zh) * 2015-12-25 2018-01-30 西南石油大学 一种镍‑钨合金复合镀层及其制备方法
WO2022140770A1 (en) * 2020-12-21 2022-06-30 Northwestern University SUPRAMOLECULAR GOLD STRIPPING FROM ACTIVATED CARBON USING α-CYCLODEXTRIN
CN113913879B (zh) * 2021-09-30 2022-08-09 深圳市联合蓝海黄金材料科技股份有限公司 无氰电镀金镀液及其应用和电镀制金凸块的方法以及金凸块和电子部件
CN116240597B (zh) * 2022-12-29 2024-03-26 华为技术有限公司 电镀金镀液及其应用
CN115928161A (zh) * 2022-12-29 2023-04-07 华为技术有限公司 电镀金镀液及其应用、金凸块及其制备方法、电子部件和电子设备

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3562120A (en) * 1966-09-07 1971-02-09 Sel Rex Corp Plating of smooth,semibright gold deposits
JPS5684495A (en) * 1979-12-12 1981-07-09 Electroplating Eng Of Japan Co Pure gold plating liquid
JPH0959792A (ja) * 1995-08-22 1997-03-04 Shinko Electric Ind Co Ltd 亜硫酸金めっき液
JP4856802B2 (ja) * 1999-03-31 2012-01-18 日本表面化学株式会社 金属表面処理方法
CN1394987A (zh) * 2002-08-20 2003-02-05 中国科学院电子学研究所 不被镍置换的镀金溶液
JP4186716B2 (ja) * 2003-06-04 2008-11-26 三菱化学株式会社 金メッキ液および金メッキ方法
US20090038957A1 (en) * 2004-11-02 2009-02-12 Mitsubishi Chemical Corporation Gold plating liquid and gold plating method
JP4713290B2 (ja) * 2005-09-30 2011-06-29 エヌ・イーケムキャット株式会社 金バンプ又は金配線の形成方法
JP2007321213A (ja) * 2006-06-02 2007-12-13 Shinko Electric Ind Co Ltd 電解金めっき液及びその管理方法
JP4925792B2 (ja) * 2006-11-07 2012-05-09 メタローテクノロジーズジャパン株式会社 バンプ形成用非シアン系電解金めっき浴
JP5336785B2 (ja) * 2007-08-07 2013-11-06 メタローテクノロジーズジャパン株式会社 バンプ形成用非シアン系電解金めっき浴及びバンプ形成方法
WO2011118537A1 (ja) * 2010-03-26 2011-09-29 メタローテクノロジーズジャパン株式会社 シアン系電解金めっき浴及びそれを用いるめっき方法
CN103290440B (zh) * 2012-02-22 2016-12-14 美泰乐科技(日本)股份有限公司 金凸点形成用非氰系电解镀金浴及金凸点形成方法

Also Published As

Publication number Publication date
CN106460213A (zh) 2017-02-22
TWI617707B (zh) 2018-03-11
KR20170016823A (ko) 2017-02-14
TW201610240A (zh) 2016-03-16
WO2015190218A1 (ja) 2015-12-17
KR20190057163A (ko) 2019-05-27
CN106460213B (zh) 2019-01-29
JP2016000839A (ja) 2016-01-07

Similar Documents

Publication Publication Date Title
JP6393526B2 (ja) シアン系電解金めっき浴及びこれを用いるバンプ形成方法
JP5808402B2 (ja) はんだ合金堆積物を基板上に形成する方法
JP6133056B2 (ja) スズまたはスズ合金めっき液
JP5336785B2 (ja) バンプ形成用非シアン系電解金めっき浴及びバンプ形成方法
JP4713290B2 (ja) 金バンプ又は金配線の形成方法
TWI420609B (zh) The gold bump or gold wire is formed with a non-cyanide gold plating bath
JP5808403B2 (ja) はんだ堆積物を基板上に形成する方法
JP4713289B2 (ja) バンプ形成用非シアン系電解金めっき浴
JP6015239B2 (ja) 端子構造、並びにこれを備える半導体素子及びモジュール基板
JP2007070730A (ja) 金属デュプレックス及び方法
CN103290440B (zh) 金凸点形成用非氰系电解镀金浴及金凸点形成方法
JP2006131926A (ja) 微細孔に対するメッキ方法、及びこれを用いた金バンプ形成方法と半導体装置の製造方法、並びに半導体装置
JP2007254776A (ja) 非シアン無電解金めっき液及び無電解金めっき方法
JP2009071093A (ja) バンプ及びバンプ形成方法
JP5620798B2 (ja) 金バンプ形成用非シアン系電解金めっき浴、及び金バンプ形成方法
US10914018B2 (en) Porous Cu on Cu surface for semiconductor packages
JP2008115450A (ja) バンプ形成用非シアン系電解金めっき浴
TWI683604B (zh) 於接觸墊上形成可焊接焊料沉積物的方法及在活化接觸墊上暴露可焊接焊料沉積物之印刷電路板
JP2008280595A (ja) スズ系めっき被膜及びその製造方法
TWI513864B (zh) Preparation method of non - cyanide electrolytic gold plating bath and gold bump for forming gold bump
JP2003347716A (ja) 配線基板
JP2013008829A (ja) Sn−Ag系合金はんだバンプの形成方法
JP2010003914A (ja) 半田バンプの製造方法
KR20130095481A (ko) 금 범프 형성용 비시안계 전해 금 도금욕, 및 금 범프 형성 방법
JP2012038752A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180827

R150 Certificate of patent or registration of utility model

Ref document number: 6393526

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350