KR20130095481A - 금 범프 형성용 비시안계 전해 금 도금욕, 및 금 범프 형성 방법 - Google Patents

금 범프 형성용 비시안계 전해 금 도금욕, 및 금 범프 형성 방법 Download PDF

Info

Publication number
KR20130095481A
KR20130095481A KR1020120016949A KR20120016949A KR20130095481A KR 20130095481 A KR20130095481 A KR 20130095481A KR 1020120016949 A KR1020120016949 A KR 1020120016949A KR 20120016949 A KR20120016949 A KR 20120016949A KR 20130095481 A KR20130095481 A KR 20130095481A
Authority
KR
South Korea
Prior art keywords
gold
plating bath
gold plating
content
bump
Prior art date
Application number
KR1020120016949A
Other languages
English (en)
Inventor
쇼지 이시자키
유우키 나카무라
다카시 야마다
Original Assignee
메타로 테쿠노로지 쟈판 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메타로 테쿠노로지 쟈판 가부시키가이샤 filed Critical 메타로 테쿠노로지 쟈판 가부시키가이샤
Priority to KR1020120016949A priority Critical patent/KR20130095481A/ko
Publication of KR20130095481A publication Critical patent/KR20130095481A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/48—Electroplating: Baths therefor from solutions of gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Abstract

(과제) 기판 전극과의 전극 접합에 적합한 범프 경도와 범프 형상을 구비한 금 범프 형성용의 비시안계 전해 금 도금욕, 및 그 금 도금욕을 사용한 금 범프 형성 방법을 제공한다.
(해결 수단) 아황산금알칼리염 또는 아황산금암모늄과, 전도염과, 결정 안정화제와, 결정 조정제와, 완충제와, 광택화제를 함유하고, 아황산금알칼리염 또는 아황산금암모늄의 함유량은 금 농도로서 1 ∼ 20 g/ℓ 이고, 전도염은 아황산나트륨으로서, 그 함유량이 5 ∼ 150 g/ℓ 이고, 광택화제의 함유량은 0.5 ∼ 100 m㏖/ℓ 인 것을 특징으로 하는 금 범프 형성용 비시안계 전해 금 도금욕. 상기 광택화제는, 술폭사이드 및/또는 술폰에서 선택되는 1 종 또는 2 종 이상의 화합물이 바람직하다.

Description

금 범프 형성용 비시안계 전해 금 도금욕, 및 금 범프 형성 방법{NON CYANIDE GOLD PLATING BATH FOR BUMP AND FORMING METHOD OF GOLD BUMP}
본 발명은, 반도체 웨이퍼를 형성할 때에 사용하는 금 범프 형성용 비시안계 전해 금 도금욕, 및 그 금 범프 형성용 비시안계 전해 금 도금욕을 사용하는 금 범프 형성 방법에 관한 것이다.
프린트 배선 기판이나 유리 기판 등에 대한 반도체 웨이퍼의 장착은, 반도체 웨이퍼 상의 집적 회로에 형성되는 금 범프와, 기판 상에 형성되는 기판 전극을 접속하는 전극 접합 방법에 의해 실시되고 있다 (특허문헌 1, 2 참조).
구체적인 전극 접합 방법으로는, 와이어 본딩법이나 플립칩법이 알려져 있다. 와이어 본딩법이란, 와이어를 사용하여 금 범프와 기판 전극을 접합하는 접합 방법을 말한다. 플립칩법이란, 기판 상에 반도체 웨이퍼를 싣고, 금 범프와 기판 전극을 이방성 도전 접착제로 접합하는 접합 방법을 말한다.
기판이 TCP (Tape carrier package) 나 COF (Chip on fi1m) 등의 패키지 방식에 사용되는 필름상 플렉시블 기판인 경우, 금 범프와 기판 전극의 접합은 주로 플립칩법으로 실시된다.
플립칩법에서는, 기판 전극에 형성된 주석 도금층 또는 금 도금층과, 반도체 웨이퍼 상에 형성된 금 범프를, 이방성 도전 접착제를 사용하여 열 압착하거나, 공정 (共晶) 접합하기도 한다. 이방성 도전 접착제란, 수지 입자에 Ni/Au 도금층을 피복시킨 도전 입자가 에폭시 수지 등의 열경화성 수지에 균일하게 분산된 접착제를 말한다. 공정 접합이란, 열 압착이나 초음파에 의해 공정을 형성시켜 기판 전극과 금 범프를 접합시키는 전극 접합을 말한다.
최근에는, 반도체 패키지의 제조 공정을 간략하게 하기 위해서, 또한 전극 접합을 확실히 실시하기 위해서, 필름상의 이방성 도전 접착제를 사용하는 전극 접합 방법이 다용되고 있다.
도 1 은, 프린트 배선 기판에 반도체 칩을 장착한 상태의 일례를 나타내는 단면도이다.
도 1 에 의하면, 프린트 배선 기판 (10) 에 있어서, 기판 전극 (13) 은, 경질 기판 (11) 의 기판 배선 패턴 (12) 이 형성된 면에 형성된다.
반도체 칩 (9) 은, 반도체 웨이퍼 (1) 의 일면에 회로층 (1') 이 형성되어 있다. 회로층 (1') 이 형성되어 있는 면에는, Al 전극 (2), 패시베이션막 (3), TiW 스퍼터막 (4), Au 스퍼터막 (5), 금 범프 (7') 가 순차 적층되어 있다. 금 범프 (7') 는, 그 적층 구조에 있어서 Al 전극 (2) 이 배치되는 영역에 형성되고, 금 범프 (7') 와 Au 스퍼터막 (5) 의 접합면과 반대측의 면이 프린트 배선 기판 (10) 의 기판 전극 (13) 의 접합면 (7'a) 이 된다.
도 1 에 있어서, 반도체 칩 (9) 은, 금 범프 (7') 의 접합면 (7'a) 을 프린트 배선 기판 (10) 을 향하게 하여, 프린트 배선 기판 (10) 에 포개진다. 그 후, 금 범프 (7') 와 기판 전극 (13) 을 이방성 도전 접착제 (20) 를 사용하여 전극 접합함으로써 프린트 배선 기판 (10) 에 장착된다. 반도체 칩 (9) 과 프린트 배선 기판 (10) 의 사이는, 봉지재 (14) 로 봉지 (封止) 된다.
상기한 반도체 칩 (9) 의 프린트 배선 기판 (10) 에 대한 장착에서는, 금 범프 (7') 와 기판 전극 (13) 의 접합면 (7'a) 의 평탄성 확보 및 금 범프 (7') 의 경도 조정이란 과제가 있다.
<접합면의 평탄성 확보>
도전성 접착제 (20) 를 사용하여 전극 접합을 실시하는 경우, 금 범프 (7') 와 기판 전극 (13) 의 접합력은, 금 범프 (7') 의 접합면 (7'a) 과 기판 전극 (13) 과의 전극 접합시의 접합 면적 (도전 입자가 존재하는 영역) 이 클수록 강해진다. 그러나, 종래의 금 범프 (7') 의 접합면 (7'a) 은 평탄성이 나빠, 충분한 접합 면적을 확보할 수 있는 형상으로 형성되어 있지 않았다.
도 2 는, 반도체 칩 (9) 의 종래의 금 범프 (7') 가 형성되어 있는 부분의 부분 확대 단면도이다. 도 2 에는 반도체 칩이 도 1 에 나타내는 상태와는 상하를 반대로, 즉 반도체 웨이퍼 (1) 를 밑으로 금 범프 (7') 의 접합면 (7'a) 을 위로 하여, 금 범프가 형성되어 있는 부분을 확대해서 나타내고 있다. 도 2 에서 사용되는 부호는 도 1 의 부호와 공통된다.
도 2 에서는, 접합면 (7'a) 의 중앙부가, 주연부 (周緣部) 보다 Au 스퍼터막 (5) 측에서부터 돌출된 형상으로 되어 있다. 도 2 에 나타내는 돌출 형상에서는, 금 범프 (7') 는 돌출 형상의 최선단부에서밖에 기판 전극 (13) 과 접촉하지 않는다.
또한, 도시하지 않지만, 접합면 (7'a) 이 Au 스퍼터막 (5) 측으로 오목하게 패인 형상이 되는 경우나, 금 범프 (7') 의 주연부가 노치 형상이 되는 경우도 있다. 이러한 경우에는, 이방성 도전 접착제 (20) 중의 도전 입자가 접합면 (7'a) 의 패인 부분이나 노치부로 낙하되기 쉬워, 도전 입자가 접합면 (7'a) 의 일부에 편재하게 된다.
상기한 바와 같이, 금 범프 (7') 의 접합면 (7'a) 이 평탄하지 않은 경우, 접합면 (7'a) 전체면을 전극 접합에 이용할 수가 없다. 즉, 종래에는, 금 범프 (7') 의 접합면 (7'a) 과 기판 전극 (13) 의 전극 접합시의 접합 면적이 작은 경우가 많았다. 그 때문에, 금 범프 (7') 와 기판 전극 (13) 의 접합력이 약해져, 그 후의 조립 공정에 있어서 단선이나 접합 불량에 의한 전기적 결함을 불러오는 문제가 있다.
이 문제를 해결하기 위해서, 금 범프 (7') 의 접합면 (7'a) 을 평탄한 형상으로 해서 도전 입자를 접합면 (7'a) 의 전체면에 균일하게 분포시키고, 기판 전극과의 접합 면적을 가능한 한 넓게 확보하는 것이 요망되고 있다.
최근에는, 액정의 고기능화에 수반하여 전극수가 증가하는 한편에선, 패키지 비용 삭감으로부터 IC 칩의 소형화가 진행되고 있다. 그 때문에, 금 범프의 형성에 있어서도, 배치 피치를 좁게 하여 IC 칩의 사이즈를 축소시키는 것이 요구되고 있다. 이러한 협 (狹) 피치 대응의 금 범프를 사용하여 전극 접합을 실시하는 경우에는, 금 범프의 접합면을 전극 접합에 최대한 이용하기 위해서, 접합면을 평탄한 형상으로 하여 충분한 접합 면적을 확보하는 것이 요구된다.
<금 범프의 경도 조정>
이방성 도전 접착제 (20) 를 사용하여 전극 접합을 실시하는 경우, 금 범프 (7') 의 경도가 이방성 도전 접착제 (20) 중의 도전 입자의 경도에 대하여 지나치게 낮으면, 열 압착시에 도전 입자가 금 범프 (7') 중에 파묻힌다. 그 경우, 전극 접합시에 금 범프 (7') 와 기판 전극 (13) 사이에서 도전 입자가 열 압착되지 않아, 금 범프 (7') 와 기판 전극 (13) 의 전극 접합이 불충분하게 된다. 금 범프 (7') 의 경도가 이방성 도전 접착제 (20) 중의 도전 입자의 경도에 대하여 지나치게 높으면, 열 압착시에 도전 입자가 금 범프 (7') 에 눌려 찌그러진다. 그 경우, 금 범프 (7') 와 기판 전극 (13) 은 전극 접합되지 않는다.
공정 접합을 실시하는 경우, 금 범프 (7') 의 경도가 공정을 형성하는 상대 금속의 경도에 대하여 지나치게 높으면, 금 범프 (7') 가 상대 금속에 박힐 수 없어 충분한 공정이 형성되지 않는다. 그 경우, 단선이나 접합 불량에 의한 전기적 결함이 생긴다.
따라서, 금 범프 (7') 의 경도는, 전극 접합에 사용되는 이방성 도전 접착제 중의 도전 입자나, 금 범프와 공정을 형성하는 상대 금속의 경도에 따라서 적절한 경도로 형성되지 않으면 안된다.
공정 접합과, 이방성 도전 접착제를 사용하는 전극 접합과는, 금 범프에 요구되는 경도가 서로 다르다. 금 범프의 적절한 경도는, 이방성 도전 접착제를 사용하여 전극 접합을 실시하는 경우, 열처리 후의 경도로 50 ∼ 120 HV, 공정 접합을 실시하는 경우, 열처리 후의 경도로 35 ∼ 60 HV 이다. 적절한 경도에 폭이 있는 것은, 도전 입자의 종류나, 상대 금속의 경도에 따라서 적절한 경도가 상이한 점, 또한, 도전 입자나 상대 금속을 일의적으로 정하지 않기로 한 점에 의한 것이다.
따라서, 금 범프의 경도를 적절히 선택되는 도전 입자나 상대 금속의 경도에 대응시켜 간편하게 형성하는 방법이 요망되고 있다.
일본 공개특허공보 2009-62584호 일본 공개특허공보 2009-57631호
본 발명의 과제는, 공정 접합이나, 이방성 도전 접착제를 사용하는 전극 접합에 있어서, 기판 전극과의 사이에 충분한 접합력을 발생하는 금 범프의 형성에 적합한 금 범프 형성용 비시안계 전해 도금욕, 그 금 범프 형성용 비시안계 전해 도금욕을 사용한 금 범프 형성 방법을 제공하는 것에 있다.
본 발명의 제 1 양태는, 아황산금알칼리염 또는 아황산금암모늄과, 전도염 (傳導鹽) 과, 결정 안정화제와, 결정 조정제와, 완충제와, 광택화제를 함유하고, 상기 아황산금알칼리염 또는 아황산금암모늄의 함유량은 금 농도로서 1 ∼ 20 g/ℓ 이고, 상기 전도염은 아황산나트륨으로서, 그 함유량이 5 ∼ 150 g/ℓ 이고, 상기 광택화제의 함유량은 0.5 ∼ 100 m㏖/ℓ 인 것을 특징으로 하는 금 범프 형성용 비시안계 전해 금 도금욕이다.
본 발명의 제 2 양태는, 광택화제는, 술폭사이드 및/또는 술폰에서 선택되는 1 종 또는 2 종 이상의 화합물인, 본 발명 제 1 양태의 금 범프 형성용 비시안계 전해 금 도금욕이다.
본 발명의 제 3 양태는, 광택화제는, 테트라메틸렌술폭사이드, 프로판술톤, 1,4-부탄술톤, 술포란, 3-하이드록시술포란, 4,4-디옥소-1,4-옥사티안, 3-술포렌, 3-술포렌-3-카르복실산메틸, 아세술팜 K 에서 선택되는 1 종 또는 2 종 이상의 화합물인, 본 발명 제 1 양태 또는 제 2 양태의 금 범프 형성용 비시안계 전해 금 도금욕이다.
본 발명의 제 4 양태는, 결정 조정제는, Tl 화합물, Pb 화합물, 또는 As 화합물에서 선택되는 1 종 또는 2 종 이상의 화합물로서, 그 결정 조정제의 함유량은 금속 농도로서 0.1 ∼ 100 ㎎/ℓ 인, 본 발명 제 1 양태 내지 제 3 중 어느 한 양태의 금 범프 형성용 비시안계 전해 금 도금욕이다.
본 발명의 제 5 양태는, 결정 안정화제는 수용성 아민으로서, 그 수용성 아민의 함유량은 1 ∼ 12 g/ℓ 인, 본 발명 제 1 양태 내지 제 4 중 어느 한 양태의 금 범프 형성용 비시안계 전해 금 도금욕이다.
본 발명의 제 6 양태는, 결정 안정화제는, 1,2-디아미노에탄, 1,2-디아미노프로판, 또는 1,6-디아미노헥산에서 선택되는 1 종 또는 2 종 이상의 조합인, 본 발명 제 1 양태 내지 제 5 중 어느 한 양태의 금 범프 형성용 비시안계 전해 금 도금욕이다.
본 발명의 제 7 양태는, 패터닝된 반도체 웨이퍼에, 본 발명 제 1 양태 내지 제 6 중 어느 한 양태의 금 범프 형성용 비시안계 전해 금 도금욕을 사용하여 전해 금 도금을 실시하는 전해 금 도금 공정과, 전해 금 도금을 실시한 상기 반도체 웨이퍼를, 150 ∼ 400 ℃ 에서 5 분 이상 열처리하는 열처리 공정을 갖고, 전해 금 도금 공정 후의 표면 고저차가 2 ㎛ 이하로서, 상기 열처리 공정 후의 경도가 35 ∼ 120 HV 인 금 범프를 형성하는 것을 특징으로 하는 금 범프 형성 방법이다.
본 발명의 금 범프 형성용 비시안계 전해 금 도금욕을 사용하여 형성되는 금 범프는, 도금 피막에 불균일함, 버닝 등이 확인되지 않은 균일한 외관으로, 기판 전극과의 접합면은 평탄하다. 접합면이 평탄하기 때문에, 이방성 도전 접착제를 사용하는 전극 접합에서는, 접합면의 전체면에 도전 입자가 균일하게 분포한다. 이로써, 접합면의 전체면에서 기판 전극과의 접합 면적을 확보하기 쉬워진다. 특히 협피치 대응의 금 범프를 형성하는 경우, 본 발명은 효율적으로 접합 면적을 확보할 수 있기 때문에, 충분한 접합력을 발생시킨다.
본 발명은, 금 도금욕 중의 광택화제의 함유량을 조정함으로써, 이방성 도전 접착제를 사용하는 전극 접합에 적합한 경도의 금 범프와, 공정 접합에 적합한 경도의 금 범프를 형성할 수 있다.
즉, 본 발명의 금 범프 형성용 비시안계 전해 도금욕에 의해 형성되는 금 범프는, 접합면의 평탄화와 임의의 경도 조정에 의해, 이방성 도전 접착제를 사용하는 전극 접합에서는 접합면의 전체면에 도전 입자가 균일하게 배치된 상태로 열 압착을 실시할 수 있다. 또한, 공정 접합에서는 공정이 충분히 형성된다. 따라서 본 발명에 의해 형성되는 금 범프는, 어떠한 접합 방법에 있어서도 기판 전극과의 사이에 충분한 접합력을 발휘하여, 단선이나 접합 불량을 일으키는 비율이 매우 낮다.
도 1 은 종래의 프린트 배선 기판에 반도체 칩을 장착한 상태의 일례를 나타내는 단면도이다.
도 2 는 반도체 칩에 형성된 종래의 금 범프 부분의 부분 확대 단면도이다.
도 3 은 반도체 칩에 형성된 본 발명의 금 범프 부분의 부분 확대 단면도이다.
<비시안계 전해 금 도금욕의 성분>
본 발명의 전해 금 도금욕의 성분을 하기 (1) ∼ (7) 에 있어서 설명한다. (1) ∼ (6) 는 필수 성분이다.
(1) 아황산금알칼리염, 아황산금암모늄 (금원(源))
본 발명은, 금원으로서 공지된 아황산금알칼리염을 제한없이 사용할 수 있다. 공지된 아황산금알칼리염으로는, 아황산금 (Ⅰ) 나트륨, 아황산금 (Ⅰ) 칼륨 등을 들 수 있다. 이들은, 1 종을 단독으로 사용할 수 있고, 2 종 이상을 병용해도 된다.
본 발명의 비시안계 전해 금 도금욕에 있어서의 아황산금알칼리염 또는 아황산금암모늄의 함유량은, 금 농도로서 1 ∼ 20 g/ℓ, 바람직하게는 8 ∼ 15 g/ℓ 이다. 아황산금알칼리염 또는 아황산금암모늄의 함유량이 1 g/ℓ 미만인 경우, 도금 피막의 두께가 불균일해지는 경우가 있다. 아황산금알칼리염 또는 아황산금암모늄의 함유량이 20 g/ℓ 를 초과하는 경우, 도금 피막의 물성 등에 문제는 생기지 않지만, 제조 비용이 높아진다.
(2) 수용성 아민 (결정 안정화제)
본 발명은, 결정 안정화제로서 수용성 아민을 사용한다. 본 발명에 사용되는 수용성 아민으로는, 탄소수 2 이상, 바람직하게는 탄소수 2 ∼ 6 의 디아민이 바람직하다. 탄소수 2 ∼ 6 의 디아민으로는, 1,2-디아미노에탄, 1,2-디아미노프로판, 1,6-디아미노헥산 등이 바람직하다. 이들은, 1 종을 단독으로 사용할 수 있고, 2 종 이상을 병용해도 된다.
본 발명의 비시안계 전해 금 도금욕에 있어서의 수용성 아민의 함유량은 0.1 ∼ 30 g/ℓ 이고, 바람직하게는 1 ∼ 12 g/ℓ 이다. 수용성 아민의 함유량이 0.1 g/ℓ 미만인 경우, 한계 전류 밀도가 저하되어, 번드 (burned) 도금의 원인이 되는 경우가 있다. 수용성 아민의 함유량이 30 g/ℓ 를 초과하는 경우, 금 착염의 안정성은 증대된다. 그러나, 도금 피막이 지나치게 치밀화되어, 기판 전극과의 밀착성에 문제가 생긴다.
(3) Tl 화합물, Pb 화합물, As 화합물 (결정 조정제)
본 발명은, 결정 조정제로서 Tl 화합물, Pb 화합물, As 화합물을 사용한다. 본 발명에 사용되는 Tl 화합물로는, 포름산탈륨, 말론산탈륨, 황산탈륨, 질산탈륨 등을 들 수 있다. Pb 화합물로는, 시트르산납, 질산납, 알칸술폰산납 등을 들 수 있다. As 화합물로는, 삼산화이비소 등을 들 수 있다. 이들 Tl 화합물, Pb 화합물, As 화합물은 1 종을 단독으로 사용할 수 있고, 2 종 이상을 병용해도 된다.
본 발명의 비시안계 전해 금 도금욕에 있어서의 결정 조정제의 함유량은, 금속 농도로서 0.1 ∼ 100 ㎎/ℓ, 바람직하게는 0.5 ∼ 50 ㎎/ℓ, 특히 바람직하게는 3 ∼ 25 ㎎/ℓ 이다. 이 함유량은, 본 발명의 목적을 손상시키지 않는 범위에서 적절히 설정할 수 있다. 결정 조정제의 배합량이 0.1 ㎎/ℓ 미만인 경우, 도금의 균일 전착성 (throwing power), 도금욕 안정성 및 내구성이 악화되어, 도금욕의 성분이 분해되는 경우가 있다. 결정 조정제의 배합량이 100 ㎎/ℓ 를 초과하는 경우, 도금의 균일 전착성의 악화, 및 도금 피막의 외관 불균일이 생기는 경우가 있다.
(4) 아황산나트륨 (전도염)
본 발명은, 전도염 (傳導鹽) 으로서 아황산나트륨을 사용한다. 본 발명의 비시안계 전해 금 도금욕에 있어서의 아황산나트륨의 함유량은, 5 ∼ 150 g/ℓ, 바람직하게는 10 ∼ 80 g/ℓ 이다. 아황산나트륨의 함유량이 5 g/ℓ 미만인 경우, 금 범프 형상의 부풀어 오름을 충분히 억제할 수 없기 때문에, 금 범프 표면의 평탄화를 방해한다. 도금의 균일 전착성의 악화나, 도금욕 안정성의 악화에 의해, 도금욕 구성 성분의 분해가 일어난다고 하는 문제도 있다. 아황산나트륨의 함유량이 150 g/ℓ 를 초과하는 경우, 한계 전류 밀도가 저하되어 번드 도금이 되는 경우가 있다.
(5) 무기염, 카르복실산, 하이드록시카르복실산 (완충제)
본 발명은, 전해 금 도금욕에 사용되는 공지된 완충제를 특별히 한정하지 않고 사용할 수 있다. 공지된 완충제로는, 인산염이나 붕산염 등의 무기산염, 시트르산염, 프탈산염, 에틸렌디아민4아세트산염 등의 유기산 (카르복실산, 하이드록시카르복실산) 염 등을 들 수 있다.
본 발명의 비시안계 전해 금 도금욕에 있어서의 완충제의 함유량은, 1 ∼ 30 g/ℓ, 바람직하게는 2 ∼ 15 g/ℓ 이고, 보다 바람직하게는 2 ∼ 10 g/ℓ 이다. 완충제의 함유량이 19/ℓ 미만인 경우, pH 가 저하되기 때문에, 도금욕의 안정성이 악화되어 도금욕 구성 성분의 분해가 일어나는 경우가 있다. 완충제의 함유량이 30 g/ℓ 를 초과하는 경우, 한계 전류 밀도가 저하되어 번드 도금이 되는 경우가 있다.
(6) 광택화제
본 발명은 광택화제를 사용한다. 본 발명에 사용되는 광택화제는, 술폭사이드 및/또는 술폰이다. 그 술폭사이드 및/또는 술폰은, 물에 용해되는 화합물이 선택된다. 그와 같은 화합물로서, 테트라메틸렌술폭사이드 등의 술폭사이드 및 그 염, 프로판술톤, 1,4-부탄술톤, 술포란, 3-하이드록시술포란, 4,4-디옥소-1,4-옥사티안, 3-술포렌, 3-술포렌-3-카르복실산메틸, 아세술팜 K 등의 술폰 및 그 염을 들 수 있다. 이들은, 1 종을 단독으로 사용할 수 있고, 2 종 이상을 병용해도 된다.
본 발명의 비시안계 전해 금 도금욕에 있어서의 광택화제의 함유량은, 0.5 ∼ 150 m㏖/ℓ, 바람직하게는 1 ∼ 100 m㏖/ℓ 이다.
광택화제는, 도금 피막을 치밀화하여, 금 범프 표면의 평탄화에 기여한다. 그러나 광택화제의 함유량이 0.5 m㏖/ℓ 미만인 경우, 금 범프의 표면을 평탄하게 할 수 없다. 광택화제의 함유량이 200 m㏖/ℓ 를 초과하는 경우, 광택화제가 도금욕에 용해되지 않고, 한계 전류 밀도가 저하되어 번드 도금이 되거나, 또는, 도금 피막을 지나치게 치밀화함으로써 기판 전극과의 밀착성에 문제가 생기는 등의 문제를 일으키는 경우가 있다.
광택화제는, 금 범프의 열처리 후의 경도 조정에도 기여한다. 형성되는 금 범프의 열처리 후 경도는, 비시안계 전해 금 도금욕에 있어서의 광택화제의 함유량에 대응한다. 광택화제의 함유량이 많은 경우에는 딱딱한 금 범프가 형성되고, 적은 경우에는 부드러운 금 범프가 형성된다.
금 도금욕 중의 금량을 모두 도금에 소비한 상태를 「1 턴」이라고 한다. 본 발명의 금 도금욕은, 금원, 및 금 도금욕을 구성하는 그 밖의 성분을 보충 관리함으로써, 2 턴 이상 사용할 수 있다. 따라서, 본 발명의 금 도금욕은, 광택화제의 보충에 있어서, 광택화제의 배합량을 상기 범위 내에서 조정함으로써, 열처리 후의 금 범프의 경도가 35 ∼ 120 HV 가 되도록 형성할 수 있다.
(7) 다른 성분
(1) ∼ (6) 에 기재한 필수 성분 외에 적절히 사용되는 성분으로서, pH 조정제 등이 있다. pH 조정제로는, 예를 들어, 산으로는 황산, 아황산수, 인산 등, 알칼리로는 수산화나트륨, 암모니아수 등을 들 수 있다. pH 조정제 등은, 본 발명의 목적을 손상시키지 않는 범위에서 사용할 수 있다.
<금 범프 형성 방법>
본 발명은, 상법의 도금 조작을 실시함으로써, 반도체 웨이퍼 상에 금 범프를 형성할 수 있다. 도금 조작의 일례를, 도 3 에 기초하여 설명한다.
도 3 은, 반도체 칩에 있어서 본 발명의 비시안계 전해 금 도금욕을 사용하여 형성된 금 범프 부분을 나타내는 부분 확대 단면도이다. 이하의 기재에 있어서, 「비시안계 전해 금 도금욕」를 간단히 「금 도금욕」이라고 하는 경우가 있다.
(1) 적층 공정
반도체 웨이퍼 (1) 의 회로층 (1') 이 형성된 면에 Al 전극 (2) 을 형성한다.
회로층 (1') 의 표면에, 회로층 (1') 및 Al 전극 (2) 을 피복하는 패시베이션막 (3) 을 성막한다. 패시베이션막 (3) 에는 Al 전극 (2) 의 일부를 노출시키는 위치에 개구부 (3a) 가 형성된다.
패시베이션막 (3) 의 표면에 TiW 스퍼터막 (4) 을 성막한다. TiW 스퍼터막 (4) 은, 패시베이션막 (3) 및 패시베이션막 (3) 의 개구부 (3a) 로부터 노출되는 Al 전극 (2) 을 피복한다.
TiW 스퍼터막 (4) 의 표면에 Au 스퍼터막 (5) 을 성막한다. TiW 스퍼터막 (4) 및 Au 스퍼터막 (5) 은 UBM (Under Bump Metal) 층 (6) 을 구성한다.
UBM 층 (6) 의 표면에 레지스트막 (8) 을 성막하여, 마스킹을 실시한다. 레지스트막 (8) 에는 Au 스퍼터막 (5) 의 일부를 노출시키는 개구부 (8a) 가 형성된다. 레지스트막 (8) 의 개구부 (8a) 는, 레지스트막 (8) 의 하층에 있어서 Al 전극 (2) 이 위치하는 영역에 형성된다. 레지스트막 (8) 의 재료로는, 노볼락계 포지티브형 포토레지스트 등을 사용할 수 있다.
(2) 전해 금 도금 공정
적층 구조가 형성된 반도체 웨이퍼 (1) 를 피도금물로 하여, 본 발명의 비시안계 전해 금 도금욕을 사용해서 전해 금 도금을 실시한다. 본 발명의 금 도금욕은, 소지 (素地) 가 메탈라이즈되어, 도전성이 높은 것이면, 피도금물을 가리지 않는다. 특히, 노볼락계 포지티브형 포토레지스트를 레지스트막 (8) 에 사용하여 패터닝한 실리콘 웨이퍼의 회로 상이나, GaAs 웨이퍼 등 화합물 웨이퍼의 회로 상에 있어서의 금 범프 형성에 바람직하다.
본 발명의 금 도금욕은 광택화제를 함유하기 때문에, 도금 피막을 치밀화하여, 금 범프 (7) 의 기판 전극과의 접합면 (7a) 이 평탄해진다.
도금 온도는 40 ∼ 70 ℃, 바람직하게는 50 ∼ 65 ℃ 이다. 도금 온도가 40 ∼ 70 ℃ 의 범위 밖인 경우, 도금 피막이 석출되기 어려워진다. 혹은, 금 도금욕이 불안정해져, 금 도금욕의 구성 성분의 분해가 일어나는 경우가 있다.
도금할 때의 설정 전류 밀도는, 금 도금욕의 조성, 온도 등에 따라서 다르지만, 금 농도가 8 ∼ 15 g/ℓ, 60 ℃ 의 도금 온도 조건하에서, 2.0 A/dm2 이하, 바람직하게는 0.2 ∼ 1.2 A/dm2 이다. 설정 전류 밀도가 이 범위를 벗어나면, 작업성이 나빠지거나, 도금 피막 외관이나 도금 피막 특성에 이상이 생기기도 한다. 현저하게 금 도금욕이 불안정해져, 금 도금욕 구성 성분의 분해가 일어나는 경우도 있다.
금 도금욕의 pH 는, 7.0 이상, 바람직하게는 7.2 ∼ 10.0 이다. 금 도금욕의 pH 가 7.0 미만인 경우, 현저하게 금 도금욕이 불안정해져, 금 도금욕 구성 성분의 분해가 일어나는 경우가 있다. 금 도금욕의 pH 가 10.0 이상인 경우, 레지스트막 (8) 이 용해되어, 원하는 금 범프를 형성할 수 없는 경우가 있다.
전해 금 도금 후, 반도체 웨이퍼 (1) 의 레지스트막 (8) 은 용제에 의해서 용해 제거된다. 레지스트막 (8) 이 제거됨으로써, 금 범프 (7) 로 피복되어 있지 않은 영역의 UBM 층 (6) 이 노출된다. 노출된 UBM 층 (6) 도 에칭 등에 의해 제거된다. 이로써, 금 범프 (7) 로 피복되어 있지 않은 영역에서는 패시베이션막 (3) 이 노출된다. 금 범프 (7) 로 피복되어 있는 UBM 층 (6) 은 이 공정에서 제거되지 않고, 적층 구조를 유지한다.
(3) 열처리 공정
UBM 층 (6) 과 레지스트막 (8) 을 제거한 후, 금 범프 (7) 는, 150 ∼ 400 ℃ 에서, 바람직하게는 200 ∼ 300 ℃ 에서 열처리된다. 열처리 시간은 5 분 이상, 바람직하게는 30 ∼ 60 분이다. 열처리에는, 화인 오븐 등이 사용된다. 화인 오븐은, 열처리에 필요한 시간, 챔버 내부를 설정 온도로 일정 시간 유지할 수 있기 때문에, 그 열처리에 적합하다. 이 열처리에 의해, 원하는 경도로, 또한 표면이 평탄한 금 범프 (7) 를 얻을 수 있다.
실시예
이하 실시예에 의해, 본 발명을 더욱 구체적으로 설명한다. 단, 본 발명은, 여기서 기재되는 실시예에 의해 한정되는 것은 아니다.
Na3Au(SO3)2, Na2SO3, 인산1나트륨, 1,2-디아미노에탄, Tl, 광택화제를 함유하는 금 도금욕을 조정하여, 전해 금 도금 공정, 열처리 공정을 거쳐 금 범프를 형성하였다 (실시예 1-46). 실시예 1-46 에 관해서, 형성된 금 범프의 형상, 욕 안정성, 도금 피막 외관, 피막 경도, Au 스퍼터막의 박리에 따른 금 범프의 균일 에칭성을 이하의 평가 방법에 의해 평가하였다.
〔금 범프 형상 : 평탄도 (㎛) 〕
금 범프 표면의 평탄도는, 도 2 에 나타내는 바와 같이, 금 범프 표면의 최고점 A 와 최저점 B 의 고저차 C 를 지표로 하여 평가하였다. 고저차의 값이 작을수록 평탄한 표면인 것을 나타낸다.
「최고점」이란, 금 범프 표면 (기판 전극과의 접합면 (7a)) 에서 가장 돌출된 부분을 말하고, 「최저점」이란, 가장 돌출이 적은 부분 또는 가장 오목하게 패인 부분을 말한다. 평탄도의 계측에는, 레이저 현미경 VK-9710 (키엔스사 제조) 을 사용하였다.
〔욕 안정성〕
피도금물에 전해 금 도금을 실시한 후, 금 도금욕의 상태를 관찰하여, 하기 기준으로 평가하였다. 표 1-7 에 나타내는 부호는, 각각 하기의 관찰 결과를 의미한다.
○ : 금 도금욕 중에 금의 침전은 관찰되지 않았다.
× : 금 도금욕 중에 금의 침전이 육안으로 알 수 있는 레벨로 관찰되었다.
〔도금 피막 외관〕
피도금물에 형성된 금 범프의 표면 외관을 관찰하여, 하기 기준으로 평가하였다. 표 1-7 에 나타내는 부호는 각각 하기의 관찰 결과를 의미한다.
○ : 균일 외관이다.
× : 색조가 빨갛고, 덴드라이트상 (狀) 석출이 보이고, 불균일함이 확인되거나, 또는 버닝이 발생하였다.
〔피막 경도 (비커스 경도 ; HV)〕
피도금물 상에 형성된 2 개의 금 범프 중, 한변이 100 ㎛ 인 정사각형금 범프를 사용하여, 미(未)열처리시, 200 ℃ 에서 30 분간 열처리 후, 300 ℃ 에서 30 분간 열처리 후에 금 범프의 경도를 측정하였다. 측정은 미츠토요사 제조의 미소 경도 시험기 HM-221 을 사용하여 실시하고, 측정 조건은, 측정 압자를 25 gf 하중에서 10 초간 유지하는 것으로 하였다.
〔금 범프의 균일 에칭성〕
피도금물의 Au 스퍼터막을 요오드계 에천트에 의해 에칭한 것에 따른, 범프의 표면 형태의 불균일함을 관찰하였다. 금속 현미경을 사용하여, 50 ∼ 150 배의 배율로 관찰하였다. 표 1-7 에 나타내는 부호는 각각 하기의 관찰 결과를 의미한다.
하기 부호의 의미에 있어서, 「불균일함」이란, 에칭시에 선택적으로 용해된 부분과 특히 용해가 진행된 부분이 단차상으로 된 상태를 말한다. 「불균일함이 관찰된다」란, 현미경 관찰에서 색조의 차이가 용이하게 확인되는 상태를 말한다.
○ : 피도금물 상의 전체 범프의 표면에 「불균일함」이 관찰되지 않는다.
× : 범프의 표면에 「불균일함」이 관찰된다.
〔종합 평가〕
상기 각 평가 결과로부터 종합 평가하였다. 표 1-7 에 나타내는 부호의 의미는 다음과 같다.
○ : 형성된 금 도금 피막 (금 범프) 및 도금 처리 후의 금 도금욕에 관한 상기 평가 결과가, 모두 양호한 결과였다.
× : 형성된 금 도금 피막 (금 범프) 및 도금 처리 후의 금 도금욕에 관한 상기 평가 결과에, 바람직하지 못한 결과가 포함되었다.
(실시예 1-5)
광택화제로서 테트라메틸렌술폭사이드를 선택하였다. 실시예 1-5 에 있어서의 본 발명의 비시안계 전해 금 도금욕의 각 성분의 함유량은 다음과 같다. 테트라메틸렌술폭사이드 외의 성분의 함유량은 동일하다.
<금 도금욕의 각 성분의 함유량>
Na3Au(SO3)2 : Au 원소에 대해, 10 g/ℓ
Na2SO3 : 60 g/ℓ
인산1나트륨 : 5 g/ℓ
1,2-디아미노에탄 : 10 g/ℓ
Tl : 15 ㎎/ℓ
테트라메틸렌술폭사이드 : 실시예 1 : 1 m㏖/ℓ
실시예 2 : 5 m㏖/ℓ
실시예 3 : 10 m㏖/ℓ
실시예 4 : 50 m㏖/ℓ
실시예 5 : 100 m㏖/ℓ
피도금물은, 소지 단면 조성이 Au/TiW/SiO2 인 실리콘 웨이퍼이다. 그 실리콘 웨이퍼의 레지스트막 (8) 에는 노볼락계 포지티브형 포토레지스트를 사용하였다. 그 레지스트막 (8) 에는, 배치 피치 20 ㎛ 로 패터닝된 개구부 (8a) 를 2 개 형성하였다. 하나의 개구부 (8a) 는 단변이 20 ㎛, 장변이 100 ㎛ 의 직사각형이다. 또 하나의 개구부 (8a) 는 한변이 100 ㎛ 의 정사각형이다.
전해 금 도금은, 실시예 1-5 의 금 도금욕 1 ℓ 중에 피도금물을 침지하여, 도금 온도 50 ∼ 60 ℃, 전류 밀도 0.8 A/dm2 의 조건으로 실시하였다. 정상적인 도금 조작 조건하에서는, 비시안계 전해 금 도금욕의 전류 효율은 통상 100 ％ 이다.
전해 금 도금 공정에 의해, 피도금물에는, 막두께 18 ㎛ 의 도금 피막이 형성되었다. 그 도금 피막이 형성된 후, 메틸에틸케톤을 사용하여 피도금물 (실리콘 웨이퍼) 로부터 레지스트막 (8) 을 용해 제거하였다. 레지스트막 (8) 을 제거한 후, 상온에서 충분히 교반된 요오드계 에천트 중에 피도금물을 90 초 침지하여 Au 스퍼터막을 에칭하였다. 그 후, 피도금물을, 알코올계 린스액을 사용하여 공(共)세척하고, 건조 공기를 분사하여 건조시켰다.
피도금물을 화인 오븐을 사용하여 열처리하였다. 온도 조건은 200 ℃ 에서 30 분간, 300 ℃ 에서 30 분간으로 하였다.
실시예 1-5 의 평가 결과를 표 1 에 나타낸다. 표 1 에 있어서, 테트라메틸렌술폭사이드는 술폭사이드 A 로서 표시되어 있다.
(실시예 6-10)
실시예 1 에서 사용한 금 도금욕에 있어서, 테트라메틸렌술폭사이드를 대신하여 프로판술톤을 함유시킨 금 도금욕을 조정하고, 금 범프를 형성하였다 (실시예 6-10). 전해 금 도금 조건 및 열처리 조건은, 실시예 1-5 와 동일하게 하였다. 실시예 6-10 에 있어서의 프로판술톤의 각 함유량을 이하에 나타낸다. 프로판술톤을 제외한 다른 성분의 함유량은 실시예 1-5 와 동일하게 하였다. 실시예 6-10 의 평가 결과를 표 1 에 나타낸다. 표 1 에 있어서, 프로판술톤은 술폰 B 로서 표시되어 있다.
<프로판술톤의 함유량>
실시예 6 : 1 m㏖/ℓ
실시예 7 : 5 m㏖/ℓ
실시예 8 : 10 m㏖/ℓ
실시예 9 : 50 m㏖/ℓ
실시예 10 : 100 m㏖/ℓ
(실시예 11-15)
실시예 1 에서 사용한 금 도금욕에 있어서, 테트라메틸렌술폭사이드를 대신하여 1,4-부탄술톤을 함유시킨 금 도금욕을 조정하고, 금 범프를 형성하였다 (실시예 11-15). 전해 금 도금 조건 및 열처리 조건은, 실시예 1-5 와 동일하게 하였다. 실시예 11-15 에 있어서의 1,4-부탄술톤의 각 함유량을 이하에 나타낸다. 1,4-부탄술톤을 제외한 다른 성분의 함유량은, 1,2-디아미노에탄을 제외하고 실시예 1 과 동일하게 하였다. 1,2-디아미노에탄의 함유량은 12 g/ℓ 로 하였다. 실시예 11-15 의 평가 결과를 표 2 에 나타낸다. 표 2 에 있어서, 1,4-부탄술톤은 술폰 C 로서 표시되어 있다.
<1,4-부탄술톤의 함유량>
실시예 11 : 1 m㏖/ℓ
실시예 12 : 5 m㏖/ℓ
실시예 13 : 10 m㏖/ℓ
실시예 14 : 50 m㏖/ℓ
실시예 15 : 100 m㏖/ℓ
(실시예 16-20)
실시예 11 에서 사용한 금 도금욕에 있어서, 1,4-부탄술톤을 대신하여 술포란을 함유시킨 금 도금욕을 조정하고, 금 범프를 형성하였다 (실시예 16-20). 전해 금 도금 조건 및 열처리 조건은, 실시예 1-5 와 동일하게 하였다. 실시예 16-20 에 있어서의 술포란의 함유량을 이하에 나타낸다. 술포란을 제외한 다른 함유량은 실시예 11-15 와 동일하게 하였다. 실시예 16-20 의 평가 결과를 표 2 에 나타낸다. 표 2 에 있어서, 술포란은 술폰 D 로서 표시되어 있다.
<술포란의 함유량>
실시예 16 : 1 m㏖/ℓ
실시예 17 : 5 m㏖/ℓ
실시예 18 : 10 m㏖/ℓ
실시예 19 : 50 m㏖/ℓ
실시예 20 : 100 m㏖/ℓ
(실시예 21-25)
실시예 1 에서 사용한 금 도금욕에 있어서, 테트라메틸렌술폭사이드를 대신하여 3-술포렌을 함유시킨 금 도금욕을 조정하고, 금 범프를 형성하였다 (실시예 21-25). 전해 금 도금 조건 및 열처리 조건은, 실시예 1-5 와 동일하게 하였다. 실시예 21-25 에 있어서의 3-술포렌의 각 함유량을 이하에 나타낸다. 3-술포렌을 제외한 다른 성분의 함유량은 실시예 1-5 와 동일하게 하였다. 실시예 21-25 의 평가 결과를 표 3 에 나타낸다. 표 3 에 있어서, 3-술포렌은 술폰 E 로서 표시되어 있다.
<3-술포렌의 함유량>
실시예 21 : 1 m㏖/ℓ
실시예 22 : 5 m㏖/ℓ
실시예 23 : 10 m㏖/ℓ
실시예 24 : 50 m㏖/ℓ
실시예 25 : 100 m㏖/ℓ
(실시예 26-30)
실시예 1 에서 사용한 금 도금욕에 있어서, 테트라메틸렌술폭사이드를 대신하여 4,4-디옥소-1,4-옥사티안을 함유시킨 금 도금욕을 조정하고, 금 범프를 형성하였다 (실시예 26-30). 전해 금 도금 조건 및 열처리 조건은, 실시예 1-5 와 동일하게 하였다. 실시예 26-30 에 있어서의 4,4-디옥소-1,4-옥사티안의 각 함유량을 이하에 나타낸다. 4,4-디옥소-1,4-옥사티안을 제외한 다른 성분의 함유량은 실시예 1-5 와 동일하게 하였다. 실시예 26-30 의 평가 결과를 표 3 에 나타낸다. 표 3 에 있어서, 4,4-디옥소-1,4-옥사티안은 술폰 F 로서 표시되어 있다.
<4,4-디옥소-1,4-옥사티안의 함유량>
실시예 26 : 1 m㏖/ℓ
실시예 27 : 5 m㏖/ℓ
실시예 28 : 10 m㏖/ℓ
실시예 29 : 50 m㏖/ℓ
실시예 30 : 100 m㏖/ℓ
(실시예 31-35)
실시예 1 에서 사용한 금 도금욕에 있어서, 테트라메틸렌술폭사이드를 대신하여 아세술팜 K 를 함유시킨 금 도금욕을 조정하고, 금 범프를 형성하였다 (실시예 31-35). 전해 금 도금 조건 및 열처리 조건은, 실시예 1-5 와 동일하게 하였다. 실시예 31-35 에 있어서의 아세술팜 K 의 각 함유량을 이하에 나타낸다. 아세술팜 K 를 제외한 다른 성분의 함유량은 실시예 1-5 와 동일하게 하였다. 실시예 31-35 의 평가 결과를 표 4 에 나타낸다. 표 4 에 있어서, 아세술팜 K는 술폰 G 로서 표시되어 있다.
<아세술팜 K 의 함유량>
실시예 31 : 1 m㏖/ℓ
실시예 32 : 5 m㏖/ℓ
실시예 33 : 10 m㏖/ℓ
실시예 34 : 50 m㏖/ℓ
실시예 35 : 100 m㏖/ℓ
(실시예 36-38)
실시예 26-35 에서 사용한 금 도금욕에 있어서, 4,4-디옥소-1,4-옥사티안이나, 아세술팜 K 를 단독으로 사용하는 것이 아니라, 이 2 가지의 광택화제를 병용하는 금 도금욕을 조정하고, 금 범프를 형성하였다 (실시예 36-38). 전해 금 도금 조건 및 열처리 조건은, 실시예 26-35 와 동일하게 하였다. 실시예 36-38 에 있어서의 4,4-디옥소-1,4-옥사티안과 아세술팜 K 의 각 함유량을 이하에 나타낸다. 4,4-디옥소-1,4-옥사티안과 아세술팜 K 를 제외한 다른 성분의 함유량은 실시예 26-35 와 동일하게 하였다. 실시예 36-38 의 평가 결과를 표 4 에 나타낸다. 표 4 에 있어서, 4,4-디옥소-1,4-옥사티안은 술폰 F, 아세술팜 K 는 술폰 G 로서 표시되어 있다.
<4,4-디옥소-1,4-옥사티안의 함유량>
실시예 36 : 10 m㏖/ℓ
실시예 37 : 10 m㏖/ℓ
실시예 38 : 50 m㏖/ℓ
<아세술팜 K 의 함유량>
실시예 36 : 10 m㏖/ℓ
실시예 37 : 50 m㏖/ℓ
실시예 38 : 50 m㏖/ℓ
(실시예 39-40)
실시예 1 에서 사용한 금 도금욕에 있어서, Na3Au(SO3)2 의 함유량을 변화시킨 금 도금욕을 조정하고, 금 범프를 형성하였다 (실시예 39-40). 전해 금 도금 조건 및 열처리 조건은, 실시예 1 과 동일하게 하였다. 실시예 39-40 에 있어서의 Na3Au(SO3)2 의 Au 원소에 있어서의 각 함유량을 이하에 나타낸다. Na3Au(SO3)2 를 제외한 다른 성분의 함유량은 실시예 1 과 동일하게 하였다. 실시예 39-40 의 평가 결과를 표 4 에 나타낸다. 표 4 에 있어서, 테트라메틸렌술폭사이드는 술폭사이드 A 로서 표시되어 있다.
<Na3Au(SO3)2 의 함유량>
실시예 39 : Au 원소에 대해 8 g/ℓ
실시예 40 : Au 원소에 대해 15 g/ℓ
(실시예 41-42)
실시예 1 에서 사용한 금 도금욕에 있어서, 1,2-디아미노에탄의 함유량을 변화시킨 금 도금욕을 조정하고, 금 범프를 형성하였다 (실시예 41-42). 전해 금 도금 조건 및 열처리 조건은, 실시예 1 과 동일하게 하였다. 실시예 41-42 에 있어서의 1,2-디아미노에탄의 각 함유량을 이하에 나타낸다. 1,2-디아미노에탄을 제외한 다른 성분의 함유량은 실시예 1 과 동일하게 하였다. 실시예 41-42 의 평가 결과를 표 5 에 나타낸다. 표 5 에 있어서, 테트라메틸렌술폭사이드는 술폭사이드 A 로서 표시되어 있다.
<1,2-디아미노에탄의 함유량>
실시예 41 : 8 g/ℓ
실시예 42 : 12 g/ℓ
(실시예 43-44)
실시예 1 에서 사용한 금 도금욕에 있어서, Tl 의 함유량을 변화시킨 금 도금욕을 조정하고, 금 범프를 형성하였다 (실시예 43-44). 전해 금 도금 조건 및 열처리 조건은, 실시예 1 과 동일하게 하였다. 실시예 43-44 에 있어서의 Tl 의 각 함유량을 이하에 나타낸다. Tl 를 제외한 다른 성분의 함유량은 실시예 1 과 동일하게 하였다. 실시예 43-44 의 평가 결과를 표 5 에 나타낸다. 표 5 에 있어서, 테트라메틸렌술폭사이드는 술폭사이드 A 로서 표시되어 있다.
<T1 의 함유량>
실시예 43 : 10 ㎎/ℓ
실시예 44 : 20 ㎎/ℓ
(실시예 45-46)
실시예 1 에서 사용한 금 도금욕에 있어서, Na2SO3 의 함유량을 변화시킨 금 도금욕을 조정하고, 금 범프를 형성하였다 (실시예 45-46). 전해 금 도금 조건 및 열처리 조건은, 실시예 1 과 동일하게 하였다. 실시예 45-46 에 있어서의 Na2SO3 의 각 함유량을 이하에 나타낸다. Na2SO3 을 제외한 다른 성분의 함유량은 실시예 1 과 동일하게 하였다. 실시예 45-46 의 평가 결과를 표 5 에 나타낸다. 표 5 에 있어서, 테트라메틸렌술폭사이드는 술폭사이드 A 로서 표시되어 있다.
<Na2SO3 의 함유량>
실시예 45 : 40 g/ℓ
실시예 46 : 80 g/ℓ
Figure pat00001
Figure pat00002
Figure pat00003
Figure pat00004
Figure pat00005
실시예 1-35 는, 각각 1 종의 광택화제를 상이한 농도로 함유시킨 금 도금욕을 사용한 실시예이다. 금 범프 용도에 요구되는 평탄도 (고저차) 는 3 ㎛ 이하이고, 바람직하게는 2 ㎛ 이하이다. 표 1-5 에 의하면, 실시예 1-35 에서 형성된 금 범프는, 표면의 고저차가 모두 2 ㎛ 이하였다. 도금 피막 외관에, 색조의 붉음, 덴드라이트상 석출, 버닝, 불균일함 등이 확인되지 않고, 도금의 균일 전착성도 양호하였다.
실시예 36-38 은, 2 종의 광택화제를 병용한 금 도금욕을 사용한 실시예이다. 2 종의 광택화제를 병용하는 경우에도, 1 종의 광택화제를 단독으로 사용하는 경우와 동일하게, 평탄도가 2 ㎛ 이하이고, 도금 피막 외관이나, 도금의 균일 전착성이 양호한 금 범프를 얻을 수 있었다.
즉 본 발명에 관련된 금 범프는, 전극 접합에 있어서 충분한 접합력을 발휘하기 위해 요구되는 평탄도를 구비하고 있다. 특히 협피치 대응의 금 범프로서, 본 발명에 관련된 금 범프는 바람직하다.
금 범프의 평탄도는, 각 광택화제의 농도와 대응한다. 그 대응 관계는 광택화제에 따라서 다르지만, 예를 들어 광택화제로서, 테트라메틸렌술폭사이드 (실시예 1-5) 나, 1,4-부탄술톤 (실시예 11-15) 을 사용한 경우에는, 광택화제의 농도를 높게 할수록 금 범프의 평탄도가 작아지는 경향이 있다.
그 때문에, 본 발명은, 사용하는 광택화제의 농도를 조절함으로써 금 범프를 원하는 평탄도로 조절할 수 있다. 특히, 광택화제로서 술포란 (실시예 16-20) 이나 4,4-디옥소-1,4-옥사티안 (실시예 26-30) 을 사용하는 경우에는, 광택화제의 농도를 낮게 할수록 금 범프의 평탄도는 작아지는 경향이 있다. 따라서 본 발명은, 광택화제로서 술포란이나, 4,4-디옥소-1,4-옥사티안을 사용하는 경우, 광택화제의 함유량을 소량으로 하여, 평탄도가 작은 금 범프를 얻을 수 있다.
실시예 1-38 에서 형성된 금 범프는, 열처리 후의 경도가 대략 35 ∼ 120 HV 에 분포되어 있다. 예를 들어, 실시예 28, 실시예 29 에는, 광택화제로서 4,4-디옥소-1,4-옥사티안을 사용하고, 그 농도가 10 m㏖/ℓ 인 경우와, 50 m㏖/ℓ 인 경우가 나타나 있다. 이들 실시예에서 형성되는 금 범프를 300 ℃ 에서 열처리한 경우의 경도는, 광택화제의 농도가 10 m㏖/ℓ 인 경우 (실시예 28) 에는 55 HV 이고, 50 m㏖/ℓ 인 경우 (실시예 29) 에는 62 HV 이다.
실시예 33, 실시예 34 는, 광택화제로서 아세술팜 K 를 사용하고, 그 농도가 10 m㏖/ℓ 인 경우와, 50 m㏖/ℓ 인 경우가 나타나 있다. 이들 실시예에서 형성되는 금 범프를 200 ℃ 에서 열처리한 경우의 경도는, 광택화제의 농도가 10 m㏖/ℓ 인 경우 (실시예 33) 에는 79 HV 이고, 50 m㏖/ℓ 인 경우 (실시예 34) 에는 110 HV 이다. 300 ℃ 에서 열처리한 경우의 경도는, 광택화제의 농도가 10 m㏖/ℓ 인 경우 (실시예 33) 에는 48 HV 이고, 50 m㏖/ℓ 인 경우 (실시예 34) 에는 54 HV 이다.
이와 같이, 금 범프의 열처리 후의 경도는, 광택화제로서의 술폭사이드 또는 술폰의 농도가 높아질수록 높아지는 경향이다. 따라서 본 발명은, 광택화제의 농도를 높게 함으로써, 사용하는 도전성 접착제의 도전 입자의 종류나 공정 접합 에 있어서의 상대 금속의 경도에 맞춰, 경도가 높은 금 범프를 형성할 수 있다.
그런데 본 발명에 사용되는 광택화제에는, 4,4-디옥소-1,4-옥사티안과 같이, 농도를 높게 할수록 평탄도가 커지는 경향이 있는 것이 있다 (실시예 26-30). 열처리 후의 금 범프의 경도는, 광택화제의 농도가 높아질수록 높아지는 경향이기 때문에, 이러한 광택화제를 단독으로 사용하면, 열처리 후의 경도가 높은 금 범프를 형성할 때에, 평탄도가 커지는 경우나, 열처리 조건의 조정이 필요하게 되는 경우가 있다.
예를 들어, 상기 서술한 실시예 28 및 실시예 29 에 의하면, 4,4-디옥소-1,4-옥사티안의 농도가 10 m㏖/ℓ 일 때 금 범프의 평탄도는, 1.40 ㎛ (실시예 28) 이다. 이에 대하여 4,4-디옥소-1,4-옥사티안의 농도가 50 m㏖/ℓ 일 때 금 범프의 평탄도는 1.59 ㎛ (실시예 29) 로, 실시예 29 에서 형성되는 금 범프는, 실시예 28 에서 형성되는 금 범프보다 평탄도가 크다.
그러나 본 발명은, 4,4-디옥소-1,4-옥사티안과 같이 농도를 높게 할수록 평탄도가 커지는 경향의 광택화제를 사용하여, 높은 경도의 금 범프를 얻는 경우라도, 다른 광택화제와 병용함으로써 평탄도가 커지는 것을 방지할 수 있는 경우가 있다.
실시예 37 및 실시예 38 은, 광택화제로서 농도가 10 m㏖/ℓ (실시예 37), 50 m㏖/ℓ (실시예 38) 인 4,4-디옥소-1,4-옥사티안을, 농도가 50 m㏖/ℓ 인 아세술팜 K 와 병용한다.
이들 실시예에서 형성되는 금 범프를 200 ℃ 에서 열처리한 경우의 경도는, 4,4-디옥소-1,4-옥사티안의 농도가 10 m㏖/ℓ 인 경우 (실시예 37) 에는 108 HV 이고, 50 m㏖/ℓ 인 경우 (실시예 38) 에는 115 HV 이다. 300 ℃ 에서 열처리한 경우의 경도는, 4,4-디옥소-1,4-옥사티안의 농도가 10 m㏖/ℓ 인 경우 (실시예 37) 에는 51 HV 이고, 50 m㏖/ℓ 인 경우 (실시예 38) 에는 57 HV 이다. 즉 열처리 후의 경도는 광택화제의 농도가 높을수록 크다.
이들 실시예를 금 범프의 평탄도로 비교하면, 실시예 37 에서 형성된 금 범프는 평탄도가 1.34 ㎛ 인 데 대하여, 실시예 38 에서 형성된 금 범프는 평탄도가 1.25 ㎛ 로, 4,4-디옥소-1,4-옥사티안을 단독으로 사용한 경우와 달리, 광택화제의 농도가 높은 쪽이 평탄도가 작다.
즉 본 발명은, 하나의 광택화제를 다른 광택화제와 병용함으로써, 열처리 조건의 조정을 하지 않고서, 열처리 후의 경도가 높고, 평탄도가 작은 금 범프를 얻을 수 있는 경우가 있다.
실시예 1 및 실시예 39-46 은, 광택화제의 농도는 동일하고, 광택화제 이외의 다른 각 성분의 농도를 변화시킨 실시예이다. 이들 실시예에서도, 형성된 금 범프의 평탄도, 도금 피막 외관, 도금의 균일 전착성 및 열처리 후의 경도에 관해서, 실시예 1-38 과 동일한 결과를 얻을 수 있었다. 즉, 본 발명은, 광택화제의 다른 각 성분의 함유량에 상관없이, 원하는 평탄도나 경도 등을 얻을 수 있다.
(비교예 1-6)
실시예 1 에서 사용한 금 도금욕에 있어서, 광택화제를 사용하지 않고 금 범프를 형성하였다 (비교예 1-6). 전해 금 도금 조건 및 열처리 조건은, 실시예 1-5 와 동일하게 하였다. 비교예 1-6 의 평가 결과를 표 6 에 나타낸다.
(비교예 7-13)
실시예 1 에서 사용한 금 도금욕에 있어서, 광택화제로서 술폭사이드 A, 술폰 B-G 에서 1 종을 선택하여 200 m㏖/ℓ 함유시켜서 조정하고, 금 범프를 형성하였다 (비교예 1-6). 전해 금 도금 조건 및 열처리 조건은, 실시예 1-5 와 동일하게 하였다. 비교예 7-13 의 평가 결과를 표 6, 표 7 에 나타낸다.
(비교예 14-20)
실시예 1 에서 사용한 금 도금욕에 있어서, 광택화제로서 술폭사이드 A, 술폰 B-G 에서 1 종을 선택하여 0.1 m㏖/ℓ 함유시켜서 조정하고, 금 범프를 형성하였다 (비교예 14-20). 전해 금 도금 조건 및 열처리 조건은, 실시예 1-5 와 동일하게 하였다. 비교예 14-20 의 평가 결과를 표 7 에 나타낸다.
Figure pat00006
Figure pat00007
표 6, 7 에 의하면, 비교예 1-20 의 금 범프는 모두 도금 피막의 외관에, 색조의 붉음, 덴드라이트상 석출, 버닝, 불균일함 등이 확인되었다. 따라서, 이들 금 범프의 도금의 균일 전착성이 양호하지 않다.
비교예 1-20 중, 비교예 1-6 은, 광택화제를 함유하지 않은 금 도금욕에서 형성된 금 범프이다. 이들 금 범프는, 표면의 고저차가 2 ㎛ 를 초과하고 있었다. 전극 접합에서 효율적으로 접합 면적을 확보하는 데에 있어서, 범프 용도에 요구되는 평탄도 (고저차) 는 2 ㎛ 이하인 바, 이러한 금 범프는, 평탄도가 충분하지 않으므로 접합 면적의 확보가 곤란하다. 따라서, 전극 접합에 충분한 접합력을 얻을 수 없다.
비교예 7-20 은, 광택화제를 함유시킨 금 도금욕에서 형성된 금 범프이다. 그러나, 광택화제의 함유량이 적절하지 않기 때문에, 도금 피막 외관에 색조의 붉음, 덴드라이트상 석출, 불균일함 등이 확인되거나, 버닝이 발생하거나 하여, 도금의 균일 전착성이 양호하지 않다.
비교예 7-20 중 비교예 7-13 은, 실시예보다 광택화제의 농도가 높은 금 도금욕에서 형성된 금 범프이다. 이들 금 범프의 평탄도 (표면 고저차) 는 모두 2 ㎛ 이하였다. 그러나, 광택화제로서 술폭사이드 A, 술폰 B-E 를 사용한 비교예 7-10 의 금 범프는, 열처리 후 경도가 35 ∼ 60 HV 를 초과하고 있었다. 따라서, 이들 금 범프는 공정 접합에는 적합하지 않다.
비교예 14-20 의 금 범프는, 실시예보다 광택화제의 농도가 낮은 금 도금욕에서 형성된 금 범프이다. 이들 금 범프의 평탄도 (표면 고저차) 는 모두 2 ㎛을 초과하고 있었다. 따라서, 평탄도가 충분하지 않아, 접합 면적의 확보가 곤란하다. 따라서, 전극 접합에 충분한 접합력을 얻을 수 없다. 금 범프 표면에 Au 스퍼터막의 에칭에 사용하는 요오드계 에천트의 영향에 의한 불균일함도 확인되었다.
1 : 반도체 웨이퍼 1' : 회로층
2 : Al 전극 3 : 패시베이션막
3a : 패시베이션막의 개구부 4 : TiW 스퍼터막
5 : 금스퍼터막 6 : UBM 층
7 : 금 범프 7a : 금 범프의 접합면
7' : 종래의 금 범프
7'a : 종래의 금 범프의 접합면 8 : 레지스트막
8a : 레지스트막의 개구부 9 : 반도체 칩
10 : 프린트 배선 기판 11 : 경질 기판
12 : 기판 배선 패턴 13 : 기판 전극
14 : 봉지재 A : 최고점
B : 최저점 C : 고저차

Claims (7)

  1. 아황산금알칼리염 또는 아황산금암모늄과, 전도염 (傳導鹽) 과, 결정 안정화제와, 결정 조정제와, 완충제와, 광택화제를 함유하고, 상기 아황산금알칼리염 또는 아황산금암모늄의 함유량은 금 농도로서 1 ∼ 20 g/ℓ 이고, 상기 전도염은 아황산나트륨으로서, 그 함유량이 5 ∼ 150 g/ℓ 이고, 상기 광택화제의 함유량은 0.5 ∼ 100 m㏖/ℓ 인 것을 특징으로 하는 금 범프 형성용 비시안계 전해 금 도금욕.
  2. 제 1 항에 있어서,
    상기 광택화제는, 술폭사이드 및/또는 술폰에서 선택되는 1 종 또는 2 종 이상의 화합물인 금 범프 형성용 비시안계 전해 금 도금욕.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 광택화제는, 테트라메틸렌술폭사이드, 프로판술톤, 1,4-부탄술톤, 술포란, 3-하이드록시술포란, 4,4-디옥소-1,4-옥사티안, 3-술포렌, 3-술포렌-3-카르복실산메틸, 아세술팜 K 에서 선택되는 1 종 또는 2 종 이상의 화합물인 금 범프 형성용 비시안계 전해 금 도금욕.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 결정 조정제는, Tl 화합물, Pb 화합물, 또는 As 화합물에서 선택되는 1 종 또는 2 종 이상의 화합물로서, 그 결정 조정제의 함유량은 금속 농도로서 0.1 ∼ 100 ㎎/ℓ 인 금 범프 형성용 비시안계 전해 금 도금욕.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 결정 안정화제는 수용성 아민으로서, 그 수용성 아민의 함유량은 1 ∼ 12 g/ℓ 인 금 범프 형성용 비시안계 전해 금 도금욕.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 결정 안정화제는, 1,2-디아미노에탄, 1,2-디아미노프로판, 또는 1,6-디아미노헥산에서 선택되는 1 종 또는 2 종 이상의 조합인 금 범프 형성용 비시안계 전해 금 도금욕.
  7. 패터닝된 반도체 웨이퍼에, 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 금 범프 형성용 비시안계 전해 금 도금욕을 사용하여 전해 금 도금을 실시하는 전해 금 도금 공정과, 전해 금 도금을 실시한 상기 반도체 웨이퍼를, 150 ∼ 400 ℃ 에서 5 분 이상 열처리하는 열처리 공정을 갖고,
    전해 금 도금 공정 후의 표면 고저차가 2 ㎛ 이하로서, 상기 열처리 공정 후의 경도가 35 ∼ 120 HV 인 금 범프를 형성하는 것을 특징으로 하는 금 범프 형성 방법.
KR1020120016949A 2012-02-20 2012-02-20 금 범프 형성용 비시안계 전해 금 도금욕, 및 금 범프 형성 방법 KR20130095481A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120016949A KR20130095481A (ko) 2012-02-20 2012-02-20 금 범프 형성용 비시안계 전해 금 도금욕, 및 금 범프 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120016949A KR20130095481A (ko) 2012-02-20 2012-02-20 금 범프 형성용 비시안계 전해 금 도금욕, 및 금 범프 형성 방법

Publications (1)

Publication Number Publication Date
KR20130095481A true KR20130095481A (ko) 2013-08-28

Family

ID=49218810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120016949A KR20130095481A (ko) 2012-02-20 2012-02-20 금 범프 형성용 비시안계 전해 금 도금욕, 및 금 범프 형성 방법

Country Status (1)

Country Link
KR (1) KR20130095481A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080041571A (ko) * 2006-11-07 2008-05-13 엔.이. 켐캣 가부시키가이샤 금 범프 또는 금 배선 형성용 비시안계 전해 금 도금욕

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080041571A (ko) * 2006-11-07 2008-05-13 엔.이. 켐캣 가부시키가이샤 금 범프 또는 금 배선 형성용 비시안계 전해 금 도금욕

Similar Documents

Publication Publication Date Title
JP5336785B2 (ja) バンプ形成用非シアン系電解金めっき浴及びバンプ形成方法
KR101344018B1 (ko) 금 범프 또는 금 배선 형성용 비시안계 전해 금 도금욕
TWI385281B (zh) Gold bump or gold wiring formation method
US8871631B2 (en) Method to form solder deposits on substrates
JP2009062584A (ja) バンプ形成用非シアン系電解金めっき浴及びバンプ形成方法
JP6015239B2 (ja) 端子構造、並びにこれを備える半導体素子及びモジュール基板
US20050142836A1 (en) Method of forming bump pad of flip chip and structure thereof
KR20070037312A (ko) 범프 형성용 비시안계 전해 금 도금욕
TWI617707B (zh) 氰系鍍金浴及使用其之凹凸形成方法
US6506672B1 (en) Re-metallized aluminum bond pad, and method for making the same
KR20050010976A (ko) 플렉시블 배선 기재 및 그 제조 방법
CN103290440B (zh) 金凸点形成用非氰系电解镀金浴及金凸点形成方法
KR20110002782A (ko) 전극 형성용 금도금욕 및 그것을 사용한 전극 형성 방법
JP2014044983A (ja) 端子構造、並びにこれを備える半導体素子及びモジュール基板
JP5620798B2 (ja) 金バンプ形成用非シアン系電解金めっき浴、及び金バンプ形成方法
JP2009071093A (ja) バンプ及びバンプ形成方法
KR20130095481A (ko) 금 범프 형성용 비시안계 전해 금 도금욕, 및 금 범프 형성 방법
US20070158199A1 (en) Method to modulate the surface roughness of a plated deposit and create fine-grained flat bumps
US10914018B2 (en) Porous Cu on Cu surface for semiconductor packages
TWI513864B (zh) Preparation method of non - cyanide electrolytic gold plating bath and gold bump for forming gold bump
TWI808158B (zh) 銅蝕刻液及使用此蝕刻液之印刷配線板或銅柱之製造方法
JP2018056386A (ja) リードフレーム
JP7339566B2 (ja) 光半導体装置用金属構造の製造方法、パッケージ、及びポリアリルアミン重合体を含む溶液
Yang et al. The impact of zincation on the electroless nickel UBM for low cost flip chip technology
JP2002203875A (ja) 半導体装置用テープキャリア

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application