TWI617707B - 氰系鍍金浴及使用其之凹凸形成方法 - Google Patents

氰系鍍金浴及使用其之凹凸形成方法 Download PDF

Info

Publication number
TWI617707B
TWI617707B TW104118481A TW104118481A TWI617707B TW I617707 B TWI617707 B TW I617707B TW 104118481 A TW104118481 A TW 104118481A TW 104118481 A TW104118481 A TW 104118481A TW I617707 B TWI617707 B TW I617707B
Authority
TW
Taiwan
Prior art keywords
gold
plating bath
cyanide
film
gold plating
Prior art date
Application number
TW104118481A
Other languages
English (en)
Other versions
TW201610240A (zh
Inventor
古川誠人
Original Assignee
美泰樂科技（日本）股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美泰樂科技（日本）股份有限公司 filed Critical 美泰樂科技（日本）股份有限公司
Publication of TW201610240A publication Critical patent/TW201610240A/zh
Application granted granted Critical
Publication of TWI617707B publication Critical patent/TWI617707B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/48—Electroplating: Baths therefor from solutions of gold
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

藉由本發明可提供一種氰系鍍金浴，其係含有以金濃度而計為0.1~15g/L且作為金源的氰化金鹽、以草酸而計為2.5~50g/L的草酸鹽、5~100g/L的無機酸傳導鹽、0.1~50g/L的水溶性多糖類、及以金屬濃度而計為0.1~100mg/L的結晶調整劑，並且可形成熱處理後的被膜硬度為70~120HV的金凹凸。

Description

氰系鍍金浴及使用其之凹凸形成方法
本發明關於一種氰系鍍金浴。另外還關於一種凹凸形成方法，其係使用該氰系鍍金浴，在經過圖型化的半導體晶圓上形成既定硬度的金凹凸。
將半導體晶圓安裝在印刷電路板的方法，已知有電極接合方法。電極接合方法，是連接形成於半導體晶圓的積體電路的金凹凸與形成於印刷電路板上的基板電極的方法。圖2表示藉由電極接合方法安裝了半導體晶片的印刷電路板的構造的一例之剖面圖。
在圖2中，10為印刷電路板、16為半導體晶片。印刷電路板10是在硬質基板11的表面積層了基板配線圖型12及基板電極14而成。半導體晶片16是在半導體晶圓1的表面依序積層了電路層1’、及Al(鋁)電極2、鈍化膜3而成。在Al電極2表面的鈍化膜3的開口部，依序積層了TiW濺鍍膜4、金濺鍍膜5、金凹凸7。
印刷電路板10的基板電極14與半導體晶片16的金凹凸7電連接。電連接可列舉使用異方性導電接著劑20的方法或共晶接合。異方性導電接著劑，是指被Ni/Au鍍層覆蓋的樹脂粒子均勻地分散於環氧樹脂等的熱硬化性樹脂而成的接著劑。共晶接合，是指藉由熱壓接或超音波來形成共晶，將基板電極與金凹凸接合的電極接合。在圖2中，印刷電路板10的基板電極14與半導體晶片16的金凹凸7，是透過異方性導電接著劑20而電連接。
金凹凸7在熱處理後的被膜硬度為60HV以下。金凹凸7在熱處理後的被膜硬度，可因應異方性導電接著劑20所含的導電粒子的硬度或基板電極14的材質等，在60HV以下的範圍適當地調整。
近年來，隨著行動電話或筆記型個人電腦等的電子機器的輕量化、小型化、高性能化的發展，需要使電子零件小型化。小型化的電子零件正朝向電路的高集積密度化及細間距化發展。在將設置了電極間的間隔寬度為5~20μm的狹窄電路的印刷電路板與半導體晶圓電連接的情況下，會有鄰接的金凹凸彼此接觸的不良狀況。其原因被認為是在基板電極與凹凸的熱壓接時，金凹凸在面方向發生變形。以往的被膜硬度為60HV以下的金凹凸，被膜硬度過低。因此不適合於與設置了間隔寬度狹窄的電路的印刷電路板的接合。所以需要形成一種金凹凸，能夠具有比以往製造出的金凹凸更高被膜硬度。
形成金凹凸時所使用的鍍金浴，已知有以亞硫酸金作為金源的非氰系鍍金浴、與以氰化金作為金源的氰系鍍金浴。在非氰系鍍金浴方面，形成被膜硬度高的金凹凸的方法為眾所周知(專利文獻1)。在專利文獻1中，揭示了一種添加聚伸烷基二元醇及/或兩性界面活性劑的非氰系鍍金浴。利用此非氰系鍍金浴，雜質會被封進金被膜中，金被膜的再結晶化會受到阻礙。其結果，可形成高硬度的金被膜。
先前技術文獻 專利文獻
專利文獻1：日本特開2009-57631號公報
專利文獻1所揭示的非氰系鍍金浴，與氰系鍍金浴相比，藥品成本較高。另外，鍍金浴的安定性較低，故鍍浴不易控制。因此，由於低成本化的需求、鍍浴控制的方便性、改良氰系鍍金浴以適合於光阻微細圖型化的發展等，考慮使用氰系鍍金浴的業者正在增加。
但是，與非氰系鍍金浴同樣地，即使在氰系鍍金浴中添加有機添加劑，在所形成的金被膜也幾乎不會有雜質發生共析。所以，所形成的金被膜的金純度高，因此在熱處理後會變軟。亦即，可形成高硬度的金被膜的氰系鍍金浴仍未實用化。
本發明之目的在於提供一種氰系鍍金浴，可形成熱處理後的被膜硬度高的金凹凸。
本發明人等鑽研的結果，發現了藉由在氰系鍍金浴中添加草酸鹽及水溶性多糖類，可形成被膜硬度高的金凹凸，而完成了本發明。解決上述課題的本發明如以下所記載。
[1]一種氰系鍍金浴，其係含有：以金濃度而計為0.1~15g/L且作為金源的氰化金鹽、以草酸而計為2.5~50g/L的草酸鹽、5~100g/L的無機酸傳導鹽、0.1~50g/L的水溶性多糖類、及以金屬濃度而計為1~100mg/L的結晶調整劑。
[2]如[1]所記載之氰系鍍金浴，其中前述水溶性多糖類係選自糊精、α-環糊精、β-環糊精及聚葡萄醣的1種或兩種以上。
[3]如[1]所記載之氰系鍍金浴，其中前述結晶調整劑係選自Tl化合物、Pb化合物及As化合物的1種或兩種以上。
[4]一種凹凸形成方法，其係藉由使用如[1]至[3]所記載之氰系鍍金浴，在經過圖型化的半導體晶圓上實行鍍金，然後在200~300℃下熱處理5~600分鐘， 形成被膜硬度為70~120HV的金凹凸。
使用本發明之氰系鍍金浴所形成的金凹凸，被膜硬度為70~120HV，適合於細間距的電子零件中半導體晶圓與基板的電連接。另外，本發明之鍍金浴使用了氰化金鹽，因此與非氰系的鍍金浴相比，鍍浴控制較容易。若使用本發明之氰系鍍金浴，能夠以低成本形成高硬度的金凹凸。所以，本發明有助於減低小型電子零件的生產成本。
1‧‧‧半導體晶圓
1’‧‧‧電路層
2‧‧‧Al電極
3‧‧‧鈍化膜
3a‧‧‧鈍化膜的開口部
4‧‧‧TiW濺鍍膜
5‧‧‧金濺鍍膜
6‧‧‧UBM層
7‧‧‧金凹凸
7a‧‧‧金凹凸的表面
8‧‧‧光阻膜
8a‧‧‧光阻膜的開口部
10‧‧‧印刷電路板
11‧‧‧硬質基板
12‧‧‧基板配線圖型
14‧‧‧基板電極
16‧‧‧半導體晶片
18‧‧‧密封材
20‧‧‧異方性導電接著劑
圖1表示使用本發明之氰系鍍金浴所形成的金凹凸的一例之剖面圖。
圖2表示將半導體晶片安裝在印刷電路板的狀態的一例之剖面圖。
本發明之氰系鍍金浴，含有作為金源的氰化金鹽、草酸鹽、無機酸傳導鹽、水溶性多糖類、及結晶調整劑。使用本發明之氰系鍍金浴所形成的金凹凸，在熱處理後的被膜硬度為70~120HV。以下針對構成本發明之氰系鍍金浴的各成分作說明。
[氰化金鹽]
本發明之氰系鍍金浴中，金源可採用周知的氰化金鹽，並無限制。氰化金鹽可例示氰化金鉀、氰化金鈉、氰化金銨。
氰化金鹽的摻合量，以金濃度而計為0.1~15g/L，以4~15g/L為佳。在金濃度未滿0.1g/L的情況下，陰極電流效率低、金膜厚變得不均勻，或無法得到所希望的金膜厚。此外，金膜厚宜為10~20μm。在金濃度超過15g/L的情況下，陰極電流效率不會依照金離子濃度的比例而增大，因此沒有效率。另外，鍍液搬運時，金的損失會變大。因此生產成本上昇。
[傳導鹽]
本發明之氰系鍍金浴，可併用無機酸傳導鹽與至少含有草酸鹽的有機酸傳導鹽。在不使用草酸鹽的情況下，在光阻與晶圓之間鍍液會有滲透現象，而發生圖型外析出，故不適合。亦即，每發生鍍液滲透現象，會造成金濺鍍膜的鍍膜厚相應增加，鍍金後的UBM層在蝕刻處理步驟中無法完全除去，而會有導電不良的情形。在不使用無機酸傳導鹽的情況下，凹凸高度的差異變大，而不適合。
無機酸傳導鹽採用磷酸鹽。磷酸鹽可例示磷酸鈉、磷酸鉀、磷酸鎂、磷酸銨，宜為使用磷酸鉀。無機酸傳導鹽的摻合量係以5~100g/L，以10~80g/L為佳， 20~70g/L為較佳。
有機酸傳導鹽至少採用草酸鹽。草酸鹽可例示草酸鉀、草酸鈉、草酸銨。草酸鹽的摻合量，以草酸而計為2.5~50g/L，宜為10~30g/L。在未滿2.5g/L的情況下，會發生鍍液滲透現象，在超過100g/L的情況下，鍍敷外觀容易變差。草酸鹽以外的有機酸傳導鹽可例示檸檬酸鹽、蟻酸鹽。檸檬酸鹽、蟻酸鹽可例示檸檬酸鉀、蟻酸鉀。該等可單獨使用，或可併用兩種以上。有機酸傳導鹽的摻合量為5~150g/L，以20~140g/L為佳，30~130g/L為較佳。在傳導鹽的摻合量超過上述的範圍的情況下，會有均鍍能力惡化，或鍍金被膜發生焦化的情形。
[水溶性多糖類]
在本發明之氰系鍍金浴中，可使用周知的水溶性多糖類。從取得方便性的觀點看來，可例示糊精、α-環糊精、β-環糊精、聚葡萄醣。這些水溶性多糖類可單獨使用，或可併用兩種以上。
在熱處理後的金凹凸的被膜硬度成為70~120HV的高硬度的情況下，水溶性多糖類的摻合量係以0.1~50g/L為佳，以0.5~30g/L為較佳。在摻合量未滿0.1g/L的情況下，熱處理後的金凹凸的被膜硬度未滿60HV。這樣的金凹凸，在基板與半導體晶圓的熱壓接時容易變形。在以細間距在半導體晶圓上形成電路的情況下，會有變形的金凹凸彼此接觸，而發生接合不良的顧 慮。另外，若金凹凸的被膜硬度相對於異方性導電接著劑中導電粒子的硬度而言過低，則在熱壓接步驟中，導電粒子會埋在金凹凸中。其結果，在金凹凸與基板電極之間，導電粒子無法熱壓接。在摻合量超過50g/L的情況下，會發生鍍敷焦化，造成外觀不良。
藉由使用含有上述水溶性多糖類的本發明之氰系鍍金浴，並依照之後詳述的方法進行鍍敷，可形成熱處理後的被膜硬度為70~120HV之金凹凸。
熱處理後的金凹凸的被膜硬度，可藉由調節水溶性多糖類的種類或摻合量來控制。其理由仍然不明，被推測是因為上述既定水溶性多糖類具有容易以雜質的形式封進在金被膜中的性質。亦即，藉由使摻合在氰系鍍金浴中的水溶性多糖類在金被膜中共析，來抑制熱處理後金的再結晶化。認為藉此可形成熱處理後的被膜硬度高的金凹凸。
金凹凸的被膜硬度，可考慮導電粒子的種類、或與對象金屬的硬度的相對性、電路的間隔寬度等各種條件來選擇。
[結晶調整劑]
在本發明之氰系鍍金浴中，添加了Tl化合物、Pb化合物或As化合物作為結晶調整劑。Tl化合物可例示蟻酸鉈、丙二酸鉈、硫酸鉈、硝酸鉈。Pb化合物可例示檸檬酸鉛、硝酸鉛、硫酸鉛。宜使用硝酸鉛。As化合物可例 示三氧化二砷。這些Tl化合物、Pb化合物及As化合物可單獨使用，或可併用兩種以上。
結晶調整劑的摻合量可在不損及本發明目的之範圍適當地設定。通常以金屬濃度而計為0.1mg~100mg/L，以0.5~50mg/L為佳，1~30mg/L為較佳。在摻合量超過100mg/L的情況下，會有均鍍能力惡化的顧慮。另外，所得到的鍍金被膜的外觀會發生斑點。在摻合量未滿0.1mg/L的情況下，在所得到的鍍金被膜會發生焦化。
[其他成分]
在本發明之氰系鍍金浴中，除了上述成分之外，在不損及本發明目的之範圍，還可含有pH調整劑等的成分。pH調整劑可例示氫氧化鈉、氫氧化鉀、氫氧化銨及磷酸、檸檬酸、草酸。
[金凹凸的形成方法]
藉由使用本發明之氰系鍍金浴，並依據常法進行鍍敷操作，可形成被膜硬度為70~120HV且膜厚為10~50μm的金被膜。參考圖1來對使用本發明之氰系鍍金浴在半導體晶圓上形成金凹凸的方法作說明。
(1)積層步驟
圖1表示使用本發明之氰系鍍金浴所形成的金凹凸的 一例之剖面圖。首先，Al電極2會形成在半導體晶圓1上形成了電路層1’的一面。接下來，覆蓋電路層1’及Al電極2的鈍化膜3會成膜在電路層1’的表面。在鈍化膜3上，在Al電極2的一部分露出的位置設置了開口部3a。TiW濺鍍膜4會成膜在鈍化膜3的表面。鈍化膜3以及由鈍化膜3的開口部3a露出的Al電極2會被TiW濺鍍膜4覆蓋。Au濺鍍膜5會成膜在TiW濺鍍膜4的表面。TiW濺鍍膜4及Au濺鍍膜5構成了Under Bump Metal(UBM)層6。在UBM層6的表面會有光阻膜8成膜，而受到遮蔽。在光阻膜8設置了使Au濺鍍膜5的一部分露出的開口部8a。光阻膜8的開口部8a是設置於光阻膜8的下層的Al電極2所位在的區域。光阻膜8的材料宜採用負型光阻等。
(2)鍍金步驟
以形成積層構造的半導體晶圓1作為被鍍物，使用適當地調整pH或液溫、電流密度的本發明之氰系鍍金浴進行鍍金，直到成為所希望的膜厚。對於本發明之鍍金浴而言，只要是基材經過金屬化並且導電性高的物體，則不需挑選被鍍物。特別適合於在使用光阻膜8來圖型化的矽晶圓的電路上或GaAs晶圓等的化合物晶圓的電路上形成金凹凸。
本發明之氰系鍍金浴，以在pH4.0~8.0使用為佳，在pH5.0~7.0使用為較佳。在pH未滿4.0的情況 下，陰極電流效率會降低，所得到的金被膜的膜厚不足。在pH超過8.0的情況下，所得到的金被膜的外觀會變紅色。
本發明之氰系鍍金浴的液溫係以30~80℃為佳，以40~70℃為較佳。若鍍浴的液溫脫離上述範圍，則陰極電流效率會降低，或損害鍍金浴的安定性，故不適合。
在使用本發明之氰系鍍金浴的情況，電流密度需考量鍍液的組成或液溫、其他條件來設定。所以電流密度無法一概而定，例如在液溫55℃下使用金濃度為8g/L的鍍液的情況，宜設定在0.5~1.0A/dm2。並未設定在適當的電流密度的情況下，會有鍍敷外觀或鍍膜的特性發生異常的顧慮。另外，還有鍍浴變得不安定，鍍液成分發生分解的情形。
鍍金後，半導體晶圓1的光阻膜8會被溶劑溶解除去。藉由除去光阻膜8，並未被金凹凸7覆蓋的區域的UBM層6會露出。露出的UBM層6可藉由蝕刻等而除去。藉此，在並未被金凹凸7覆蓋的區域，鈍化膜3會露出。被金凹凸7覆蓋的UBM層6不會在此步驟被除去，而能夠維持積層構造。
(3)熱處理步驟
在除去UBM層6與光阻膜8之後，對於形成了金凹凸7的半導體晶圓1在200~300℃下實施熱處理。熱處 理時間為5分鐘以上，宜為30~600分鐘。熱處理可使用精密烘箱等。精密烘箱由於能夠使箱內部在所設定的溫度保持一定時間，而達到熱處理所需的時間，因此適合於該熱處理。
在熱處理後，半導體晶圓1會自然冷卻。在溫度降低的過程中，藉由金的再結晶化，被膜硬度發生變化。藉由上述形成方法所得到的金凹凸的被膜硬度為70~120HV，硬度比以往的金凹凸更高。
藉由補充控制金源或構成鍍液的成分，本發明之氰系鍍金浴可使用2次以上。「1次」是指鍍金浴中的金全部消耗於鍍敷的狀態。
[實施例]
以下藉由實施例對本發明作具體說明。本發明不受這些實施例所限定。
被鍍物採用基材剖面組成為Au/TiW/SiO2的矽晶圓。矽晶圓的光阻膜採用負型光阻(JSR公司製品名：THB-121N)。在光阻膜設置了兩個以20μm的排列間隔來圖型化的開口部。其中一個開口部的開口形狀為短邊20μm、長邊100μm的長方形。另一個開口部的開口形狀為邊長100μm的正方形。
依照表1-2所記載的組成，調製出實施例1~12、比較例1~5的鍍液。將被鍍物浸漬於所調製出的鍍液1L中，在表1-2所記載的條件下進行電鍍操作至金膜 厚成為15μm為止，然後進行熱處理。依照以下記載的方法來測定所得到的金凹凸的物性。測定結果記載於表1-2。
[被膜硬度(維克氏硬度；HV)]
形成於被鍍物上的兩個金凹凸中，使用邊長100μm的正方形金凹凸來測定熱處理前及在250℃熱處理30分鐘之後的金凹凸的硬度。使用Mitutoyo公司製的微小硬度試驗機HM-221來進行測定。測定條件是以25gf的荷重將測定壓子保持10秒鐘。
[鍍浴的安定性]
對被鍍物實施鍍金，然後以目視觀察鍍金浴的狀態。
○：在鍍金浴並未觀察到分解或沉澱。
×：在鍍金浴觀察到分解或沉澱。
[鍍膜外觀]
使用顯微鏡觀察形成於被鍍物的金凹凸的表面外觀，以目視來評估色調、斑點、表面粗糙度。
○：關於色調、斑點並未觀察到異常。
×：關於色調、斑點觀察到異常。
[鍍液滲透現象]
使用顯微鏡觀察形成於被鍍物的金凹凸的表面外觀， 以目視來評估鍍液的滲透現象。
○：並未觀察到鍍液滲透現象。
×：觀察到鍍液滲透現象。
實施例1~12所形成的金凹凸在熱處理後的被膜硬度任一者皆在70~120HV的範圍內，且具有高硬度。任一者的金凹凸的色調皆為檸檬黃，並且沒有斑點，具有半光澤~無光澤的良好外觀。鍍浴的安定性亦良好。
比較例1所形成的金凹凸在熱處理後的被膜硬度未滿70HV，且具有低硬度。色調為檸檬黃，並且沒有斑點，具有半光澤~無光澤的良好外觀。鍍浴的安定性 良好。
比較例2所形成的金凹凸在熱處理後的被膜硬度未滿70HV，且具有低硬度。另外，在光阻與晶圓之間觀察到鍍液的滲透現象。所得到的凹凸的外觀為沒有斑點，具有半光澤~無光澤的良好外觀。鍍浴的安定性良好。
比較例3所形成的金凹凸在熱處理後的被膜硬度為90HV，具有高硬度。但是，在光阻與晶圓之間觀察到鍍液的滲透現象。所得到的凹凸的外觀沒有斑點，具有半光澤~無光澤的良好外觀。鍍浴的安定性良好。
比較例4所形成的金凹凸在熱處理後的被膜硬度未滿70HV，且具有低硬度。另外，在光阻與晶圓之間觀察到鍍液的滲透現象。所得到的凹凸的外觀沒有斑點，具有半光澤~無光澤的良好外觀。鍍浴的安定性良好。
比較例5所形成的金凹凸在熱處理後的被膜硬度為90HV，且具有高硬度。另外，在光阻與晶圓之間觀察到鍍液的滲透現象。所得到的凹凸的外觀有斑點。鍍浴的安定性良好。

Claims (4)

  1. 一種氰系鍍金浴，其特徵為含有：以金濃度而計為0.1~15g/L且作為金源的氰化金鹽、以草酸而計為2.5~50g/L的草酸鹽、5~100g/L的無機酸傳導鹽、0.1~50g/L的水溶性多糖類、及以金屬濃度而計為0.1~100mg/L的結晶調整劑。
  2. 如申請專利範圍第1項之氰系鍍金浴，其中前述水溶性多糖類係選自糊精、α-環糊精、β-環糊精及聚葡萄醣的1種或兩種以上。
  3. 如申請專利範圍第1項之氰系鍍金浴，其中前述結晶調整劑係選自Tl化合物、Pb化合物及As化合物的1種或兩種以上。
  4. 一種凹凸形成方法，其係藉由使用如申請專利範圍第1至3項中任一項之氰系鍍金浴，在經過圖型化的半導體晶圓上實行鍍金，然後在200~300℃下熱處理5~600分鐘，形成被膜硬度為70~120HV之金凹凸。
TW104118481A 2014-06-11 2015-06-08 氰系鍍金浴及使用其之凹凸形成方法 TWI617707B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014120323A JP6393526B2 (ja) 2014-06-11 2014-06-11 シアン系電解金めっき浴及びこれを用いるバンプ形成方法
JP2014-120323 2014-06-11

Publications (2)

Publication Number Publication Date
TW201610240A TW201610240A (zh) 2016-03-16
TWI617707B true TWI617707B (zh) 2018-03-11

Family

ID=54833323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104118481A TWI617707B (zh) 2014-06-11 2015-06-08 氰系鍍金浴及使用其之凹凸形成方法

Country Status (5)

Country Link
JP (1) JP6393526B2 (zh)
KR (2) KR20170016823A (zh)
CN (1) CN106460213B (zh)
TW (1) TWI617707B (zh)
WO (1) WO2015190218A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105543910B (zh) * 2015-12-25 2018-01-30 西南石油大学 一种镍‑钨合金复合镀层及其制备方法
WO2022140770A1 (en) * 2020-12-21 2022-06-30 Northwestern University SUPRAMOLECULAR GOLD STRIPPING FROM ACTIVATED CARBON USING α-CYCLODEXTRIN
CN113913879B (zh) * 2021-09-30 2022-08-09 深圳市联合蓝海黄金材料科技股份有限公司 无氰电镀金镀液及其应用和电镀制金凸块的方法以及金凸块和电子部件
CN116240597B (zh) * 2022-12-29 2024-03-26 华为技术有限公司 电镀金镀液及其应用
CN115928161A (zh) * 2022-12-29 2023-04-07 华为技术有限公司 电镀金镀液及其应用、金凸块及其制备方法、电子部件和电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201211323A (en) * 2010-03-26 2012-03-16 N E Chemcat Corp Cyanide based electrolytic gold plating solution and plating method using same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3562120A (en) * 1966-09-07 1971-02-09 Sel Rex Corp Plating of smooth,semibright gold deposits
JPS5684495A (en) * 1979-12-12 1981-07-09 Electroplating Eng Of Japan Co Pure gold plating liquid
JPH0959792A (ja) * 1995-08-22 1997-03-04 Shinko Electric Ind Co Ltd 亜硫酸金めっき液
JP4856802B2 (ja) * 1999-03-31 2012-01-18 日本表面化学株式会社 金属表面処理方法
CN1394987A (zh) * 2002-08-20 2003-02-05 中国科学院电子学研究所 不被镍置换的镀金溶液
JP4186716B2 (ja) * 2003-06-04 2008-11-26 三菱化学株式会社 金メッキ液および金メッキ方法
JPWO2006049021A1 (ja) * 2004-11-02 2008-05-29 三菱化学株式会社 金メッキ液および金メッキ方法
JP4713290B2 (ja) * 2005-09-30 2011-06-29 エヌ・イーケムキャット株式会社 金バンプ又は金配線の形成方法
JP2007321213A (ja) * 2006-06-02 2007-12-13 Shinko Electric Ind Co Ltd 電解金めっき液及びその管理方法
JP4925792B2 (ja) * 2006-11-07 2012-05-09 メタローテクノロジーズジャパン株式会社 バンプ形成用非シアン系電解金めっき浴
JP5336785B2 (ja) 2007-08-07 2013-11-06 メタローテクノロジーズジャパン株式会社 バンプ形成用非シアン系電解金めっき浴及びバンプ形成方法
CN103290440B (zh) * 2012-02-22 2016-12-14 美泰乐科技(日本)股份有限公司 金凸点形成用非氰系电解镀金浴及金凸点形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201211323A (en) * 2010-03-26 2012-03-16 N E Chemcat Corp Cyanide based electrolytic gold plating solution and plating method using same

Also Published As

Publication number Publication date
TW201610240A (zh) 2016-03-16
JP2016000839A (ja) 2016-01-07
WO2015190218A1 (ja) 2015-12-17
CN106460213A (zh) 2017-02-22
KR20170016823A (ko) 2017-02-14
KR20190057163A (ko) 2019-05-27
JP6393526B2 (ja) 2018-09-19
CN106460213B (zh) 2019-01-29

Similar Documents

Publication Publication Date Title
TWI617707B (zh) 氰系鍍金浴及使用其之凹凸形成方法
TWI477660B (zh) 凸塊成形用非氰系電解鍍金浴
TWI420609B (zh) The gold bump or gold wire is formed with a non-cyanide gold plating bath
US9142501B2 (en) Under ball metallurgy (UBM) for improved electromigration
KR101688262B1 (ko) 기판 상에 솔더 합금 성막을 형성하는 방법
JP5808403B2 (ja) はんだ堆積物を基板上に形成する方法
JP6015239B2 (ja) 端子構造、並びにこれを備える半導体素子及びモジュール基板
KR101223861B1 (ko) 금 범프 또는 금 배선의 형성 방법
US20150348875A1 (en) Semiconductor device
US20090218230A1 (en) Method of producing electronic component
JP6155571B2 (ja) 端子構造、並びにこれを備える半導体素子及びモジュール基板
CN103290440B (zh) 金凸点形成用非氰系电解镀金浴及金凸点形成方法
JP4759416B2 (ja) 非シアン無電解金めっき液及び無電解金めっき方法
JP2009071093A (ja) バンプ及びバンプ形成方法
US10914018B2 (en) Porous Cu on Cu surface for semiconductor packages
JP5620798B2 (ja) 金バンプ形成用非シアン系電解金めっき浴、及び金バンプ形成方法
CN110115116B (zh) 在接触垫上形成可焊接焊料沉积物的方法
KR101137757B1 (ko) 돌기 전극의 형성 방법 및 치환 금 도금액
TWI513864B (zh) Preparation method of non - cyanide electrolytic gold plating bath and gold bump for forming gold bump
KR20130095481A (ko) 금 범프 형성용 비시안계 전해 금 도금욕, 및 금 범프 형성 방법