KR101137757B1 - 돌기 전극의 형성 방법 및 치환 금 도금액 - Google Patents

돌기 전극의 형성 방법 및 치환 금 도금액 Download PDF

Info

Publication number
KR101137757B1
KR101137757B1 KR1020090125322A KR20090125322A KR101137757B1 KR 101137757 B1 KR101137757 B1 KR 101137757B1 KR 1020090125322 A KR1020090125322 A KR 1020090125322A KR 20090125322 A KR20090125322 A KR 20090125322A KR 101137757 B1 KR101137757 B1 KR 101137757B1
Authority
KR
South Korea
Prior art keywords
gold
gold plating
plating solution
less
film
Prior art date
Application number
KR1020090125322A
Other languages
English (en)
Other versions
KR20100070998A (ko
Inventor
게이이치 사와이
후지오 아고
하지메 오다
다카시 도츠카
도시오 구즈시마
Original Assignee
니혼 엘렉트로플레이팅 엔지니어스 가부시키가이샤
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼 엘렉트로플레이팅 엔지니어스 가부시키가이샤, 샤프 가부시키가이샤 filed Critical 니혼 엘렉트로플레이팅 엔지니어스 가부시키가이샤
Publication of KR20100070998A publication Critical patent/KR20100070998A/ko
Application granted granted Critical
Publication of KR101137757B1 publication Critical patent/KR101137757B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/42Coating with noble metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(과제) 저비용이고 간략화된 돌기 전극의 형성 방법, 및 이것에 사용하는 치환 금 도금액을 제공한다.
(해결수단) 본 발명에 관련된 범프 (2) 의 형성 방법은, 전극 (12) 상에 형성된 도전성 코어 (21) 의 표면을 아황산칼륨과 폴리에틸렌이민 또는 그 유도체를 함유하는 치환 금 도금액을 사용하여 피복하는 피복 공정을 포함하고, 1 회의 피복 공정에 있어서 두께 0.1 ㎛ 이상 0.5 ㎛ 이하의 금막 (22) 을 코어 (21) 의 표면에 형성한다. 이로써, 범프 (2) 를 형성하기에 충분한 막두께의 금막 (22) 을 형성하기 때문에, 피복 처리를 반복하여 실시할 필요가 없다. 그 결과, 제조 공정을 간략화하고, 비용을 저감시킬 수 있게 된다.
돌기 전극, 치환 금 도금액

Description

돌기 전극의 형성 방법 및 치환 금 도금액{METHOD FOR FORMING PROJECTION ELECTRODE AND SUBSTITUTED GOLD PLATING SOLUTION}
본 발명은, 반도체 장치에 있어서의 접속 단자가 되는 돌기 전극의 형성 방법 및 치환 금 도금액에 관한 것이다.
반도체 장치는, 그 트랜지스터 및 배선의 크기가 축소되어 그 단위 면적당 집적도가 높아지고 있기 때문에, 제조 비용이 저감한다. 한편에선, 반도체 장치의 기능은 대규모화 및 다양화되고 있다. 반도체 장치의 제조 비용 중, 반도체 칩을 제조하는 공정 (이하, 전반 공정이라고 한다) 에서의 비용은 크게 감소하였지만, 전자 부품으로서 완성시키기 위해 패키징하고, 전자 회로 기판에 조립해 넣는 공정 (이하, 후반 공정이라고 한다) 에서의 비용은 그다지 감소되지 않았다. 이 후반 공정에서의 비용은 반도체 장치의 제조 비용에 있어서 큰 비율을 차지하는 경향이 강해지고 있어, 반도체 장치의 제조 비용 저감에 대한 큰 저해 요인이 되고 있다.
액정 패널 구동용의 반도체 장치에 있어서는, 시장의 가혹한 저가격 요구에 추가하여 고품질이며 또한 다단자화하는 것이 요구되어 있어, 이들에 대응하기 위 해서 후반 공정에 드는 비용이 전체의 과반을 차지하게 되었다. 또한, 최근에는 귀금속 가격의 고등 (高騰) 이 계속되고 있다. 그 때문에, 액정 패널 구동용의 반도체 장치에 있어서의 반도체 칩에 형성하는 돌기 전극 (이하, 범프라고도 한다) 은, 범프 전체가 금 (Au) 에 의해 구성되어 있는 종래의 구성에서, 범프의 주구성부는 비귀금속이고, 표면만이 금에 의해 구성되어 있는 신방식의 구성으로 변화되고 있다. 이러한 신방식의 범프를 형성하는 방법으로서, 범프의 주구성부를 니켈 (Ni) 합금으로 하고, 그 표면에 무전해 도금 기술을 사용하여 금 도금을 실시하는 방법이 알려져 있으며, 그 방법은 비용 저하에 유리한 방법으로 여겨지고 있다. 또, 범프에 있어서의 금 도금은, 그 후의 실장시 접합 특성을 양호하게 하기 위해, 두께 0.1 ㎛ 이상의 금 피막을 형성 (후막 형성) 하는 것이 바람직하다.
종래의, Ni 또는 Ni 합금 표면의 금 도금 방법에 있어서는, 먼저 치환 금 도금에 의해 0.03 ~ 0.05 ㎛ 의 얇은 금 피막을 형성 (박막 형성) 하고, 계속해서 환원 금 도금에 의해 원하는 두께의 금 피막을 형성하는 방법이 일반적으로 알려져 있다 (특허 문헌 1 참조).
또한, 특허 문헌 2 에는, 착화제 (錯化劑), 수용성 은 화합물을 함유하고, 또한 임의로 수용성 탈륨 화합물, 수용성 납 화합물, 수용성 구리 화합물, 수용성 니켈 화합물 또는 이들의 조합을 함유하는 치환 무전해 금 도금액에 관해서 기재되어 있다. 또한, 특허 문헌 2 에는, 금 도금에 의해 금 피막을 박막 형성한 후에, 동일한 금 도금액을 사용하여 금 피막을 후막 형성하는 것이 기재되어 있다.
그리고, 특허 문헌 3 에는, 자기 촉매형 후막 형성 무전해 금 도금의 하지 (下地) 로서, 금 피막을 박막 형성하기 위한 치환 무전해 금 도금액이 기재되어 있고, 하지로서 금 피막을 박막 형성한 후에, 원하는 두께의 금 피막을 형성하기 위해 추가로 금 도금 처리를 실시하고 있다.
그리고 또, 특허 문헌 4 에는, 금 도금에 있어서 하지 금속의 침식을 적게 하고, 금 도금 피막과 하지 금속의 밀착성을 향상시키기 위해서, 폴리에틸렌이민을 첨가한 무전해 금 도금액을 사용하는 것이 개시되어 있다.
(선행 기술 문헌)
특허 문헌 1 : 일본 공개특허공보 평6-232136호 (1994년 8월 19일 공개)
특허 문헌 2 : 국제 공개 제02/16668호 팜플렛 (2002년 2월 28일 공개)
특허 문헌 3 : 일본 공개특허공보 평4-314870호 (1992년 11월 6일 공개)
특허 문헌 4 : 일본 공개특허공보 제2003-13248호 (2003년 1월 15일 공개)
상기 서술한 종래의 금 도금 방법에서는, 1 회의 금 도금 공정에서 형성되는 금 피막의 두께는 0.1 ㎛ 이하로서, 금 도금에 의해 돌기 전극에 금 피막을 두께 0.1 ㎛ 이상으로 후막 형성하는 경우, 2 회 이상의 금 도금 공정 (박막 형성 공정을 실시한 후에 후막 형성 공정을 실시하는 등) 이 필요하였다. 이것에 의해 제조 공정이 번잡화되고, 또한 제조 비용을 저감시키는 것이 곤란하다는 문제를 가지고 있다.
본 발명은, 1 회의 금 도금 공정만으로, 돌기부 표면에 양호한 접합 특성을 갖는, 금을 함유한 막 (금막) 을 후막 형성할 수 있는 돌기 전극의 형성 방법 및 치환 금 도금액을 제공하고, 그 결과, 제조 공정을 간략화하고, 비용을 저감시키는 것을 목적으로 한다.
본 발명에 관련된 돌기 전극의 형성 방법은, 전극 상에 형성된 도전성 돌기부의 표면에, 아황산칼륨과 폴리에틸렌이민 또는 그 유도체를 함유하는 치환 금 도금액을 사용하여 피복막을 형성하는 피복 공정을 포함하고, 1 회의 상기 피복 공정에 있어서, 두께 0.1 ㎛ 이상 0.5 ㎛ 이하의 피복막을 상기 돌기부의 표면에 형성하는 것을 특징으로 하고 있다.
상기 구성이라면, 전극 상에 형성된 도전성 돌기부의 표면을 아황산칼륨과 폴리에틸렌이민 또는 그 유도체를 함유하는 치환 금 도금액을 사용하여 피복하기 때문에, 1 회의 피복 공정에 있어서 두께 0.1 ㎛ 이상 0.5 ㎛ 이하의, 양호한 접합 특성을 갖는 피복막을 상기 돌기부의 표면에 형성할 수 있다. 즉, 돌기 전극을 형성하기에 충분한 막두께의 피복막을 1 회의 피복 처리에 의해 형성할 수 있기 때문에, 피복 처리를 반복하여 실시할 필요가 없다. 그 결과, 돌기 전극의 제조 공정을 간략화하고, 제조 비용을 저감시킬 수 있다.
본 발명에 관련된 돌기 전극의 형성 방법에 있어서 형성하는 피복막은 0.1 ㎛ 이상이기 때문에, 그 막에 의해 돌기부를 완전히 피복할 수 있고, 돌기 전극으로서의 저항치를 낮게 유지할 수 있다. 또한, 본 발명에 관련된 돌기 전극의 형성 방법에 있어서 형성하는 피복막은 0.5 ㎛ 이하이기 때문에, 돌기부로서의 충분한 기능을 구비하면서, 제조 비용을 낮게 할 수 있다.
본 발명에 관련된 돌기 전극의 형성 방법에 있어서 사용하는 치환 금 도금액은 아황산칼륨을 함유하고 있음으로써, 당해 아황산칼륨이 금의 석출 속도를 향상시키기 때문에, 1 회의 피복 공정만으로 충분한 두께의 금막을 형성할 수 있다. 또한, 치환 금 도금액이 폴리에틸렌이민 또는 그 유도체를 추가로 함유하고 있음으로써, 외관, 접합 특성 등이 우수한 균일한 금막을 형성할 수 있다. 따라서, 돌기부 표면에, 1 회의 피복 공정만으로, 충분한 두께를 갖고, 또한 외관이 우수한 균일한 금막을 후막 형성할 수 있다.
또한, 본 발명에 관련된 돌기 전극의 형성 방법에 있어서는, 상기 치환 금 도금액은, 상기 아황산칼륨을 50 ㎎/ℓ 이상 500 ㎎/ℓ 이하 함유하고 있는 것이 바람직하다.
본 발명에 관련된 돌기 전극의 형성 방법에 있어서 사용하는 치환 금 도금액에 함유되는 아황산칼륨이 50 ㎎/ℓ 이상이면, 충분한 도금 속도가 얻어지고, 또한 500 ㎎/ℓ 이하이면, 도금액이 불안정해지지 않아 자기 분해를 일으키지 않기 때문에, 보다 안정적으로 돌기 전극을 형성하기에 충분히 두꺼운 금막을 형성할 수 있다.
또한, 본 발명에 관련된 돌기 전극의 형성 방법에 있어서는, 상기 치환 금 도금액은, 상기 폴리에틸렌이민 또는 그 유도체를 0.01 ㎎/ℓ 이상 10 ㎎/ℓ 이하 함유하고 있는 것이 바람직하다.
본 발명에 관련된 돌기 전극의 형성 방법에 있어서 사용하는 치환 금 도금액에 함유되는 폴리에틸렌이민 또는 그 유도체가 0.01 ㎎/ℓ 이상이면, 피복된 금막의 외관이 보다 양호하고, 또한 10 ㎎/ℓ 이하이면, 금의 석출 속도가 저하되지 않으며, 나아가 돌기부의 표면과 금의 밀착 불량을 야기하는 일이 없다. 따라서, 외관, 접합 특성 등이 보다 우수한 균일한 금막을 형성하는 것이 더 용이해진다.
또한, 본 발명에 관련된 돌기 전극의 형성 방법에 있어서는, 상기 치환 금 도금액은, 금량으로서 0.1 g/ℓ 이상 5.0 g/ℓ 이하에 상당하는 금염과, 10 g/ℓ 이상 70 g/ℓ 이하의 아황산칼륨 이외의 아황산염과, 10 g/ℓ 이상 50 g/ℓ 이하의 에틸렌디아민사아세트산염을 추가로 함유하고 있는 것이 바람직하다.
본 발명에 관련된 돌기 전극의 형성 방법에 있어서 사용하는 치환 금 도금액이 금량으로서 0.1 g/ℓ 이상에 상당하는 금염을 함유하고 있으면, 금의 석출 속도를 적절하게 유지할 수 있고, 또한 5.0 g/ℓ 이하에 상당하는 금염을 함유하고 있 으면, 돌기부의 표면과 금의 밀착성을 보다 높일 수 있다. 또한, 아황산염은 금 착물을 안정화시키는 작용을 갖고 있기 때문에, 본 발명에 관련된 돌기 전극의 형성 방법에 있어서 사용하는 치환 금 도금액이, 아황산칼륨 이외에 아황산염을 10 g/ℓ 이상 함유하고 있으면 금이 보다 안정적으로 존재하고, 아황산염을 70 g/ℓ 이하 함유하고 있으면 금의 석출 속도를 저하시키지 않고 높은 생산성을 유지할 수 있다. 또한, 본 발명에 관련된 돌기 전극의 형성 방법에 있어서 사용하는 치환 금 도금액이 에틸렌디아민사아세트산염을 함유하고 있으면, 피복 공정에 있어서 돌기부를 구성하는 금속이 용출되었을 때, 그 금속의 착화제로서 기능할 수 있다. 에틸렌디아민사아세트산염을 10 g/ℓ 이상 함유하고 있으면, 용출된 그 금속의 영향을 작게 할 수 있기 때문에, 보다 양호한 외관의 도금을 형성시킬 수 있다. 또한, 에틸렌디아민사아세트산염의 농도가 50 g/ℓ 이하이면, 보다 저비용으로 돌기 전극을 형성시킬 수 있다.
또한, 본 발명에 관련된 돌기 전극의 형성 방법에 있어서는, 상기 치환 금 도금액은, pH 6 이상 pH 8 이하, 및 45 ℃ 이상 70 ℃ 이하인 것이 바람직하다.
본 발명에 관련된 돌기 전극의 형성 방법에 있어서 사용하는 치환 금 도금액의 pH 가 6 이상이면, 치환 금 도금액이 자기 분해될 우려가 없다. 또한, pH 가 8 이하이면, 금의 석출 속도가 높아져, 충분한 도금 속도를 얻을 수 있다. 또한, 사용하는 치환 금 도금액을 45 ℃ 이상의 조건에 있어서 사용하면, 충분한 도금 속도가 얻어져 단시간에 바람직한 두께의 막을 형성할 수 있다. 또한, 70 ℃ 이하의 조건에 있어서 사용하면, 치환 금 도금액이 자기 분해될 가능성을 낮게 할 수 있으므로, 그 도금액의 안정성을 향상시킬 수 있다.
본 발명에 관련된 치환 금 도금액은, 전극 상에 형성된 도전성 돌기부의 표면에, 1 회의 피복 공정에 있어서 두께 0.1 ㎛ 이상 0.5 ㎛ 이하의 피복막을 형성하기 위한 치환 금 도금액으로서, 아황산칼륨과 폴리에틸렌이민 또는 그 유도체를 함유하는 것을 특징으로 하고 있다.
본 발명에 관련된 치환 금 도금액은, 전극 상에 형성된 도전성 돌기부의 표면에, 1 회의 피복 공정에 있어서 두께 0.1 ㎛ 이상 0.5 ㎛ 이하의 피복막을 형성하기 위해서 사용되는 것으로, 아황산칼륨과 폴리에틸렌이민 또는 그 유도체를 함유하고 있기 때문에, 이것을 돌기 전극의 형성에 사용하면, 돌기 전극을 형성하기에 충분한 막두께이고 양호한 접합 특성을 갖는 피복막을 1 회의 피복 처리에 의해 형성할 수 있어, 피복 처리를 반복하여 실시할 필요가 없다. 그 결과, 돌기 전극의 제조 공정을 간략화하고, 제조 비용을 저감시키는 것이 가능하다.
본 발명에 관련된 치환 금 도금액은 아황산칼륨을 함유하고 있기 때문에, 금의 석출 속도를 향상시킴으로써 충분한 두께의 금막을 형성할 수 있다. 또한, 본 발명에 관련된 치환 금 도금액은 폴리에틸렌이민 또는 그 유도체를 함유하고 있기 때문에, 외관, 접합 특성 등이 우수한 균일한 금막을 형성할 수 있다.
또한, 본 발명에 관련된 1 회의 피복 공정에 있어서 두께 0.1 ㎛ 이상 0.5 ㎛ 이하의 피복막을 형성하기 위한 치환 금 도금액은, 상기 아황산칼륨을 50 ㎎/ℓ 이상 500 ㎎/ℓ 이하 함유하고 있는 것이 바람직하다.
본 발명에 관련된 치환 금 도금액에 함유되는 아황산칼륨이 50 ㎎/ℓ 이상이 면 충분한 도금 속도가 얻어지고, 또한 500 ㎎/ℓ 이하이면, 그 도금액이 불안정해지지 않고 자기 분해를 일으키지 않기 때문에, 보다 안정적으로 필요 충분한 두꺼운 금막을 형성할 수 있다.
또한, 본 발명에 관련된 1 회의 피복 공정에 있어서 두께 0.1 ㎛ 이상 0.5 ㎛ 이하의 피복막을 형성하기 위한 치환 금 도금액은, 상기 폴리에틸렌이민 또는 그 유도체를 0.01 ㎎/ℓ 이상 10 ㎎/ℓ 이하 함유하고 있는 것이 바람직하다.
본 발명에 관련된 치환 금 도금액에 함유되는 폴리에틸렌이민 또는 그 유도체가 0.01 ㎎/ℓ 이상이면, 금 도금의 외관이 보다 양호해지고, 또한 10 ㎎/ℓ 이하이면, 금의 석출 속도가 저하되지 않으며, 나아가 돌기부의 표면과 금의 밀착 불량을 야기하는 일이 없다. 따라서, 외관, 접합 특성 등이 보다 우수한 균일한 금막을 형성하는 것이 더 용이해진다.
또한, 본 발명에 관련된 1 회의 피복 공정에 있어서 두께 0.1 ㎛ 이상 0.5 ㎛ 이하의 피복막을 형성하기 위한 치환 금 도금액은, 금량으로서 0.1 g/ℓ 이상 5.0 g/ℓ 이하에 상당하는 금염과, 10 g/ℓ 이상 70 g/ℓ 이하의 아황산염과, 10 g/ℓ 이상 50 g/ℓ 이하의 에틸렌디아민사아세트산염을 추가로 함유하고 있는 것이 바람직하다.
본 발명에 관련된 치환 금 도금액이 금량으로서 0.1 g/ℓ 이상에 상당하는 금염을 함유하고 있으면, 금의 석출 속도를 적절하게 유지할 수 있고, 또한 5.0 g/ℓ 이하에 상당하는 금염을 함유하고 있으면, 돌기부의 표면과 금의 밀착성을 보다 높일 수 있다. 또한, 아황산염은 금 착물을 안정화시키는 작용을 갖고 있기 때 문에, 본 발명에 관련된 치환 금 도금액이, 아황산칼륨 이외에 아황산염을 10 g/ℓ 이상 함유하고 있으면 금이 보다 안정적으로 존재하고, 아황산염을 70 g/ℓ 이하 함유하고 있으면 금의 석출 속도를 저하시키지 않고 보다 높은 생산성을 유지할 수 있다. 또한, 본 발명에 관련된 치환 금 도금액이 에틸렌디아민사아세트산염을 함유하고 있으면, 금 도금 공정에서 돌기부를 구성하는 금속이 용출되었을 때, 그 금속의 착화제로서 기능할 수 있다. 그리고 본 발명에 관련된 치환 금 도금액이 에틸렌디아민사아세트산염을 10 g/ℓ 이상 함유하고 있으면, 용출된 그 금속의 영향을 작게 할 수 있기 때문에, 보다 양호한 외관의 도금을 형성시킬 수 있다. 또한, 에틸렌디아민사아세트산염을 50 g/ℓ 이하 함유하고 있으면, 보다 저비용으로 도금을 형성시킬 수 있다.
본 발명에 관련된 돌기 전극의 형성 방법은, 이상과 같이, 전극 상에 형성된 도전성 돌기부의 표면에 아황산칼륨과 폴리에틸렌이민 또는 그 유도체를 함유하는 치환 금 도금액을 사용하여 피복막을 형성하는 피복 공정을 포함하고, 1 회의 상기 피복 공정에 있어서 두께 0.1 ㎛ 이상 0.5 ㎛ 이하의 피복막을 상기 돌기부의 표면에 형성하기 때문에, 돌기 전극을 형성하기에 충분한 막두께이고 양호한 접합 특성을 갖는 피복막을 1 회의 피복 처리에 의해 형성할 수 있기 때문에, 피복 처리를 반복하여 실시할 필요가 없다. 그 결과, 제조 공정을 간략화하고, 비용을 저감시킬 수 있게 된다.
본 발명에 관련된 치환 금 도금액은, 전극 상에 형성된 도전성 돌기부의 표 면에, 1 회의 피복 공정에 있어서 두께 0.1 ㎛ 이상 0.5 ㎛ 이하의 피복막을 형성하기 위해서 사용되는 것으로, 아황산칼륨과 폴리에틸렌이민 또는 그 유도체를 함유하고 있기 때문에, 이것을 돌기 전극의 형성에 사용하면, 돌기 전극을 형성하기에 충분한 막두께의 피복막을 1 회의 피복 처리에 의해 형성할 수 있어, 피복 처리를 반복하여 실시할 필요가 없다. 그 결과, 돌기 전극의 제조 공정을 간략화하고, 제조 비용을 저감시키는 것이 가능하다.
본 발명에 관련된 돌기 전극의 형성 방법은, 전극 상에 형성된 도전성 돌기부의 표면을 아황산칼륨과 폴리에틸렌이민 또는 그 유도체를 함유하는 치환 금 도금액을 사용하여 피복하는 피복 공정을 갖는다. 본 명세서 중에 있어서 돌기 전극은, 전극에 전기적으로 접속되어 있는 돌기된 전극을 의도하며, 예를 들어 반도체 장치 등에 형성되는 접속 단자 등이어도 되고, 범프라고 하는 경우도 있다.
본 발명에 관련된 돌기 전극의 형성 방법에 있어서의 일 실시형태에 관해서 도 1a ~ 도 1c 를 참조하여 이하에 설명하는데, 본 발명은 이 형태에 한정되는 것은 아니다. 도 1a ~ 도 1c 는, 본 발명에 관련된 범프 (돌기 전극 : 2) 의 형성 방법의 일 실시형태에 있어서의 각 공정을 모식적으로 나타내는 단면도이다.
〔코어 형성 공정〕
먼저, 범프 (2) 의 코어 (돌기부 : 21) 를 형성하는 공정 (코어 형성 공정) 에 관해서 이하에 설명한다. 또, 본 실시형태에 있어서는, 상기 서술한 피복 공정 전에 코어 형성 공정을 실시하는 예에 관해서 설명하지만, 본 발명에 있어서 는, 전극 (12) 상에 형성된 도전성 코어 (21) 를 별도 준비하고, 후술하는 피복 공정을 실시해도 된다.
코어 (21) 를 형성하는 공정에서는, 먼저 도 1a 에 나타내는 바와 같이, 표면 상에 전극 (12) 이 형성된 기판 (1) 을 준비한다. 전극 (12) 의 기판 (1) 에 접해 있지 않은 쪽의 면은, 그 일부가 노출되도록 절연막 (11) 에 의해 덮여 있다. 기판 (1) 과 전극 (12) 은, 접착제 등에 의해 접착되어 있어도 된다.
기판 (1) 으로서는, 예를 들어 반도체 장치에 있어서 통상적으로 사용되고 있는 기판이면 되고, 실리콘 기판, 유리 기판 등을 바람직하게 사용할 수 있다. 전극 (12) 으로서는, 반도체 장치에 있어서 통상적으로 사용되고 있는 전극이면 되고, 패드 형상의 전극 패드 등을 바람직하게 사용할 수 있다. 전극 (12) 은, 예를 들어, 알루미늄 (Al), 구리 (Cu), 또는, 알루미늄-규소 합금 (Al-Si), 알루미늄-구리 합금 (Al-Cu), 알루미늄-규소-구리 합금 (Al-Si-Cu) 등의 알루미늄 합금, 등에 의해 구성되는 것을 사용할 수 있다.
다음으로, 도 1b 에 나타내는 바와 같이, 전극 (12) 및 절연막 (11) 상에 코어 (21) 를 형성한다. 코어 (21) 는 도전성을 갖는 금속에 의해 구성하여, 전극 (12) 에 전기적으로 접속되도록 형성한다.
코어 (21) 를 구성하는 금속으로서는, 치환 금 도금액에 의한 도금에 있어서 금과의 치환이 일어나는 금속을 사용하는 것이 바람직하고, 예를 들어, 니켈 (Ni), 니켈 합금, 주석 (Sn), 구리 (Cu) 등을 들 수 있다. 이들 금속으로 코어 (21) 를 구성하면, 그 후의 피복 공정에 있어서 효율적으로 금 도금을 실시할 수 있다. 형성하는 코어 (21) 의 형상은 특별히 한정되지 않지만, 범프가 외부의 단자 등에 접속되는 경우에 그 단자와 접속 가능한 형상인 것이 바람직하다.
코어 (21) 는, 예를 들어 니켈과 같은 금속을 함유하는 무전해 도금액을 사용하여, 절연막 (11) 및 전극 (12) 상에 당해 금속을 석출시킴으로써 형성할 수 있다. 니켈을 주된 구성 성분으로 함유하는 코어를 형성하는 경우, 후술하는 실시예에 나타내는 바와 같이, 먼저 실리콘 기판에 형성된 알루미늄 전극의 표면에 아연을 치환 석출시킨다 (징케이트 (zincate) 처리). 이와 같이, Al 과 아연을 치환하여 전극 (12) 표면에 아연 입자를 생성함으로써, Al 이 과도하게 용해되어, Al 과 Ni 의 밀착성이 저하되는 것을 막을 수 있다. 그 후, 무전해 니켈 도금액을 사용하여 원하는 크기 (또는 높이) 가 될 때까지 니켈을 석출시킨다. 이 때, 징케이트 처리에 의해 전극 (12) 표면에 아연 입자가 생성되어 있으면, 아연 입자와 Ni 가 치환되고, 그 후 지속적으로 Ni 가 석출된다. 그 결과, 전극 (12) 의 표면에 Ni 에 의해 구성되는 돌기부 (21) 를 효율적으로 형성시킬 수 있다.
또, 코어 (21) 를 형성하는 방법은 이것에 한정되지 않고, 예를 들어, 공지된 포토리소그래피 기술을 이용하여 기판 (1) 상에 코어 (21) 를 형성시키는 부분이 개구된 마스크 패턴을 절연물에 의해 형성하고, 공지된 전해 도금 기술을 이용하여 코어 (21) 를 형성하는 방법 등을 이용할 수 있다.
〔피복 공정〕
이어서, 도 1c 에 나타내는 바와 같이, 코어 (21) 의 표면에 금막 (피복막 : 22) 을 형성하는 피복 공정을 실시한다. 이로써, 코어 (21) 와 금막 (22) 을 포함하는 범프 (2) 를 형성할 수 있다.
피복 공정에서는, 아황산칼륨과 폴리에틸렌이민 또는 그 유도체를 함유하는 본 발명에 관련된 치환 금 도금액을 사용하여, 코어 (21) 의 표면을 금막 (22) 으로 피복한다. 피복 공정에서는, 코어 (21) 의 표면을 본 발명에 관련된 치환 금 도금액에 접촉시켜, 치환 도금에 의해 코어 (21) 의 표면에 금을 석출시킨다. 치환 도금이란 무전해 도금의 일종으로, 도금액으로부터 금속을 피도금면에 석출시키는 방법이다.
코어 (21) 의 표면을 본 발명에 관련된 치환 금 도금액에 접촉시키는 방법으로는, 예를 들어, 코어 (21) 의 표면을 치환 금 도금액에 침지하는 방법, 코어 (21) 의 표면에 치환 금 도금액을 분사하는 방법, 코어 (21) 를 형성한 기판 (1) 에 직교하는 축을 중심으로 기판 (1) 을 회전시켜 치환 금 도금액을 코어 (21) 의 표면에 적하하는 방법 등을 이용할 수 있다.
본 발명에 있어서, 코어 (21) 를 본 발명에 관련된 치환 금 도금액을 사용하여 치환 도금하는 경우, 코어 (21) 는 금보다 이온화 경향이 높은 금속에 의해 구성되어 있는 것이 바람직하다. 예를 들어, 코어 (21) 가 니켈 또는 니켈 합금에 의해 구성되어 있는 경우에는 코어 (21) 를 구성하는 금속의 이온화 경향이 금보다 높기 때문에, 치환 금 도금액에 접촉하면, 그 표면에 있어서 코어 (21) 를 구성하는 금속이 전자를 방출하고 용해된다. 그 결과, 도금액 중의 금이 당해 전자를 받아들여 코어 (21) 표면에 석출된다. 이로써, 코어 (21) 의 표면에 금막 (22) 을 효율적으로 형성할 수 있다.
또한, 피복 공정에 있어서, 본 발명에 관련된 치환 금 도금액을 사용하여 코어 (21) 표면에 금막 (22) 을 형성하면, 1 회의 피복 공정에 있어서 0.1 ㎛ 이상 0.5 ㎛ 이하의 두께를 갖는 금막 (22) 을 코어 (21) 의 표면에 형성할 수 있다. 즉, 본 피복 공정에서는, 상기 서술한 치환 금 도금액을 사용한 치환 금 도금 처리를 한번 실시하는 것만으로 범프 (2) 로서 충분한 금막 (22) 을 형성할 수 있기 때문에, 이러한 치환 금 도금 처리를 반복해서 막을 중복하여 적층할 필요가 없다. 여기서, 금막 (22) 이 0.1 ㎛ 보다 얇으면 코어 (21) 의 표면을 완전하게 다 피복할 수 없다는 우려가 있고, 완전하게 피복할 수 없는 경우에는 범프 (2) 로서의 저항치가 상승되어 바람직하지 않다. 그 때문에, 금막 (22) 으로서는 0.1 ㎛ 이상이 바람직하고, 보다 바람직하게는 0.2 ㎛ 이상이다. 또한, 금막 (22) 이 0.5 ㎛ 보다 두꺼운 경우에는 제조 비용의 상승을 초래하기 때문에 바람직하지 않다. 금막 (22) 의 두께는, 코어 (21) 의 표면을 치환 금 도금액에 접촉시키는 시간을 조절함으로써 조절할 수 있다. 따라서, 코어 (21) 를 치환 금 도금액에 접촉시키는 시간은, 금막 (22) 의 바람직한 두께에 기초하여 설정하면 된다.
〔치환 금 도금액〕
여기서, 본 발명에 관련된 전극 상에 형성된 도전성 돌기부의 표면에, 1 회의 피복 공정에 있어서 두께 0.1 ㎛ 이상 0.5 ㎛ 이하의 피복막을 형성하기 위한 치환 금 도금액 (설명의 편의를 위해, 이하 간단하게 「본 발명에 관련된 치환 도금액」이라고 한다) 에 관해서 이하에 설명한다. 본 발명에 관련된 치환 금 도 금액은, 전극 (12) 상에 형성된 코어 (21) 의 표면에, 1 회의 피복 공정에 있어서 두께 0.1 ㎛ 이상 0.5 ㎛ 이하의 금막 (22) 을 형성하기 위해서 사용할 수 있고, 아황산칼륨과 폴리에틸렌이민 또는 그 유도체를 함유하고 있다. 본 발명에 관련된 치환 금 도금액은 아황산 이온을 포함하고 있기 때문에, 아황산계 치환 금 도금액이라고 하는 경우도 있다.
치환 금 도금액은, 치환 도금에 의해 피도금물을 금으로 피복하기 위한 도금액으로, 주된 구성 성분으로서, 금을 함유하는 염, pH 완충제, 및 착화제를 함유하고 있는 것을 의도한다. 치환 금 도금액은 상기 이외에도, 석출되는 금의 결정을 개질하거나, 석출 속도를 촉진하거나 하기 위한 첨가제가 첨가되어 있어도 된다. 치환 금 도금액은, 환원 금 도금을 실시하기 위한 도금액 (환원 금 도금액) 과 같이, 자기 촉매 작용에 의해 금을 석출시키는 환원제나 도금액의 자기 분해를 억제하는 안정제 등을 함유할 필요없이, 조성이 단순하기 때문에, 조제가 용이함과 함께 저비용으로 조제할 수 있다.
또한, 환원 금 도금액은, 액 조성의 변화를 일으키기 쉬워 불안정하고, 또한 범프의 표면 이외에도 금을 석출시키는 경우도 있다. 이에 대하여, 치환 금 도금액은, 환원 금 도금액과 비교하여 안정적이고, 환원제 농도의 관리 등의 필요성이 없기 때문에, 관리가 용이하다는 이점을 가지고 있다.
(아황산칼륨)
본 발명에 관련된 치환 금 도금액에 함유되는 아황산칼륨의 함유량은, 50 ㎎/ℓ 이상 500 ㎎/ℓ 이하인 것이 바람직하다. 아황산칼륨은 금의 석출 속도를 향상시키는 작용을 갖고 있지만, 아황산칼륨이 50 ㎎/ℓ 보다 적으면 그 효과가 충분히 얻어지지 않을 우려가 있다. 또한 500 ㎎/ℓ 보다 많으면 석출 속도는 빨라지지만, 도금액이 불안정해져서 자기 분해를 일으킬 우려가 있다. 따라서, 상기 서술한 농도이면, 안정적으로 충분히 두꺼운 금막 (22) 을 형성하는 것이 더욱 용이해진다. 이와 같이, 본 발명에 관련된 치환 금 도금액은 아황산칼륨을 함유하고 있으므로, 코어 (21) 의 표면이 석출된 금에 의해서 피복된 후에도 계속해서 금을 석출시키기 때문에, 충분한 두께의 금막 (22) 을 형성할 수 있다.
(폴리에틸렌이민 또는 그 유도체)
본 발명에 관련된 치환 금 도금액에 함유되는 폴리에틸렌이민은, 에틸렌이민을 중합한 폴리머이면 된다. 예를 들어, 이러한 폴리에틸렌이민으로서, 특허 문헌 4 (일본 공개특허공보 2003-13248호) 에 기재되어 있는 폴리에틸렌이민 등을 사용할 수 있다. 또한, 폴리에틸렌이민은 그 유도체여도 된다.
또한, 본 발명에 관련된 치환 금 도금액은, 폴리에틸렌이민 또는 그 유도체를 0.01 ㎎/ℓ 이상 10 ㎎/ℓ 이하 함유하고 있는 것이 바람직하다. 폴리에틸렌이민 또는 그 유도체의 함유 농도가 0.01 ㎎/ℓ 보다 적으면, 도금의 외관이 붉은기를 띠고, 또한 거친 석출 결정이 되어, 형성된 범프로서의 기능에 문제가 생기는 경우가 있다. 한편, 폴리에틸렌이민 또는 그 유도체의 함유 농도가 10 ㎎/ℓ 보다 많으면, 금의 석출 속도가 저하되고, 또 코어 (21) 를 구성하는 금속과 금의 밀착 불량을 야기하는 경우가 있다. 또한, 폴리에틸렌이민 또는 그 유도체는, 도금의 외관을 레몬옐로우색으로 가다듬는 작용을 갖고 있다. 따라서 본 발명에 있어서의 치환 금 도금액을 사용하면, 외관, 접합 특성 등이 우수한 균일한 금막 (22) 을 형성할 수 있다.
본 발명에 관련된 치환 금 도금액은, 전극 (12) 상에 형성된 코어의 표면에, 1 회의 피복 공정에 있어서 두께 0.1 ㎛ 이상 0.5 ㎛ 이하의 금막 (22) 을 형성할 수 있다. 즉, 본 발명에 관련된 치환 금 도금액을 범프 (2) 의 형성에 사용하면, 당해 치환 금 도금액을 사용한 금 도금 처리를 한번 실시하는 것만으로 범프 (2) 로서 충분한 금막 (22) 을 형성할 수 있기 때문에, 이러한 금 도금 처리를 반복해서 막을 중복하여 적층할 필요가 없다.
(금염)
또한, 본 발명에 관련된 치환 금 도금액은, 금염을 추가로 함유하고 있는 것이 바람직하다. 이러한 금염으로는 특별히 한정되지 않지만, 예를 들어 아황산금나트륨, 아황산금칼륨, 아황산금암모늄 등을 들 수 있다. 본 발명에 관련된 치환 금 도금액은, 당해 도금액 중의 금량으로서 0.1 g/ℓ 이상 5.0 g/ℓ 이하에 상당하는 금염을 함유하고 있는 것이 바람직하다. 금량이 0.1 g/ℓ 보다 적으면, 금의 석출 속도가 현저히 감소하고, 5.0 g/ℓ 보다 많으면, 돌기부 (21) 를 구성하는 금속과 금의 밀착성을 저하시킬 우려가 있다.
(아황산염)
또한, 본 발명에 관련된 치환 금 도금액은, 아황산칼륨 이외의 아황산염을 추가로 함유하고 있는 것이 바람직하다. 아황산염으로는 특별히 한정되지 않지만, 예를 들어 아황산나트륨, 아황산암모늄 등을 들 수 있다. 본 발명에 관련 된 치환 금 도금액은, 아황산염을 아황산칼륨 이외에 10 g/ℓ 이상 70 g/ℓ 이하 함유하고 있는 것이 바람직하다. 아황산염은 금 착물을 안정화시키는 작용을 가지고 있어, 아황산염이 10 g/ℓ 보다 적으면 금이 불안정해져 침전될 우려가 생기고, 또한 70 g/ℓ 보다 많으면 금이 지나치게 안정적으로 되기 때문에 금의 석출 속도가 저하되어 생산성이 저하된다.
(에틸렌디아민사아세트산염)
또한, 본 발명에 관련된 치환 금 도금액은, 에틸렌디아민사아세트산염을 추가로 함유하고 있는 것이 바람직하다. 에틸렌디아민사아세트산염으로서는, 에틸렌디아민사아세트산, 에틸렌디아민사아세트산이나트륨, 에틸렌디아민사아세트산이나트륨, 에틸렌디아민사아세트산삼칼륨 등을 들 수 있다. 본 발명에 관련된 치환 금 도금액은, 에틸렌디아민사아세트산염을 10 g/ℓ 이상 50 g/ℓ 이하 함유하고 있는 것이 바람직하다. 에틸렌디아민사아세트산염이 10 g/ℓ 보다 적으면, 코어 (21) 로부터 용출된 금속의 영향에 의해 외관이 나빠지는 경우가 있고, 50 g/ℓ 보다 많으면, 재료에 드는 비용이 증가된다. 에틸렌디아민사아세트산염은 피복 공정에 있어서 코어 (21) 로부터 용출되는 금속 이온의 착화제로서의 역할을 하고 있어, 금속 이온과 결합하여 착물을 형성해서 금속 이온을 안정화시킴으로써, 도금하는 대상물 위 이외의 장소로 그 금속 이온을 석출시키지 않는다. 따라서, 보다 양호한 외관의 도금을 형성시킬 수 있다.
본 발명에 관련된 치환 금 도금액은, 45 ℃ ~ 70 ℃ 의 범위에서 사용하는 것이 바람직하고, 보다 바람직하게는 55 ℃ 부근이다. 45 ℃ 보다 낮은 경우에 는, 충분한 도금 속도가 얻어지지 않아, 바람직한 두께의 금막 (22) 을 형성하기 위해 긴 시간을 필요로 하게 된다. 또한, 70 ℃ 를 초과하는 경우에는, 치환 금 도금액의 안정성이 열화되어, 그 도금액의 자기 분해를 일으킬 우려가 있다.
또한, 본 발명에 관련된 치환 금 도금액은 중성 상태로 사용하는 것이 바람직하고, 나아가 pH 6 ~ 8 의 상태로 사용하는 것이 바람직하다. pH 가 6 보다 낮은 경우에는, 치환 금 도금액에 함유되는 착화제가 산화 분해될 가능성이 있고, 또한 그 도금액이 자기 분해될 우려가 있다. 또한, pH 가 8 보다 높은 경우에는, 금의 석출 속도가 저하되어 충분한 도금 속도를 얻기 어려워질 가능성이 높다.
본 발명은 상기 서술한 실시형태에 한정되는 것이 아니라, 청구항에 나타낸 범위에서 여러 가지 변경이 가능하다. 즉, 청구항에 나타낸 범위에서 적절하게 변경한 기술적 수단을 조합하여 얻어지는 실시형태에 관해서도 본 발명의 기술적 범위에 포함된다.
실시예
본 실시예에서는, 먼저 코어 형성 공정에 의해 실리콘 기판 상에 형성된 반도체 소자의 표면에 형성된 알루미늄 전극 상에 니켈로 이루어지는 코어를 형성하였다. 그 후, 피복 공정에 의해 코어에 금막을 피복하여, 범프를 형성하였다. 그리고, 그 범프의 금막에 관해서 막두께, 외관 및 접합 특성을 평가하였다.
코어 형성 공정에서는, 알루미늄 전극 상에 니켈로 이루어지는 코어를 무전해 도금에 의해 형성하였다. 먼저, 멜클리너 SC7001 (멜텍스사 제조) 를 사용하여 탈지 (脫脂) 시킨 후, 멜플레이트 FZ-7350 (멜텍스사 제조) 를 사용하여 제 1 징케이트 처리를 실시하였다. 다음으로, 30 vol% 질산을 사용하여 아연 박리시킨 후, 멜플레이트 FBZ (멜텍스사 제조) 를 사용하여 제 2 징케이트 처리를 실시해서, 알루미늄 전극의 표면에서 알루미늄과 아연을 치환시킴으로써 아연을 석출시켰다. 그리고 멜플레이트 NI869 (멜텍스사 제조) 를 사용하여 무전해 니켈 도금을 30 분간 실시해서, 높이 10 ㎛ 의 코어를 형성하였다.
다음으로, 피복 공정에 있어서, 코어에 금 도금을 실시하여 범프를 형성하였다. 실시예 1 및 비교예 1 ~ 2 에 있어서는, 하기 표 1 에 나타내는 조성의 치환 금 도금액을 사용하고, pH 6.5, 55 ℃ 에서 30 분간 금 도금을 실시하였다.
Figure 112009077746341-pat00001
또한, 피복 공정에 있어서, 비교예 3 에서는, 시판되는 논시안 치환 금 도금액인 프레셔스파브 IG-7903 (EEJA 사 제조) 를 사용하여, pH 6.0, 60 ℃ 에서 30 분간 금 도금을 실시하였다. 비교예 4 에서는, 프레셔스파브 IG-7903 (EEJA 사 제조) 를 사용하여, pH 6.0, 60 ℃에서 5 분간 금 도금을 실시한 후, 시판되는 논시안 환원 금 도금액인 프레셔스파브 ACG3000 (EEJA 사 제조) 를 사용하여, pH 7.5, 65 ℃ 에서 30 분간 환원 금 도금을 실시하였다. 또, 비교예 3 및 4 에 사용된 논시안 치환 금 도금액은, 폴리에틸렌이민과 아황산칼륨을 함유하지 않은 치환 금 도금액이다.
상기 서술한 각 공정에 의해 범프를 형성하였다. 각 공정을 하기 표 2 에 나타낸다. 실시예 1 및 비교예 1 ~ 4 에 있어서, 각각 실시한 공정을 ○ 로 나타낸다.
Figure 112009077746341-pat00002
얻어진 범프에 형성된 금막에 관해서 막두께 및 외관을 평가하였다. 막두께의 측정에서는, 집속 이온 빔 (FIB : Focused Ion Beam) 에 의해 범프의 단면을 잘라내고, 주사 전자 현미경 (SEM) 을 이용하였다. 외관의 평가는 육안으로 실시하여, 레몬옐로우색, 금속 광택 등이면 「양호」로 하고, 붉은기를 띠고 있거나 갈색이거나 한 경우에는 「불량」으로 하였다.
또한, 얻어진 범프에 관해서 접합 특성을 평가하였다. 먼저, 범프를 형성한 기판을 반도체 장치로서 실장하였다. 실장에는, 액정 패널 구동용 반도체 장치의 패키지에 적합한 테이프 캐리어 패키지 (Tape Carrier Package) 를 사용하고, TAB (Tape Automated Bonding) 수법을 사용하였다. 접합 단자 (리드) 를 형성한 테이프 캐리어에 범프를 형성한 기판을 탑재하고, 가열 및 가압함으로써 접합하여 반도체 장치로서 실장하였다. 이 때, 리드에 실시한 주석 (Sn) 도금 피막과 범프에 형성한 금막이 합금화되어, 리드와 범프가 접합되었다. 접합 특성의 평가는, 실장한 반도체 장치의 리드에 장력을 가하여 파단시키고, 그 파단된 지점이 리드와 범프의 계면 이외의 곳이면 「양호」로 하고, 리드와 범프의 계면이면 「불량」으로 하였다.
표 3 에, 실시예 1 및 비교예 1 ~ 4 에 있어서의 평가 결과를 나타낸다.
Figure 112009077746341-pat00003
〔실시예 1〕
실시예 1 에서는, 전술한 바와 같이 범프를 형성하고, 피복 공정에 있어서는, 상기 표 1 에 나타내는 바와 같이 아황산금나트륨 (금량) 1.5 g/ℓ, 에틸렌디아민사아세트산이나트륨 30 g/ℓ, 에틸렌디아민 2 g/ℓ, 폴리에틸렌이민 2 ㎎/ℓ, 및 아황산칼륨 200 ㎎/ℓ 를 함유하는 치환 금 도금액을 사용하였다.
얻어진 범프에 형성된 금막의 막두께는, 상기 표 3 에 나타내는 바와 같이 0.30 ㎛ 이고, 충분한 두께의 금막이 얻어졌다. 또한, 금막의 외관은 양호하며, 레몬옐로우였다. 그리고 접합 특성이 양호하고, 전극으로서 요구되는 특성을 충분히 구비하고 있었다.
또, 실시예 1 에서의 금막은, 매우 치밀하고, 두께의 균일성이 높았다. 또한, 실시예 1 에서의 치환 금 도금액은, 그 도금액만으로 두께 약 0.3 ㎛ 를 갖는 금막을 충분히 형성할 수 있음이 증명되었다.
〔비교예 1〕
비교예 1 에 있어서는, 치환 금 도금액에 폴리에틸렌이민이 함유되어 있지 않은 점이 실시예 1 과 다르고, 그 이외의 것은 실시예 1 과 동일하게 실시하였다.
얻어진 범프에 형성된 금막의 막두께는, 상기 표 3 에 나타내는 바와 같이 0.34 ㎛ 로, 충분한 두께의 금막이 얻어졌다. 그러나, 금막의 외관은 붉은기가 비치고 있으며, 또한 금막 표면의 요철이 매우 거칠어서 접합하기 위해서는 부적절한 외관으로, 따라서 외관 불량이었다. 또한, 접합 특성도 불량하였다.
〔비교예 2〕
비교예 2 에 있어서는, 치환 금 도금액에 아황산칼륨이 함유되어 있지 않은 점이 실시예 1 과 다르고, 그 이외의 것은 실시예 1 과 동일하게 실시하였다.
얻어진 범프에 형성된 금막의 막두께는, 상기 표 3 에 나타내는 바와 같이 0.09 ㎛ 로, 외관은 양호하지만 충분한 두께의 금막이 얻어지지 않았다. 그 결과, 접합 특성이 불량하였다.
〔비교예 3〕
비교예 3 에 있어서는, 전술한 바와 같이 범프를 형성하고, 피복 공정에 있어서는 폴리에틸렌이민 및 아황산칼륨을 함유하지 않은 치환 금 도금액을 사용하였다.
얻어진 범프에 형성된 금막의 막두께는, 상기 표 3 에 나타내는 바와 같이 0.04 ㎛ 로, 충분한 두께의 금막이 얻어지지 않았다. 금막의 외관은 양호하지만, 두께가 얇기 때문에 접합 특성은 불량하였다.
〔비교예 4〕
비교예 4 에 있어서는, 전술한 바와 같이 범프를 형성하고, 피복 공정에 있어서는 폴리에틸렌이민 및 아황산칼륨을 함유하지 않은 치환 금 도금액을 사용하여 금 도금을 실시한 후, 환원 금 도금을 추가로 실시하였다.
얻어진 범프에 형성된 금막의 막두께는, 상기 표 3 에 나타내는 바와 같이 0.30 ㎛ 로, 충분한 두께의 금막이 얻어졌다. 또한, 금막의 외관 및 접합 특성은 양호하였다.
본 발명에 관련된 돌기 전극의 형성 방법은, 제조 공정을 간략화하고, 비용을 저감시킬 수 있기 때문에, 반도체 장치 등의 제조에 바람직하게 이용할 수 있다.
도 1a 는, 본 발명에 관련된 범프의 형성 방법의 일 실시형태에 있어서의 1 공정을 모식적으로 나타내는 단면도.
도 1b 는, 본 발명에 관련된 범프의 형성 방법의 일 실시형태에 있어서의 1 공정을 모식적으로 나타내는 단면도.
도 1c 는, 본 발명에 관련된 범프의 형성 방법의 일 실시형태에 있어서의 1 공정을 모식적으로 나타내는 단면도.
(부호의 설명)
2 : 범프 (돌기 전극)
12 : 전극
21 : 코어 (돌기부)
22 : 금막 (피복막)

Claims (9)

  1. 전극 상에 형성된 도전성 돌기부의 표면에, 아황산칼륨과 폴리에틸렌이민 또는 그 유도체를 함유하는 치환 금 도금액을 사용하여 피복막을 형성하는 피복 공정을 포함하고,
    1 회의 상기 피복 공정에 있어서, 두께 0.1 ㎛ 이상 0.5 ㎛ 이하의 피복막을 상기 돌기부의 표면에 형성하는 것을 특징으로 하는 돌기 전극의 형성 방법.
  2. 제 1 항에 있어서,
    상기 치환 금 도금액은, 상기 아황산칼륨을 50 ㎎/ℓ 이상 500 ㎎/ℓ 이하 함유하고 있는 것을 특징으로 하는 돌기 전극의 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 치환 금 도금액은, 상기 폴리에틸렌이민 또는 그 유도체를 0.01 ㎎/ℓ 이상 10 ㎎/ℓ 이하 함유하고 있는 것을 특징으로 하는 돌기 전극의 형성 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 치환 금 도금액은, 금량으로서 0.1 g/ℓ 이상 5.0 g/ℓ 이하인 금염과, 10 g/ℓ 이상 70 g/ℓ 이하의 아황산칼륨 이외의 아황산염과, 10 g/ℓ 이상 50 g/ℓ 이하의 에틸렌디아민사아세트산염을 추가로 함유하고 있는 것을 특징으로 하는 돌기 전극의 형성 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 치환 금 도금액은, pH 6 이상 pH 8 이하, 및 45 ℃ 이상 70 ℃ 이하인 것을 특징으로 하는 돌기 전극의 형성 방법.
  6. 전극 상에 형성된 도전성 돌기부의 표면에, 1 회의 피복 공정에 있어서 두께 0.1 ㎛ 이상 0.5 ㎛ 이하의 피복막을 형성하기 위한 치환 금 도금액으로서,
    아황산칼륨과 폴리에틸렌이민 또는 그 유도체를 함유하는 것을 특징으로 하는 치환 금 도금액.
  7. 제 6 항에 있어서,
    상기 아황산칼륨을 50 ㎎/ℓ 이상 500 ㎎/ℓ 이하 함유하고 있는 것을 특징으로 하는 치환 금 도금액.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 폴리에틸렌이민 또는 그 유도체를 0.01 ㎎/ℓ 이상 10 ㎎/ℓ 이하 함유하고 있는 것을 특징으로 하는 치환 금 도금액.
  9. 제 6 항 또는 제 7 항에 있어서,
    금량으로서 0.1 g/ℓ 이상 5.0 g/ℓ 이하인 금염과, 10 g/ℓ 이상 70 g/ℓ 이하의 아황산염과, 10 g/ℓ 이상 50 g/ℓ 이하의 에틸렌디아민사아세트산염을 추가로 함유하고 있는 것을 특징으로 하는 치환 금 도금액.
KR1020090125322A 2008-12-18 2009-12-16 돌기 전극의 형성 방법 및 치환 금 도금액 KR101137757B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-322851 2008-12-18
JP2008322851A JP4758470B2 (ja) 2008-12-18 2008-12-18 突起電極の形成方法及び置換金めっき液

Publications (2)

Publication Number Publication Date
KR20100070998A KR20100070998A (ko) 2010-06-28
KR101137757B1 true KR101137757B1 (ko) 2012-04-24

Family

ID=42368648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090125322A KR101137757B1 (ko) 2008-12-18 2009-12-16 돌기 전극의 형성 방법 및 치환 금 도금액

Country Status (4)

Country Link
JP (1) JP4758470B2 (ko)
KR (1) KR101137757B1 (ko)
CN (1) CN101800180B (ko)
TW (1) TWI400356B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6940739B2 (ja) * 2016-03-17 2021-09-29 日亜化学工業株式会社 発光素子及び発光素子の製造方法
EP3564407A4 (en) 2016-12-27 2020-10-21 Kanto Kagaku Kabushiki Kaisha CYANIDE-FREE SUBSTITUTION GOLD PLATING SOLUTION TYPE COMPOSITION

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020016807A (ko) * 1999-05-28 2002-03-06 후지다 히로미찌 광·전기배선기판, 실장기판 및 광·전기배선기판의제조방법
KR20030081014A (ko) * 2002-04-08 2003-10-17 가부시키가이샤 히타치세이사쿠쇼 반도체장치의 제조방법
KR20060052782A (ko) * 2003-07-07 2006-05-19 세키스이가가쿠 고교가부시키가이샤 피복 도전성 입자, 이방성 도전 재료 및 도전 접속 구조체

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5364460A (en) * 1993-03-26 1994-11-15 C. Uyemura & Co., Ltd. Electroless gold plating bath
JPH08239768A (ja) * 1995-03-01 1996-09-17 Electroplating Eng Of Japan Co 無電解金めっき浴
JP4147359B2 (ja) * 1998-12-24 2008-09-10 石原薬品株式会社 置換金メッキ浴及び当該浴を用いた金メッキ方法
JP4932094B2 (ja) * 2001-07-02 2012-05-16 日本リーロナール有限会社 無電解金めっき液および無電解金めっき方法
JP2004149824A (ja) * 2002-10-29 2004-05-27 Murata Mfg Co Ltd 金めっき液と該金めっき液を使用しためっき方法、及び電子部品の製造方法、並びに電子部品
JP2004190075A (ja) * 2002-12-10 2004-07-08 Kanto Chem Co Inc 無電解金めっき液
US7067918B2 (en) * 2003-03-18 2006-06-27 Ngk Spark Plug Co., Ltd. Wiring board
JP2006322037A (ja) * 2005-05-18 2006-11-30 Electroplating Eng Of Japan Co 金めっき液
JP4713290B2 (ja) * 2005-09-30 2011-06-29 エヌ・イーケムキャット株式会社 金バンプ又は金配線の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020016807A (ko) * 1999-05-28 2002-03-06 후지다 히로미찌 광·전기배선기판, 실장기판 및 광·전기배선기판의제조방법
KR20030081014A (ko) * 2002-04-08 2003-10-17 가부시키가이샤 히타치세이사쿠쇼 반도체장치의 제조방법
KR20060052782A (ko) * 2003-07-07 2006-05-19 세키스이가가쿠 고교가부시키가이샤 피복 도전성 입자, 이방성 도전 재료 및 도전 접속 구조체

Also Published As

Publication number Publication date
TWI400356B (zh) 2013-07-01
JP2010144220A (ja) 2010-07-01
KR20100070998A (ko) 2010-06-28
CN101800180A (zh) 2010-08-11
JP4758470B2 (ja) 2011-08-31
CN101800180B (zh) 2013-01-02
TW201033404A (en) 2010-09-16

Similar Documents

Publication Publication Date Title
US8497200B2 (en) Method to form solder alloy deposits on substrates
US5320272A (en) Tin-bismuth solder connection having improved high temperature properties, and process for forming same
TW200536031A (en) Fretting and whisker resistant coating system and method
US20080138528A1 (en) Method for Depositing Palladium Layers and Palladium Bath Therefor
US7264848B2 (en) Non-cyanide electroless gold plating solution and process for electroless gold plating
US9331040B2 (en) Manufacture of coated copper pillars
JP3482402B2 (ja) 置換金メッキ液
KR101137757B1 (ko) 돌기 전극의 형성 방법 및 치환 금 도금액
US11450642B2 (en) Soldering a conductor to an aluminum metallization
JP7148300B2 (ja) 導電性バンプ、及び無電解Ptめっき浴
TWI439581B (zh) Electroless gold plating solution for the formation of gold - plated film for line lap bonding
JPH10284667A (ja) 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法
JPH0649947B2 (ja) 金の無電流析出のための水性浴の組合せ
JP3274381B2 (ja) 半導体装置の突起電極形成方法
KR100679064B1 (ko) 초기 금속을 갖는 범프 및 그 초기 금속을 제조하는 방법
JP2005163153A (ja) 無電解ニッケル置換金めっき処理層、無電解ニッケルめっき液、および無電解ニッケル置換金めっき処理方法
TWI790062B (zh) 具備Ni電鍍皮膜之鍍敷結構體及含有該鍍敷結構體之引線框
JP2003226993A (ja) 金メッキ液及び金メッキ処理方法
JPH1070128A (ja) 半導体回路担体にパラジウム接触バンプを作り出す方法
JP3484367B2 (ja) 無電解めっき方法およびその前処理方法
US6533849B1 (en) Electroless gold plated electronic components and method of producing the same
JPS60200968A (ja) 無電解めつき方法
JP4839509B2 (ja) セラミック電子部品
KR20220142464A (ko) 도금 적층체
KR101092666B1 (ko) 무시안 AuSn 합금 도금욕

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee