KR100679064B1 - 초기 금속을 갖는 범프 및 그 초기 금속을 제조하는 방법 - Google Patents

초기 금속을 갖는 범프 및 그 초기 금속을 제조하는 방법 Download PDF

Info

Publication number
KR100679064B1
KR100679064B1 KR1020017012228A KR20017012228A KR100679064B1 KR 100679064 B1 KR100679064 B1 KR 100679064B1 KR 1020017012228 A KR1020017012228 A KR 1020017012228A KR 20017012228 A KR20017012228 A KR 20017012228A KR 100679064 B1 KR100679064 B1 KR 100679064B1
Authority
KR
South Korea
Prior art keywords
coating
terminal surface
palladium
zinc
zincate
Prior art date
Application number
KR1020017012228A
Other languages
English (en)
Other versions
KR20020011375A (ko
Inventor
쟈켈에르케
Original Assignee
팩 테크-패키징 테크놀로지스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 팩 테크-패키징 테크놀로지스 게엠베하 filed Critical 팩 테크-패키징 테크놀로지스 게엠베하
Publication of KR20020011375A publication Critical patent/KR20020011375A/ko
Application granted granted Critical
Publication of KR100679064B1 publication Critical patent/KR100679064B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Chemically Coating (AREA)

Abstract

반도체 기판(20)의 단자면(21)상에 범프를 제조하는 방법에 있어서, 단자면이 아연산염에 의한 전해질 코팅을 통해 초기 금속화되도록 핵화됨으로써, 상기 단자면 상에 전기분해되어 증착된 아연 입자(24)가 자가촉매 반응에 의해 상기 초기 금속상에 콘택 금속이 증착되기 위한 핵으로 작용하며, 상기 아연산염 전해질 코팅에 추가하여 상기 단자면은 팔라듐에 의해 전해질 코팅되며, 상기 단자면상에 증착된 상기 아연 입자(24) 및 팔라듐 입자(25)가 핵으로 작용함으로써 상기 단자면상에 콘택 금속이 자가촉매 반응에 의해 후속하여 증착된다.

Description

초기 금속을 갖는 범프 및 그 초기 금속을 제조하는 방법{Contact bump with support metallization and method of producing said support metallization}
본 발명은 반도체 기판의 단자면상에 범프를 제조하는 방법에 관한 것으로, 단자면이 아연산염에 의한 전해질 코팅을 통해 초기 금속화되도록 핵화됨으로써, 상기 단자면상에 전기분해되어 증착된 아연 입자가 자가촉매 반응에 의해 상기 초기 금속상에 콘택 금속이 증착되기 위한 핵으로 작용하도록 한다. 또한, 본 발명은 청구항12의 전단부에 따른 초기 금속을 갖는 범프의 구조에 관한 것이다.
일반적으로, 후속 결합을 위한 반도체 기판을 제조하는 기술에서 반도체 기판의 알루미늄 단자면에 입상의(elevated) 콘택 금속, 즉 "범프"를 제공하는 것이 알려져 있다. 특히, 이 단자면에 금속의 자가촉매 증착에 의해 콘택 금속을 적용할 때, 이 단자면에 자가촉매 반응에 의해 증착된 금속의 접착력을 향상시키기 위해서 이 콘택 금속을 단자면에 직접 적용시키지 않고 단자면과 콘택 금속 사이에 초기 금속을 제공할 필요가 있다. 특히, 콘택 금속이 자가촉매 반응에 의해 증착된 금속인 니켈과 금으로 구성된 경우에 적용된다.
자가촉매 반응에 의해 증착된 금속과 단자면 사이의 접착력을 향상시키기 위하여 자가촉매 증착전에 단자면을 아연산염으로 전기분해하여 코팅하는 것이 유용한 것 으로 알려져 있다. 여기서 아연산염이나 아연산염내의 아연은 단자면내의 상대적으로 거친 조직을 가진 알루미늄 경계면에 증착이 잘 되며 따라서 단자면상에 매우 성긴 핵 분포를 이룬다. 이러한 핵의 생성에 의해 금속의 강한 접착력이 생겨서 자가촉매 반응에 의해 단자면상에 증착된다. 그러나, 생성된 핵의 분포가 성김에 따라 자가촉매 반응에 의해 증착된 금속의 구조도 거친 구조를 가져온다. 이러한 거친 구조는 구조적 결함을 쉽게 일으키며 결국에는 이러한 방법으로 콘택 금속을 형성하는데는 한계가 있다.
이러한 아연산염에 의한 단자면의 전해질 코팅의 대안으로 후속하는 자가촉매 반응에 의한 금속 증착을 위해 팔라듐으로 단자면을 전해질 코팅하는 것이 알려져 있다. 결과적으로 단자면에 생성된 핵은 다수의 핵을 갖는 상당히 정제된 구조를 가진다. 또한, 후속하여 전해질 증착되는 금속의 구조도 매우 촘촘하게 형성된다. 그러나, 팔라듐 핵생성의 단점은 전술한 팔라듐의 촉매 특성이 제한된 선택성을 갖는 것이며, 이로 인해 팔라듐에 의한 집중 핵생성은 단자면상뿐만 아니라 반도체 기판의 전체 표면상에 팔라듐이 증착되는 결과를 초래한다. 또한, 팔라듐 핵생성은 특히 아연산염 핵생성과 비교해 볼 때, 자가촉매 반응에 의해 후속하여 증착되는 금속에 대하여 약한 접착력만을 부여할 수 있다.
독일 공개특허 DE 196 31 565 A1에 단자면상에 최초 평탄한 아연 코팅을 실시한 후, 이러한 방법으로 적용된 아연층이 평탄한 팔라듐층으로 증착됨으로써 향상된 콘택 금속이 칩의 단자면상에 형성되는 방법이 기재되어 있다.
일본특허 02002132 A의 특허 요약에 범프를 땜납하기에 앞서 팔라듐/아연 합금으로 구성되며 칩의 단자면을 증착하는 평탄한 중간층이 칩의 단자면상에 형성되어 범프를 땜납하는 방법이 기재되어 있다.
일본특허 09283557 A의 특허 요약에 범프를 납땜하기에 앞서 단자면을 증착하는 평탄한 층들을 반도체 기판의 콘택 표면상에 적층하는 방법이 기재되어 있으며, 여기서 이 층들은 각각 다른 재질로 된 세개의 층으로 구성된다. 이 세개의 층들은 팔라듐/금속 합금층, 니켈층 및 또 다른 팔라듐/금속 합금층으로 구성되며, 여기서 아연, 납, 비소, 비스무트, 주석, 안티몬, 텔륨, 니켈, 코발트, 구리, 철, 망간, 금, 수은, 은, 카드뮴 및 황 등이 금속으로 사용될 수 있다.
EP 0 308 971 A2에 최초의 평탄한 팔라듐 층상에 평탄한 니켈층을 콘택 표면에 적층한 후 반도체 기판의 단자면상에 범프를 땜납하는 방법이 기재되어 있다.
미국특허 5,182,006호에 아연이 증착된 알루미늄 기판상에 평탄한 금속 표면을 형성하는 방법이 기재되어 있다.
본 발명의 목적은 반도체의 단자면상에 콘택 금속을 갖는 범프를 제조하여 이 콘택 금속의 성능을 더 향상시킬 수 있는 방법을 제공하는데 있다.
상기 목적은 청구항 1의 특징을 갖는 방법에 의해 달성될 수 있다.
아연산염에 의한 단자면의 전해질 코팅에 추가하여, 본 발명에 따른 방법은 팔라듐에 의해 단자면을 전해질 코팅할 수 있으며, 아연 입자와 함께 이 단자면상에 증착된 팔라듐 입자가 콘택 금속의 핵으로 작용함으로써 단자면상에 자가촉매 반응에 의해 후속하여 증착되며, 여기에서 초기 금속은 다수의 독립적인 아연 입자들과 팔라듐 입자의 형태를 갖는다.
본 발명에 따른 전해질 아연산염 코팅과 전해질 팔라듐 코팅의 결합은 단자면에 잘 접착하는 콘택 금속을 형성하는 혼성핵을 생성하며, 따라서 고른 표면 형태와 미세한 조직을 갖는 구조를 갖게 된다. 이로써 콘택 금속의 신뢰도를 증가시킨다.
본 방법의 바람직한 변형예로서, 아연산염에 의한 단자면의 전해질 코팅(아연산염 코팅)은 제1공정으로 실시되며, 팔라듐에 의한 단자면의 전해질 코팅이 제2공정으로 실시된다.
특히 팔라듐 코팅 후 아연산염 코팅을 적어도 부분적으로 실시함으로써, 아연산염 코팅은 이 아연산염 코팅으로 인한 단자면의 상대적으로 높은 부식률이 상대적으로 낮은 부식률을 갖는 팔라듐에 의해 감소되는 효과가 있다. 또한, 이 콘택 금속에 의해 표면 평활도를 향상시킬 수 있으므로, 이러한 효과는 콘택 금속의 표면 형상에도 좋은 영향을 준다.
상기 효과를 달성하기 위한 방법으로 아연산염 코팅을 단일공정이 아닌 아연산염 코팅을 중단하고 팔라듐 코팅을 중간에 삽입하여 실시함으로써, 아연 입자는 팔라듐 코팅에 앞서 적어도 일부분 제거된 다음 아연산염 코팅이 반복하여 수행된다..
또 다른 방법으로, 제1공정에서 단자면을 팔라듐으로 전해질 코팅(팔라듐 코팅)하고, 후속하는 제2공정에서 단자면을 아연산염으로 전해질 코팅(아연산염 코팅)할 수도 있다.
전술한 변형예에 의해 얻은 핵생성 구조의 정련과 동시에 콘택 금속 구조의 정련은, 아연산염의 코팅 후에 아연 입자를 적어도 일부분 제거한 후에 아연 코팅 고정을 재개함으로써 훨씬 향상될 수 있다.
콘택 금속이 균일한 표면형상을 가지며 단자면과 콘택 금속과의 매우 우수한 접착력을 제공하는 자가촉매 반응에 의한 금속증착에 후속하는 혼성 핵생성은, 제1공정에서 단자면을 자가촉매 반응에 의해 아연산염과 코팅(제1아연산염 코팅)하고, 후속하는 제2공정에서 단자면을 팔라듐과 전해질 코팅(팔라듐 코팅)한 다음, 제3공정에서 제2아연산염 코팅에 의해 실현된다.
이러한 변형 실시예에 의해, 제1아연산염 코팅 후 팔라듐 코팅 이전에 아연 입자를 적어도 부분적으로 제거함으로써 콘택 금속의 표면 형상을 훨씬 향상시킬 수 있다.
아연산염 및 팔라듐 이온으로 이루어진 혼합 전해질내에서 단자면의 핵이 형성되는 경우에는 단자면과 아연산염의 전해질 코팅(아연산염 코팅) 및 단자면과 팔라듐의 전해질 코팅(팔라듐 코팅)이 혼합된 형태로 이루어지게 되어, 혼합 또는 혼성 전해질에 의해 아연산염 코팅과 팔라듐 코팅이 동시에 일어나게 되어(아연산염/팔라듐 코팅), 자가촉매 반응에 의한 금속 콘택의 증착 접착력이 향상될 뿐만 아니라 단일 공정에 의한 단자면의 핵 생성에 기초한 평탄한 표면형상을 얻을 수 있다.
이러한 변형 실시예의 다른 수정예로서, 아연산염/팔라듐 코팅 이후에 후속하여 아연산염 코팅을 재개함으로써 아연 입자를 적어도 일부분 제거할 수 있다.
또 다른 방법으로서, 단자면을 아연산염 코팅하고 아연산염/팔라듐 코팅을 실시한 다음 아연입자를 적어도 일부분 제거할 수도 있다.
특히, 아연 입자를 적어도 일부분 제거하는 경우 아연 입자를 스트립(strip)하는 는 것이 바람직하다.
전술한 실시예의 선택과는 무관하게, 상술한 다른 실시예에 관한 참고 도면과 같이 본 발명에 따른 방법을 적용함으로써 청구항 12에 따른 아연과 팔라듐을 구성요소로 갖는 본 발명에 따른 초기 금속을 갖는 범프의 구조를 얻을 수 있으며, 여기에서 초기 금속 중 적어도 하나의 구성요소가 다수의 상호 독립적인 부분을 갖는다.
이하에서 본 발명에 따른 방법의 바람직한 실시예를 도면에 근거하여 보다 상세하게 기술할 것이다.
도1은 실리콘 기판상에 배열된 단자면을 갖는 반도체 기판의 초기 상태의 단면도이다.
도2는 도1의 단자면을 아연산염으로 전해질 코팅한 후를 나타낸 것이다.
도3은 도2의 단자면을 팔라듐으로 전해질 코팅한 후를 나타낸 것이다.
도4는 도3의 단자면을 자가촉매 반응에 의해 니켈이 증착된 후를 나타낸 것이다.
도5는 단자면의 핵생성에 기초한 단자면상에 입상의 콘택 금속을 생성하는 방법에 대한 개략도이다.
도6 내지 도13은 핵생성 과정을 실행하는 다양한 실시예를 나타낸 것이다.
도1은 반도체 기판(20), 예컨대 와이퍼 또는 칩의 단면도를 나타낸 것이며, 여기서 단자면(21)은 알루미늄으로 만들어진 것이며, 그 가장자리 경계면이 반도체 기판(20)의 표면위로 연장되어 있는 보호막(passivation layer)(22)으로 피복되어 있다. 단자면(21)의 핵생성에 대한 후술하는 실시예들은 단자면(21)의 재료로 여기서 선택된 알루미늄에만 한정된 것은 아니다.
도2는 아연산염으로 단자면(21)을 전해질 코팅한 후의 단자면(21)을 나타낸 것이다. 도시한 바와 같이, 아연 입자들 또는 아연 조직들(24)은 전기분해되어 단자면의 조직 경계면(23)에 더 잘 증착된다. 따라서, 전해질 증착은 단자면(21)상에 아연 입자(24)가 상대적으로 거친 분포를 가지게 된다.
도3은 아연에 의한 제1전해질 코팅 후에 팔라듐에 의한 제2전해질 코팅을 수행한 단자면(21)을 나타낸 것이다. 이 팔라듐 코팅은 아연산염 코팅후의 단자면(21)의 중간면(26)상에 팔라듐 입자 또는 팔라듐 조직(25)이 상대적으로 촘촘한 분포를 갖는다. 따라서, 전체적으로 아연산염과 팔라듐에 의한 단자면(21)의 코팅은 입자 (24),(25)가 비교적 촘촘하게 분포된 배열을 가지며, 이들이 증착 핵으로 작용함으로써 자가촉매 반응에 의해 니켈에 의한 단자면(21)의 코팅이 후속하여 일어나게 된다.
도4에 도시된 바와 같이, 아연 입자(24)와 팔라듐 입자(25)의 상호작용에 의해 촘촘한 구조를 가지며 자가촉매 반응에 의한 니켈 증착과 함께 단자면 물질의 조직 경계면(23)을 둘러싸고 있는 핵생성 구조(27)는 단자면(21)상에 평탄한 구조 형태를 갖는 균일한 니켈 코팅(28)이 되게 한다.
도5에 개략적으로 나타낸 바와 같이, 도1 내지 도4에 도시된 과정은 선행하는 핵생성 공정이 더해질 수 있으며, 산화물층을 제거하기 위한 단자면(21)의 예비처리 공 정과 후속하는 니켈 증착 공정이 일어나며, 단자면(21)상에 니켈 코팅(28)은 자가촉매 반응에 의해 생성되는 침전물이 추가적으로 구비된다. 이러한 경우에, 니켈 침전물은 콘택 금속을 형성하기 위해 금 침전물과 결합한다.
추가의 도6 내지 도13은 반도체 기판(20)의 단자면(21)을 아연산염과 팔라듐으로 전해질 코팅함으로써 핵생성하는 바람직한 실시예를 개략적인 형태로 나타낸 것이다.
도6에 따르면, 단자면(21)은 아연산염에 의한 제1코팅으로 핵생성된 후, 이 아연산염 코팅에 의해 단자면(21)상에 전기분해되어 증착된 아연 조직을 벗겨내고 아연산염 코팅을 반복하며 팔라듐 코팅 공정으로 마무리한다.
도7에 따르면, 제1핵생성 공정로 팔라듐 코팅하며, 아연산염으로 단자면(21)을 코팅하는 제2핵생성 공정을 포함한다.
도8에 따르면, 제1핵생성 공정은 단자면(21)을 팔라듐 코팅한 후, 제1아연산염 코팅하고, 상기 제1아연산염 코팅 공정시 단자면(21)상에 전기분해되어 증착된 아연 조직들을 벗겨내며, 마지막으로 제2아연산염 코팅 공정을 포함한다.
도9에 따르면, 제1핵생성 공정은 단자면(21)을 아연산염 코팅한 후, 팔라듐 코팅하고 마지막으로 제2아연산염 코팅하는 공정을 포함한다.
도10에 따르면, 단자면(21)에 핵생성하는 제1공정은 제1아연산염 코팅 후, 이 제1아연산염 코팅을 통하여 단자면(21)상에 전기분해되어 증착된 아연 조직를 벗겨내며, 팔라듐 코팅과 마지막으로 단자면(21)의 제2아연산염 코팅을 포함한다.
도11에 따르면, 단자면(21)은 팔라듐과 아연산 이온을 모두 갖는 전해질에 의해 팔 라듐/아연산염 코팅되는 제1공정에서 핵을 생성한다.
도12에 따르면, 단자면(21)에 핵생성하는 제1공정은 팔라듐/아연산염 코팅 후, 팔라듐-아연산염 코팅을 통하여 단자면(21)상에 전기분해되어 증착된 아연 조직들을 벗겨내고 마지막으로 단자면(21)을 아연산염 코팅하는 것을 포함한다.
도13에 따르면, 단자면(21)에 핵생성하는 제1공정은 아연산염 코팅 후, 아연산염 코팅을 통하여 단자면(21)상에 전기분해되어 증착된 아연 입자를 벗겨내고 마지막으로 단자면(21)을 팔라듐/아연산염 코팅하는 것을 포함한다.

Claims (12)

  1. 단자면(21)이 아연산염에 의한 전해질 코팅을 통해 초기 금속(27)화되도록 핵화됨으로써, 상기 단자면(21) 상에 전기분해되어 증착된 아연 입자(24)가 자가촉매 반응에 의해 상기 초기 금속(27)상에 콘택 금속(28)이 증착되기 위한 핵으로 작용하며, 상기 아연산염에 의한 전해질 코팅에 추가하여 상기 단자면(21)은 팔라듐에 의해 전해질 코딩되며, 상기 단자면(21)상에 증착된 상기 아연 입자(24) 및 팔라듐 입자(25)가 핵으로 작용함으로써 상기 단자면상에 상기 콘택 금속(28)이 자가촉매작용에 의해 후속하여 증착되며, 여기에서 초기 금속은 다수의 독립적인 아연 입자(24)들과 팔라듐 입자(25)들에 의해 형성됨을 특징으로 하는 반도체 기판의 단자면상에 범프를 제조하는 방법.
  2. 제 1항에 있어서,
    상기 아연산염에 의한 상기 단자면(21)의 전해질 코팅(아연산염 코팅)은 제1공정에서 일어나며, 상기 팔라듐에 의한 단자면의 전해질 코팅(팔라듐 코팅)은 후속하는 제2공정에서 일어남을 특징으로 하는 상기 반도체 기판의 단자면상에 범프를 제조하는 방법.
  3. 제 2항에 있어서,
    상기 아연 입자(24)를 적어도 일부분 제거한 후 아연산염 코팅을 재개한 다음 팔라듐 코팅을 실시함을 특징으로 하는 상기 반도체 기판의 단자면상에 범프를 제조하는 방법.
  4. 제 1항에 있어서,
    상기 팔라듐에 의한 상기 단자면(21)의 전해질 코팅(팔라듐 코팅)은 제1공정에서 일어나며, 상기 아연산염에 의한 단자면의 전해질 코팅(아연산염 코팅)은 후속하는 제2공정에서 일어남을 특징으로 하는 상기 반도체 기판의 단자면상에 범프를 제조하는 방법.
  5. 제 4항에 있어서,
    상기 아연산염 코팅 이후에 상기 아연 입자(24)를 적어도 일부분 제거한 다음 아연산염 코팅을 재개함을 특징으로 하는 상기 반도체 기판의 단자면상에 범프를 제조하는 방법.
  6. 제 1항에 있어서,
    아연산염에 의한 상기 단자면(21)의 제1전해질 코팅은 제1공정에서 일어나며, 팔라듐에 의한 상기 단자면의 전해질 코팅(팔라듐 코팅)은 후속하는 제2공정에서 일어나며, 제2아연산염 코팅은 제3공정으로 일어남을 특징으로 하는 상기 반도체 기판의 단자면상에 범프를 제조하는 방법.
  7. 제 6항에 있어서,
    상기 제1아연산염 코팅을 한 다음 상기 팔라듐 코팅을 실시하기 이전에 상기 아연 입자(24)를 적어도 일부분 제거함을 특징으로 하는 상기 반도체 기판의 단자면상에 범프를 제조하는 방법.
  8. 제 1항에 있어서,
    아연산염에 의한 상기 단자면(21)의 전해질 코팅(아연산염 코팅)과 팔라듐에 의한 상기 단자면의 전해질 코팅(팔라듐 코팅)은 단일 공정으로 실시되며, 상기 아연산염 코팅은 혼합 전해질을 통하여 상기 팔라듐 코팅과 동시에 일어남(아연산염/팔라듐 코팅)을 특징으로 하는 상기 반도체 기판의 단자면상에 범프를 제조하는 방법.
  9. 제 8항에 있어서,
    상기 아연산염/팔라듐 코팅 이후에 상기 아연 입자(24)를 적어도 일부분 제거한 후에 상기 아연산염의 단자면(21) 코팅을 재개함을 특징으로 하는 상기 반도체 기판의 단자면상에 범프를 제조하는 방법.
  10. 제 8항에 있어서,
    상기 아연산염/팔라듐 코팅은 상기 단자면(21)의 아연산염 코팅을 한 다음에 실시되며, 그 후 상기 아연 입자(24)를 적어도 일부분 제거함을 특징으로 하는 상기 반도체 기판의 단자면상에 범프를 제조하는 방법.
  11. 제 1항 내지 제 10항 중 어느 한 항에 있어서,
    상기 적어도 일부분의 아연 입자(24)의 제거는 스트립(strip)을 통하여 실시됨을 특징으로 하는 상기 반도체 기판의 단자면상에 범프를 제조하는 방법.
  12. 반도체 기판의 단자면(21) 위에 초기 금속(27)이 형성되고, 상기 초기 금속(27)이 형성된 반도체 기판의 단자면(21) 위에 콘택 금속(28)이 형성된 것으로서, 상기 초기 금속(27)은 아연과 팔라듐을 포함하고 상기 초기 금속 중 하나 또는 두 개의 초기 금속이 상호 독립적인 다수의 영역(24)(25)에 형성되는 것을 특징으로 하는 범프.
KR1020017012228A 1999-03-30 2000-03-29 초기 금속을 갖는 범프 및 그 초기 금속을 제조하는 방법 KR100679064B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19914338.2 1999-03-30
DE19914338A DE19914338A1 (de) 1999-03-30 1999-03-30 Kontakthöcker mit Trägermetallisierung sowie Verfahren zur Herstellung der Trägermetallisierung

Publications (2)

Publication Number Publication Date
KR20020011375A KR20020011375A (ko) 2002-02-08
KR100679064B1 true KR100679064B1 (ko) 2007-02-05

Family

ID=7902897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017012228A KR100679064B1 (ko) 1999-03-30 2000-03-29 초기 금속을 갖는 범프 및 그 초기 금속을 제조하는 방법

Country Status (6)

Country Link
US (1) US6720257B1 (ko)
EP (1) EP1175697B1 (ko)
JP (1) JP4204026B2 (ko)
KR (1) KR100679064B1 (ko)
DE (2) DE19914338A1 (ko)
WO (1) WO2000060649A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2293325B1 (en) 2001-12-14 2013-06-12 STMicroelectronics Srl Semiconductor electronic device and method of manufacturing thereof
KR100873040B1 (ko) * 2002-06-11 2008-12-09 삼성테크윈 주식회사 반도체 팩키지 및, 반도체 팩키지의 범프 제조 방법
KR100450685B1 (ko) * 2002-11-30 2004-10-01 삼성전자주식회사 유전막 공정을 단순화하여 반도체 소자의 커패시터를제조하는 방법과 그 유전막을 형성하는 장치
KR101050943B1 (ko) * 2004-01-09 2011-07-20 매그나칩 반도체 유한회사 반도체 장치의 금속배선 형성 방법
KR100963618B1 (ko) * 2007-11-30 2010-06-15 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR102513360B1 (ko) * 2016-02-22 2023-03-24 삼성디스플레이 주식회사 범프 구조물, 범프 구조물을 포함하는 구동 칩 및 범프 구조물의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0781060B2 (ja) 1986-07-24 1995-08-30 日本ゼオン株式会社 熱可塑性エラストマ−組成物
EP0308971B1 (en) * 1987-09-24 1993-11-24 Kabushiki Kaisha Toshiba Bump and method of manufacturing the same
JPH022132A (ja) * 1988-06-14 1990-01-08 Nec Corp バンプ電極の製造方法
US5182006A (en) * 1991-02-04 1993-01-26 Enthone-Omi Inc. Zincate solutions for treatment of aluminum and aluminum alloys
JP2990955B2 (ja) * 1992-06-02 1999-12-13 東陶機器株式会社 銅メタライズ法
JPH09283557A (ja) * 1996-04-16 1997-10-31 World Metal:Kk 電子素子チップと配線回路の電気的接合方法
DE19631565A1 (de) * 1996-07-24 1998-01-29 Atotech Deutschland Gmbh Verfahren zum Herstellen von Palladiumkontaktbumps auf Halbleiterschaltungsträgern
US6028011A (en) * 1997-10-13 2000-02-22 Matsushita Electric Industrial Co., Ltd. Method of forming electric pad of semiconductor device and method of forming solder bump

Also Published As

Publication number Publication date
EP1175697B1 (de) 2008-08-13
JP4204026B2 (ja) 2009-01-07
DE19914338A1 (de) 2000-10-05
KR20020011375A (ko) 2002-02-08
EP1175697A1 (de) 2002-01-30
DE50015309D1 (de) 2008-09-25
WO2000060649A1 (de) 2000-10-12
US6720257B1 (en) 2004-04-13
JP2002541325A (ja) 2002-12-03

Similar Documents

Publication Publication Date Title
US6824665B2 (en) Seed layer deposition
US6436816B1 (en) Method of electroless plating copper on nitride barrier
US20030216025A1 (en) Wafer level electroless copper metallization and bumping process, and plating solutions for semiconductor wafer and microchip
CN1293719A (zh) 在工件上电镀金属的装置和方法
KR20100027228A (ko) 금속 적층 폴리이미드 기판 및 그 제조 방법
CN106987830B (zh) 铝基材印制线路板化学镍钯金工艺
KR100679064B1 (ko) 초기 금속을 갖는 범프 및 그 초기 금속을 제조하는 방법
US5527734A (en) Method of manufacturing a semiconductor device by forming pyramid shaped bumps using a stabilizer
EP1838897A2 (de) Verfahren zur abscheidung von palladiumschichten und palladiumbad hierfür
JP2004513221A5 (ko)
US8524512B2 (en) Method for repairing copper diffusion barrier layers on a semiconductor solid substrate and repair kit for implementing this method
CN100483677C (zh) 用超声化学镀制备集成电路铜互连线和阻挡层的方法
DE3815569A1 (de) Verfahren zum selektiven abscheiden eines leitenden materials bei der herstellung integrierter schaltungen
CN106987829A (zh) 应用在柔性线路板化学镍钯金镀层的化学镍配方
US4549941A (en) Electrochemical surface preparation for improving the adhesive properties of metallic surfaces
CN100370636C (zh) 微型薄膜温差电池的结构及其制造方法
JP2000038682A (ja) ニッケルめっき方法及び半導体装置
US6083834A (en) Zincate catalysis electroless metal deposition for via metal interconnection
JP4758470B2 (ja) 突起電極の形成方法及び置換金めっき液
CN1748044A (zh) 铜活化剂溶液以及用于半导体晶种层改进的方法
JP2003096573A (ja) 無電解めっき皮膜の形成方法
KR20060006536A (ko) 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판
JPH09316650A (ja) 無電解ニッケルめっき用活性化処理液及びエッチング液並びに半導体装置の製造方法
JPH09326395A (ja) 半導体装置の電極形成方法
CN1247824C (zh) 一种后端金属化工艺

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140121

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160125

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170120

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190122

Year of fee payment: 13