JPH0831829A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0831829A
JPH0831829A JP6185334A JP18533494A JPH0831829A JP H0831829 A JPH0831829 A JP H0831829A JP 6185334 A JP6185334 A JP 6185334A JP 18533494 A JP18533494 A JP 18533494A JP H0831829 A JPH0831829 A JP H0831829A
Authority
JP
Japan
Prior art keywords
layer
plating
semiconductor device
metal layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6185334A
Other languages
English (en)
Inventor
Shigeru Yokoyama
茂 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP6185334A priority Critical patent/JPH0831829A/ja
Publication of JPH0831829A publication Critical patent/JPH0831829A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 突起電極を有する半導体装置(ICチップ)
において、突起電極の高さを均一にする。 【構成】 接続パッド24を含む保護膜25の上面全体
に下地金属層形成用層27をスパッタにより形成する。
次に、下地金属層形成用層27の上面全体に電解メッキ
によりメッキ層29を形成する。次に、接続パッド24
上のメッキ層29の上面に電解メッキにより突起電極3
2を形成する。この場合、下地金属層形成用層27に段
切れ部28が生じていても、この段切れ部28をメツキ
層29によって覆い隠すことができる。そして、下地金
属層形成用層27とメッキ層29をメッキ電流路として
使用すると、メッキ電流密度を均一にすることができ、
ひいては突起電極32の高さを均一にすることができ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特に、突起電極を有する半導体装置の製造方法
に関する。
【0002】
【従来の技術】例えばTAB方式と呼ばれる半導体装置
(ICチップ)の実装技術では、半導体装置をTABテ
ープ上に搭載している。この場合、半導体装置に設けら
れた突起電極をTABテープのフィンガリード(インナ
リード)に金すず共晶法や金金熱圧着法等によるボンデ
ィングによって接続している。したがって、半導体装置
には突起電極を設ける必要がある。
【0003】次に、このような突起電極を有する半導体
装置の製造方法について図7〜図11を順に参照しなが
ら説明する。まず、図7に示すように、シリコン基板1
上に形成された絶縁膜2上に配線パターン3及び接続パ
ッド4が形成され、その上面の接続パッド4の中央部を
除く部分に保護膜5が形成され、接続パッド4の中央部
が保護膜5に形成された開口部6を介して露出されたも
のを用意する。次に、図8に示すように、上面全体に下
地金属層形成用層7を形成する。次に、図9に示すよう
に、下地金属層形成用層7の上面の接続パッド4に対応
する部分を除く部分にメッキレジスト層8を形成する。
したがって、この状態では、接続パッド4に対応する部
分におけるメッキレジスト層8には開口部9が形成され
ている。次に、下地金属層形成用層7をメッキ電流路と
して電解メッキを行うことにより、メッキレジスト層8
の開口部9内の下地金属層形成用層7の上面に突起電極
10を形成する。次に、メッキレジスト層8を剥離する
と、図10に示すようになる。次に、突起電極10をマ
スクとして下地金属層形成用層7の不要な部分をエッチ
ングして除去すると、図11に示すように、突起電極1
0下に下地金属層7aが形成される。かくして、突起電
極10を有する半導体装置が製造される。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
このような半導体装置の製造方法では、次のような問題
があった。すなわち、図7に示す状態では、シリコン基
板1上に形成された絶縁膜2上に配線パターン3等が形
成され、その上面に保護膜5が形成されているので、保
護膜5の表面が凸凹となる。また、保護膜5は一般にC
VDにより成膜されるので、その特性上、角の部分が強
調されて成膜される。この結果、図12に示すように、
保護膜5がオーバーハング部5aを有したオーバーハン
グ状に形成されることになる。この場合、配線パターン
3等をRIEやマグネトロンRIE等のドライエッチン
グによりパターン形成すると、配線パターン3等自体も
オーバーハング状となることが多く、保護膜5のオーバ
ーハングを助長してしまう。一方、下地金属層形成用層
7は一般にスパッタにより一方向に成膜されるので、そ
の特性上、オーバーハング傘下には成膜されにくい。こ
のようなことから、保護膜5のオーバーハングの部分に
おける下地金属層形成用層7の膜厚が薄くなり、極端な
場合にはつまり保護膜5のオーバーハングがひどい場合
には、下地金属層形成用層7に段切れ部11が生じるこ
とがある。このような膜厚の薄い部分や段切れ部11の
部分は抵抗成分となるので、突起電極10を電解メッキ
により形成する際のメッキ電流の流れを阻害することに
なる。ところで、突起電極10を電解メッキにより形成
する場合には、一般に、シリコン基板1を多数枚得るた
めの比較的大きなウェハの周辺部から給電しているの
で、上記のような抵抗成分があると、メッキ電流密度が
ウェハ周辺部で高く中心部に向かうにしたがって漸次低
くなってしまう。これは、ウェハの大口径化に伴いより
一層助長されることになる。そして、メッキ電流密度に
メッキ析出レートが依存するので、突起電極の高さがウ
ェハ周辺部で高く中心部に向かうにしたがって漸次低く
なり、ひいては個々の半導体装置において突起電極10
の高さが不均一になってしまうという問題があった。こ
の発明の目的は、突起電極の高さを均一にすることので
きる半導体装置の製造方法を提供することにある。
【0005】
【課題を解決するための手段】この発明は、保護膜に形
成された開口部を介して露出された接続パッド上に突起
電極を有する半導体装置の製造方法において、前記接続
パッドを含む前記保護膜の上面全体に下地金属層形成用
層を形成し、該下地金属層形成用層の上面全体にメッキ
層を形成し、前記接続パッド上の前記メッキ層の上面に
前記突起電極を形成するようにしたものである。
【0006】
【作用】この発明によれば、下地金属層形成用層に仮に
段切れ部が生じても、この段切れ部をメッキ層によって
覆い隠すことができ、したがって下地金属層形成用層と
メッキ層をメッキ電流路として使用すると、下地金属層
形成用層に膜厚の薄い部分や段切れ部が生じていても、
メッキ電流密度を均一にすることができ、ひいては突起
電極の高さを均一にすることができる。
【0007】
【実施例】図1〜図6はそれぞれこの発明の一実施例に
おける半導体装置の各製造工程を示したものである。そ
こで、これらの図を順に参照しながら、この実施例の半
導体装置の製造方法について説明する。
【0008】まず、図1に示すように、シリコン基板2
1上に形成された酸化シリコン等からなる絶縁膜22上
にアルミニウムやアルミニウム合金等からなる配線パタ
ーン23及び接続パッド24が形成され、その上面の接
続パッド24の中央部を除く部分に酸化シリコンや窒化
シリコン等からなる保護膜25が形成され、接続パッド
24の中央部が保護膜25に形成された開口部26を介
して露出されたものを用意する。
【0009】次に、図2に示すように、上面全体に下地
金属層形成用層27を形成する。この下地金属層形成用
層27は、チタン−タングステン(Ti−W)、白金−
チタン(Pt−Ti)、パラジウム−チタン(Pd−T
i)等の合金、すなわちバリアメタルと接着メタルとの
合金からなる下層と、この下層の上面に形成された金薄
膜とからなっている。この場合、下層及び金薄膜は共に
スパッタにより成膜される。ここで、この状態における
各膜厚の一例について説明すると、配線パターン23及
び接続パッド24は1〜1.5μm、保護膜25は1〜
2μm、下地金属層形成用層27は0.2〜1μmとな
っている。このような膜厚であると、保護膜25のオー
バーハングがひどい場合には、下地金属層形成用層27
に段切れ部28が生じることが多い。ここまでは、従来
の場合と同じ工程である。
【0010】次に、図3に示すように、下地金属層形成
用層27をメッキ電流路として金の電解メッキを行うこ
とにより、上面全体にメッキ層29を形成する。電解メ
ッキの場合、スパッタと異なって、成膜が等方的に進行
することになる。したがって、上記のような膜厚寸法で
ある場合には、メッキ層29の膜厚が0.2〜1μm程
度となるようにすると、このメッキ層29によって下地
金属層形成用層27に形成された段切れ部28を十分に
覆い隠すことができる。ところで、この場合、下地金属
層形成用層27に段切れ部28が形成されているので、
メッキ層29を形成する際のメッキ電流密度が局部的に
変化し、メッキ層29の膜厚が不均一となるが、メッキ
層29の膜厚は0.2〜1μmであるので、この膜厚で
最大50%程度の不均一さが生じたとしても、後の工程
で形成する突起電極の高さを15〜30μmとすると、
メッキ層29の膜厚の不均一さは無視することができる
程度のバラツキであり、したがって別に問題はない。
【0011】次に、図4に示すように、メッキ層29の
上面の接続パッド24に対応する部分を除く部分にメッ
キレジスト層30を形成する。したがって、この状態で
は、接続パッド24に対応する部分におけるメッキレジ
スト層30には開口部31が形成されている。次に、下
地金属層形成用層27及びメッキ層29をメッキ電流路
として金の電解メッキを行うことにより、メッキレジス
ト層30の開口部31内のメッキ層29の上面に突起電
極32を形成する。この場合、下地金属層形成用層27
に段切れ部28が生じていても、この段切れ部28をメ
ッキ層29によって覆い隠し、そして下地金属層形成用
層27とメッキ層29をメッキ電流路として使用してい
るので、メッキ電流密度を均一にすることができ、ひい
ては突起電極32の高さを均一にすることができる。
【0012】次に、メッキレジスト層30を剥離する
と、図5に示すようになる。次に、突起電極32をマス
クとしてメッキ層29及び下地金属層形成用層27の不
要な部分をエッチングして除去すると、図6に示すよう
に、突起電極32下にメッキ層29及び下地金属層27
aが形成される。この場合、突起電極32自身もエッチ
ングされるが、そのエッチング量を見込んで当初の突起
電極32の高さ等を選定しておけば、別に問題はない。
かくして、均一な高さの突起電極32を有する半導体装
置が製造される。
【0013】なお、上記実施例では、メッキ層29と突
起電極32との間の密着性を良くするために、その材料
として共に金を用いたが、良好な密着性を得ることので
きる金属の組み合わせであれば、別々の金属であっても
よい。例えば、メッキ層27を白金(Pt)、突起電極
32を金で形成するようにしてもよい。このように、別
々の金属で形成した場合には、エッチング液やエッチン
グガスを選択することにより、選択性を高めることが可
能となり、上述のように突起電極32自身のエッチング
量を見込んでその当初の高さ等を選定するようなことが
不要となる。また、メッキ層29と突起電極32とを共
に金で形成した場合、下地金属層形成用層27を例えば
上述したようなバリアメタルと接着メタルとの合金から
なる層のみによって形成し、つまり最上層に金薄膜を有
しない構造としてもよい。さらに、メッキ層29は、電
解メッキでなく、無電解メッキによって形成するように
してもよい。
【0014】
【発明の効果】以上説明したように、この発明によれ
ば、下地金属層形成用層に仮に段切れ部が生じても、こ
の段切れ部をメッキ層によって覆い隠すことができ、し
たがって下地金属層形成用層とメッキ層をメッキ電流路
として使用すると、下地金属層形成用層に膜厚の薄い部
分や段切れ部が生じていても、メッキ電流密度を均一に
することができ、ひいては突起電極の高さを均一にする
ことができる。
【図面の簡単な説明】
【図1】この発明の一実施例における半導体装置の製造
に際し、当初用意したものの断面図。
【図2】同製造に際し、下地金属層形成用層を形成した
状態の断面図。
【図3】同製造に際し、メッキ層を形成した状態の断面
図。
【図4】同製造に際し、メッキレジスト層を形成した後
突起電極を形成した状態の断面図。
【図5】同製造に際し、メッキレジスト層を剥離した状
態の断面図。
【図6】同製造に際し、メッキ層及び下地金属層形成用
層の不要な部分を除去した状態の断面図。
【図7】従来の半導体装置の製造に際し、当初用意した
ものの断面図。
【図8】同従来の製造に際し、下地金属層形成用層を形
成した状態の断面図。
【図9】同従来の製造に際し、メッキレジスト層を形成
した後突起電極を形成した状態の断面図。
【図10】同従来の製造に際し、メッキレジスト層を剥
離した状態の断面図。
【図11】同従来の製造に際し、メッキ層及び下地金属
層形成用層の不要な部分を除去した状態の断面図。
【図12】同従来の製造方法の問題点を説明するために
示す断面図。
【符号の説明】
24 接続パッド 25 保護膜 27 下地金属層形成用層 29 メッキ層 32 突起電極

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 保護膜に形成された開口部を介して露出
    された接続パッド上に突起電極を有する半導体装置の製
    造方法において、 前記接続パッドを含む前記保護膜の上面全体に下地金属
    層形成用層を形成し、該下地金属層形成用層の上面全体
    にメッキ層を形成し、前記接続パッド上の前記メッキ層
    の上面に前記突起電極を形成することを特徴とする半導
    体装置の製造方法。
  2. 【請求項2】 前記メッキ層は前記突起電極と同一の金
    属で形成することを特徴とする請求項1記載の半導体装
    置の製造方法。
  3. 【請求項3】 前記同一の金属は金であることを特徴と
    する請求項2記載の半導体装置の製造方法。
  4. 【請求項4】 前記下地金属層形成用層は最上層に金薄
    膜を有していないことを特徴とする請求項3記載の半導
    体装置の製造方法。
  5. 【請求項5】 前記メッキ層及び前記突起電極は共に電
    解メッキにより形成することを特徴とする請求項1〜4
    のいずれかに記載の半導体装置の製造方法。
JP6185334A 1994-07-14 1994-07-14 半導体装置の製造方法 Pending JPH0831829A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6185334A JPH0831829A (ja) 1994-07-14 1994-07-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6185334A JPH0831829A (ja) 1994-07-14 1994-07-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0831829A true JPH0831829A (ja) 1996-02-02

Family

ID=16168995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6185334A Pending JPH0831829A (ja) 1994-07-14 1994-07-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0831829A (ja)

Similar Documents

Publication Publication Date Title
US5403777A (en) Semiconductor bond pad structure and method
US6737353B2 (en) Semiconductor device having bump electrodes
JP2002222823A (ja) 半導体集積回路およびその製造方法
JP2000150518A (ja) 半導体装置の製造方法
JP3446021B2 (ja) 半導体装置のバンプ電極構造およびその形成方法
JP2000299339A (ja) 半導体装置の製造方法
JPH11191541A (ja) 半導体装置の構造およびその製造方法
JPH0831829A (ja) 半導体装置の製造方法
JPH0195539A (ja) 半導体装置及びその製造方法
JPH0922912A (ja) 半導体装置及びその製造方法
JPH0437033A (ja) バンプ電極の形成方法
JPH04278542A (ja) 半導体装置及びその製造方法
JPH07201865A (ja) バンプを備えた半導体装置
JPH10340907A (ja) 突起電極の形成方法
JP3548814B2 (ja) 突起電極の構造およびその形成方法
JPS6031245A (ja) 半導体装置
JPH04217324A (ja) 半導体装置の製造方法
JPH09186190A (ja) 突起電極の構造およびその形成方法
JPH065609A (ja) バンプ形成方法
JPH03132036A (ja) 半導体装置の製造方法
JPH08162458A (ja) 電子部品の接続構造及び接続方法
JPH02138740A (ja) 半導体装置の製造方法
JPH042131A (ja) バンプ電極の形成方法
JPS61172361A (ja) テ−プキヤリアの製造方法
JP4520478B2 (ja) 半導体装置