JP4520478B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4520478B2 JP4520478B2 JP2007084525A JP2007084525A JP4520478B2 JP 4520478 B2 JP4520478 B2 JP 4520478B2 JP 2007084525 A JP2007084525 A JP 2007084525A JP 2007084525 A JP2007084525 A JP 2007084525A JP 4520478 B2 JP4520478 B2 JP 4520478B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor device
- electrode
- semiconductor element
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
そこで、本発明は、半導体素子を、素子形成面が上(フェースアップ)になるようにパッケージする場合に、下地基板を使わずに、プリント基板等へのダイレクトな接続をすることができる半導体装置を実現することを目的とする。
また、請求項3記載の半導体装置は、前記TiW合金層と前記半導体素子との間には、パッシベーション膜が形成されている、請求項2に記載の半導体装置である。
また、請求項4記載の半導体装置は、前記貫通孔は、前記パッド電極よりも外側に配置されている、請求項1〜3のいずれか一項に記載の半導体装置である。
また、請求項5記載の半導体装置は、前記半導体素子の前記裏面側に突出した前記バンプ金属が、裏面電極である、請求項1〜4のいずれか一項に記載の半導体装置である。
以上の構成によれば、素子形成面が上(フェースアップ)になるようなパッケージをする場合でも、チップ裏面からの電極接続ができるので、プリント基板等へのダイレクトな接続をすることができる。また、下地基板を使わなくても済むので、高密度の実装ができる。さらに、チップオンチップの構造を好適に採用することができる。
図1は、本発明の半導体装置の実装状態を示す断面図である。
Si半導体素子1の素子形成領域には、複数のバンプ電極6,20が形成され、一部のバンプ電極20の上には他の半導体チップ21が載っている。他のバンプ電極6は、チップに設けられた貫通孔に、当該バンプ電極6からつながる配線7を介してバンプ金属8を貫通させて、チップ裏面の、基板10の上のリード11との電気接続を可能にしている。
次に、図2のタイプのSi半導体素子1の製造方法を説明する。
図3は、製造方法を説明するための工程図である。Si半導体素子1の基板には予め貫通孔1aが形成されている。図3(a)は、パッド電極であるAl電極2が形成された基板1の上にSiN,SiON,SiO2,PSG等のパッシベーション膜3を施す工程を示す。このパッシベーション膜3は、貫通孔1aの側壁、基板1の裏面にまで施すこととする。パッシベーション膜3の形成方法として、例えばプラズマCVDがあげられる。
次に、バンプメッキする領域を除いて、フォトレジスト5を塗布する(図3(c))。
そして、電解メッキ法にてバンプ用金属を厚くメッキする(図3(d))。このバンプ用金属として、Au,Pd,Pt,Ag,Ir(イリジウム),Cu等をあげることができる。形成されたバンプのうち、Al電極2の上に形成されたものを番号6で示し、貫通孔1aの周辺に形成されたものを番号8で示し、途中の配線部分を番号7で示す。バンプ電極6、バンプ金属8および配線7が同一工程でメッキ法により形成されることによって、半導体素子1には、バンプ電極6と略同一の厚さを有する配線7が形成される。なお、電解メッキ法に代えて、化学反応による還元作用を利用した金属のメッキ成膜方法である無電解メッキ法を採用してもよい。
図4は、図1に示した段差のあるSi半導体素子1において、貫通孔にバンプを後から形成する工程を示す概略図である。まず、素子形成面に、バンプ6と、これにつながる配線7を形成しておき、貫通孔1aを設け(図4(a))、その後、貫通孔1aにバンプ8を形成する(図4(b))。
このようにしてできた半導体素子の貫通孔1aの断面図を図6に示す。貫通孔1aには、配線7につながるバンプ8が貫通している。このバンプ8が裏面電極として機能する。以上の図3、図4又は図5の方法により製造された半導体素子は、図1、図2又は図6に示すように、貫通孔を通って半導体素子
の裏面に電極が形成されている。
1a 貫通孔
2 Al電極(パッド電極)
6 バンプ電極
7 配線
8 バンプ金属
Claims (5)
- 半導体素子と、
前記半導体素子の素子形成面上に形成されたパッド電極と、
前記パッド電極上に形成された隆起状のバンプ電極と、
前記半導体素子に形成された貫通孔を貫通し、前記半導体素子から前記素子形成面側およびその反対の裏面側に突出した形状を有するバンプ金属と、
前記素子形成面上において前記バンプ電極と前記バンプ金属とを接続する配線とを含み、
前記半導体素子の前記素子形成面において、前記バンプ電極、前記バンプ金属および前記配線が同一工程でメッキ法により形成されることによって、前記配線は、前記バンプ電極と略同一の厚さを有している、半導体装置。 - 前記バンプ電極と前記半導体素子との間、前記バンプ金属と前記半導体素子との間、および前記配線と前記半導体素子との間にはそれぞれ、それらの間の密着性をよくするためのTiW合金層が形成されている、請求項1記載の半導体装置。
- 前記TiW合金層と前記半導体素子との間には、パッシベーション膜が形成されている、請求項2に記載の半導体装置。
- 前記貫通孔は、前記パッド電極よりも外側に配置されている、請求項1〜3のいずれか一項に記載の半導体装置。
- 前記半導体素子の前記裏面側に突出した前記バンプ金属が、裏面電極である、請求項1〜4のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007084525A JP4520478B2 (ja) | 1999-02-26 | 2007-03-28 | 半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5120899 | 1999-02-26 | ||
JP2007084525A JP4520478B2 (ja) | 1999-02-26 | 2007-03-28 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24585599A Division JP4018848B2 (ja) | 1999-02-26 | 1999-08-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007173876A JP2007173876A (ja) | 2007-07-05 |
JP4520478B2 true JP4520478B2 (ja) | 2010-08-04 |
Family
ID=38299919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007084525A Expired - Lifetime JP4520478B2 (ja) | 1999-02-26 | 2007-03-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4520478B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000311981A (ja) * | 1999-02-26 | 2000-11-07 | Rohm Co Ltd | 半導体装置 |
-
2007
- 2007-03-28 JP JP2007084525A patent/JP4520478B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000311981A (ja) * | 1999-02-26 | 2000-11-07 | Rohm Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007173876A (ja) | 2007-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7884459B2 (en) | Semiconductor device suitable for a stacked structure | |
US6235551B1 (en) | Semiconductor device including edge bond pads and methods | |
JP2540652B2 (ja) | 半導体装置 | |
US6650013B2 (en) | Method of manufacturing wire bonded microelectronic device assemblies | |
JP5222459B2 (ja) | 半導体チップの製造方法、マルチチップパッケージ | |
US5707894A (en) | Bonding pad structure and method thereof | |
KR100643065B1 (ko) | 솔더링 가능한 패드 및 와이어 본딩 가능한 패드를 구비하는 금속 재배치 층 | |
US6864166B1 (en) | Method of manufacturing wire bonded microelectronic device assemblies | |
JP2001044357A (ja) | 半導体装置およびその製造方法 | |
JP2001135776A (ja) | 半導体装置およびその製造方法 | |
US6404061B1 (en) | Semiconductor device and semiconductor chip | |
US20080142945A1 (en) | Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same | |
JPH10335337A (ja) | 半導体装置及びその製造方法 | |
JP4520478B2 (ja) | 半導体装置 | |
JP4575928B2 (ja) | 半導体装置 | |
JP4520479B2 (ja) | 半導体装置 | |
JP4018848B2 (ja) | 半導体装置 | |
JP3798568B2 (ja) | 半導体素子 | |
JP4334652B2 (ja) | 半導体装置 | |
JPH06268151A (ja) | 半導体装置 | |
JP4495189B2 (ja) | 半導体装置 | |
JPH05183007A (ja) | 半導体基板等のパッド構造 | |
JP2007048887A (ja) | 半導体装置およびその製造方法 | |
JP3313233B2 (ja) | 半導体装置 | |
JP3800872B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100520 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4520478 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
EXPY | Cancellation because of completion of term |