JP2001135776A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001135776A
JP2001135776A JP31222299A JP31222299A JP2001135776A JP 2001135776 A JP2001135776 A JP 2001135776A JP 31222299 A JP31222299 A JP 31222299A JP 31222299 A JP31222299 A JP 31222299A JP 2001135776 A JP2001135776 A JP 2001135776A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
hole
metal
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31222299A
Other languages
English (en)
Other versions
JP4245754B2 (ja
Inventor
Kazuhiko Matsumura
和彦 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP31222299A priority Critical patent/JP4245754B2/ja
Priority to US09/688,816 priority patent/US6534874B1/en
Priority to KR1020000063939A priority patent/KR100551576B1/ko
Priority to TW089122958A priority patent/TW461071B/zh
Publication of JP2001135776A publication Critical patent/JP2001135776A/ja
Application granted granted Critical
Publication of JP4245754B2 publication Critical patent/JP4245754B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 チップにダメージを与えず、多数枚のチップ
を積層でき、微細な接続を容易する。 【解決手段】 第２の半導体チップの内部電極８内に貫
通孔６を設け、この貫通孔内壁に無電解めっきが可能な
第１の金属２５が他の電極と絶縁された状態で形成さ
れ、かつ第１および第２の半導体チップの内部電極４，
８同士が対応するように、第２の半導体チップ７が第１
の半導体チップの外部電極３および内部電極４を除く部
分に接着剤５により固定され、内部電極４，８および貫
通孔内壁の第１の金属２５が同一組成の連続した第２の
金属１５により電気的に接続されている。このように、
第２の半導体チップの内部電極８に貫通孔６を形成し、
半導体チップ１，７を接着剤５で積層するので、多数枚
のチップへダメージを与えることなしに積層することが
可能となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ＬＳＩを有する
半導体チップを積層し、かつ電気的に接続された半導体
装置およびその製造方法に関するものである。
【０００２】
【従来の技術】近年、ＬＳＩ半導体装置の低コスト化及
び小型化を図るために、互いに異なる機能を有するＬＳ
Ｉ又は互いに異なるプロセスにより形成されたＬＳＩを
有する半導体チップ同士がフェースダウン方式で接合さ
れてなる半導体装置が提案されている。
【０００３】以下、前記従来のＬＳＩ半導体装置につい
て図１６を参照しながら説明する。まず、第１の半導体
チップ１１０の上に第１の半導体チップの内部電極（第
１の内部電極）１１１及びボンディングパッド１１２
が、また第１の内部電極１１１上に第１の半導体チップ
のバリヤメタル（第１のバリヤメタル）１１３が形成さ
れているとともに、第２の半導体チップの内部電極（第
２の内部電極）１２１上の第２の半導体チップのバリヤ
メタル（第２のバリヤメタル）１２２とはんだよりなる
バンプ１２３を介して第２の半導体チップ１２０の上の
第２の内部電極１２１と互いに電気的に接続されてい
る。また第１の半導体チップ１１０と第２の半導体チッ
プ１２０との間には絶縁性樹脂１３０が充填されてお
り、第１の半導体チップ１１０と第２の半導体チップ１
２０とはバンプ１２３及び絶縁性樹脂１３０によって一
体化されている。
【０００４】第１の半導体チップ１１０はリードフレー
ムのダイパッド１３１にダイボンド樹脂１３２により固
定されているととももに、第１の半導体チップ１１０の
ボンディングパッド１１２とリードフレームの外部リー
ド１３３とはボンディングワイヤ１３４を介して電気的
に接続されている。第１の半導体チップ１１０、第２の
半導体チップ１２０、ボンディングワイヤ１３３、ダイ
パッド１３１及び外部リード１３３の一部は封止用樹脂
１３５によってパッケージされている。
【０００５】以下、前記の半導体装置製造方法につい
て、図１７を参照しながら説明する。まず、図１７
（ａ）に示すように、第２の半導体チップ１２０の内部
電極１２１に電解めっき法によりはんだバンプ１２３を
形成する。はんだのバンプ１２３の形成については、第
２の半導体チップ１２０のウエハ上に蒸着により第２の
バリヤメタル１２２を形成した後、レジストによりバン
プパターンを形成し電解はんだめっきによりバンプ１２
３を形成する。次にはんだバンプ１２３をマスクにして
第２のバリヤメタル１２２をウエットエッチングにより
溶解除去した後、はんだバンプ１２３をリフローして半
球状にする。次に図１７（ｂ）に示すように、第１の半
導体チップ１１０がウエハ状態の時に、第１の半導体チ
ップ１１０上に絶縁樹脂１３０を塗布し、第２の半導体
チップ１２０のはんだバンプ１２３と第１の半導体チッ
プ１１０の内部電極１１１を一致させる。次に図１７
（ｃ）に示すように、第２の半導体チップ１２０を第１
の半導体チップ１１０に設置する。その後、加熱により
はんだバンプ１２２を溶融させ第２の半導体チップ１２
０の内部電極１２１と第１の半導体チップ１１０の内部
電極１１１をはんだづけにより接合する。次に図１７
（ｄ）に示すように、第１の半導体チップ１１０をウエ
ハ状態から個別に、分割する。最後に図１６に示すよう
に、第１の半導体チップ１１０をリードフレームのダイ
パッド１３１にダイボンドし、第１の半導体チップ１１
０のボンディングパッド１１２とリードフレームの外部
リード１３２をワイヤボンディングにより接続し、封止
用樹脂１３５によってパッケージしている。
【０００６】
【発明が解決しようとする課題】しかしながら、前記従
来の半導体装置の構造および製造方法によると、第１の
半導体チップと第２の半導体チップの接続をはんだバン
プを用いたはんだ付けであるため、次に示す課題があっ
た。
【０００７】（１）第１の半導体チップをフェイスダウ
ン方式で第２の半導体チップに積層するため、チップを
２段までしか積層する事が出来なかった。
【０００８】（２）第１の半導体チップを第２の半導体
チップに積層する際に、金属バンプを使用するために、
チップにダメージを与え半導体素子を破壊することがあ
った。
【０００９】（３）接合時にはんだが溶融するためはん
だバンプが横方向に広がる寸法変化が生じ微細化が困難
であった。
【００１０】（４）通常、半導体チップの内部電極はＡ
ｌであるため、はんだ接合のためには、Ａｌ電極上には
んだと容易に拡散する金属膜、例えば、Ｔｉ−Ｃｕ−Ａ
ｕ等を形成しておく必要があり、コストの高いものであ
る。
【００１１】（５）微細化が困難であるため、第１及び
第２の半導体チップの内部電極が大きいため電気的な負
荷容量が大きくなり、第１の半導体チップと第２の半導
体チップ間の信号伝送において、遅延が大きくかつ電力
消費の大きいものである。
【００１２】したがって、この発明の目的は、前記の問
題を解消するものであり、チップにダメージを与えず、
しかも多数枚のチップの積層することができ、微細な接
続を容易にし高性能な半導体装置およびその製造方法を
提供することである。
【００１３】
【課題を解決するための手段】上記課題を解決するため
にこの発明の請求項１記載の半導体装置は、外部電極と
内部電極を有する第１の半導体チップと、内部電極を有
する第２の半導体チップとを備え、第１の半導体チップ
に間隙を有して第２の半導体チップを積層し、かつ相互
の内部電極が電気的に接続された半導体装置であって、
第２の半導体チップの内部電極内に貫通孔を設け、この
貫通孔内壁に無電解めっきが可能な第１の金属が他の電
極と絶縁された状態で形成され、かつ第１および第２の
半導体チップの内部電極同士が対応するように、第２の
半導体チップが第１の半導体チップの外部電極および内
部電極を除く部分に接着剤により固定され、第２の半導
体チップの内部電極および貫通孔内壁の第１の金属と第
１の半導体チップの内部電極が同一組成の連続した第２
の金属により電気的に接続されていることを特徴とす
る。
【００１４】このように、第２の半導体チップの内部電
極に貫通孔を形成することと、第１および第２の半導体
チップを接着剤で積層することにより、多数枚のチップ
をチップへダメージを与えることなしに積層することが
可能となる。また、貫通孔内壁に形成した無電解可能な
第１の金属はＣｕ，Ｎｉ，Ａｕ，Ｐｔ，Ａｇ，Ｓｎ，Ｐ
ｂ，Ｃｏ等であり、第２の半導体チップの内部電極およ
び第１の金属と第１の半導体チップの内部電極が同一組
成の連続した第２の金属により電気的に接続されてい
る。このため、従来のようなはんだバンプによる接合で
はなく、内部電極に直接無電解めっきで析出させる金属
で接合するため、従来のようにチップの内部電極上に予
めはんだの拡散が生じる金属の形成も不要となる。
【００１５】請求項２記載の半導体装置は、請求項１に
おいて、第２の半導体チップの内部電極内の貫通孔の径
が、第１の半導体チップと第２の半導体チップとの間隙
の１／２よりも小さくした。このように、第２の半導体
チップの内部電極内の貫通孔の径が、第１の半導体チッ
プと第２の半導体チップとの間隙の１／２よりも小さく
したので、確実に接続できる。すなわち、通常の無電解
めっき膜成長は等方成長するため、貫通孔径が間隙の１
／２以上になると、電極上に成長した第２の金属である
めっき膜が接触した時点では、貫通孔がめっきで埋まっ
ていないためにめっき液がめっき電極内部に残ってしま
うことがある。この残った液は腐食の原因となってしま
うため、上記のように設定している。
【００１６】請求項３記載の半導体装置は、請求項１に
おいて、第２の半導体チップを２チップ以上積層した。
このように、第２の半導体チップを２チップ以上積層し
たので、多ピンＬＳＩへの適用が可能となる。
【００１７】請求項４記載の半導体装置の製造方法は、
第１の半導体チップに積層される第２の半導体チップの
内部電極内に貫通孔を設ける工程と、貫通孔内壁および
裏面に絶縁膜を形成する工程と、貫通孔内壁に無電解め
っきが可能な第１の金属を無電解めっきまたは蒸着によ
り形成する工程と、第１および第２の半導体チップの内
部電極同士が対応するように、第１の半導体チップに対
して間隙を有した状態で第２の半導体チップを第１の半
導体チップの外部電極および内部電極を除く部分に接着
固定する工程と、第２の半導体チップの内部電極および
貫通孔内壁の第１の金属と第１の半導体チップの内部電
極を無電解めっきにより電気的に接続する工程とを含
む。
【００１８】このように、第２の半導体チップの内部電
極内に貫通孔を設け、第１および第２の半導体チップを
接着固定し、第２の半導体チップの内部電極および貫通
孔内壁の第１の金属と第１の半導体チップの内部電極を
無電解めっきにより電気的に接続するので、多数枚のチ
ップをチップへダメージを与えることなしに積層するこ
とが可能となる。また、貫通孔内壁に無電解めっきが可
能な第１の金属を無電解めっきまたは蒸着により形成す
るので、従来のようなはんだバンプによる接合ではな
く、チップの内部電極上に予めはんだの拡散が生じる金
属の形成も不要となる。第１の金属として、例えばＣ
ｕ，Ｎｉ，Ａｕ，Ｐｔ，Ａｇ，Ｓｎ，Ｐｂ，Ｃｏ等を用
いることができる。また、はんだバンプが広がることが
ないため、微細な接続が容易になり、多ピンＬＳＩへの
適用が可能となる。また、ＬＳＩチップ同士の接合を片
側のＬＳＩは、ウエハ状態で行うことにより、低コスト
化が可能となる。
【００１９】
【発明の実施の形態】この発明の実施の形態を図１〜図
１５に基づいて説明する。図１はこの発明の実施の形態
の半導体装置の断面図、図２は図１の要部拡大図、図３
〜図１５はこの発明の実施の形態の半導体装置の製造方
法を示す工程別断面図である。
【００２０】図１および図２において、１は第１の半導
体チップ、２は半導体チップの保護膜、３は第１の半導
体チップの外部電極、４は第１の半導体チップの内部電
極、５は接着剤、６は貫通孔、７は第２の半導体チッ
プ、８は第２の半導体チップの内部電極、９は第３の半
導体チップ、１０は第３の半導体チップの内部電極、１
１は第２の半導体チップの酸化膜、１２は第３の半導体
チップの酸化膜、１３は第２の半導体チップのめっき電
極（第２のめっき電極）、１４は第３の半導体チップの
めっき電極（第３のめっき電極）、１５はめっき電極
（第２の金属）、１６はダイボンド樹脂、１７はリード
フレームのリード、１８はリードフレームのダイパッ
ド、１９はボンディングワイヤ、２０は封止樹脂、２１
は第２の半導体チップよりなるウエハ、２２は第３の半
導体チップよりなるウエハ、２３は無電解めっき液、２
４は無電解めっき槽、２５はめっき金属膜（第１の金
属）、２６はレジスト、２７はエッチング液、２８はエ
ッチング槽、２９は第１の半導体チップのウエハ、３０
はコレット、３１はコレットの真空孔、３２はダイシン
グの溝、３３は絶縁樹脂、３４は酸化膜を示している。
【００２１】図１に示すように、外部電極３と内部電極
４を有する第１の半導体チップ１と第２，３の半導体チ
ップ７，９は間隙を有した状態で、外部電極３及び内部
電極４，８，１０を除く部分で接着剤５によって固定さ
れている。また、第２，３の半導体チップ７，９は第
２，３の半導体チップの内部電極８，１０内に半導体チ
ップの裏面までの貫通孔６を有し、貫通孔６および第
２，３の半導体チップ７，９の裏面には第２，３の半導
体チップの酸化膜１１，１２が形成され、内部素子との
絶縁を保っている。貫通孔内壁には無電解めっきが可能
なめっき金属膜２５であるＣｕ，Ｎｉ，Ａｕ，Ｐｔ，Ａ
ｇ，Ｓｎ，Ｐｂ，Ｃｏ等が形成してある。そして、第
２，３の半導体チップの内部電極８，１０および貫通孔
６と第１の半導体チップの内部電極４が同一組成の連続
しためっき電極１５により電気的に接続されている。
【００２２】次に、上記構成の半導体装置の製造方法に
ついて説明する。図３〜図９、図１４において、（ｂ）
は（ａ）の拡大図である。まず始めに、図３（ａ），
（ｂ）に示すように第２，３の半導体チップよりなるウ
エハ２１，２２の第２，３の半導体チップの内部電極
８，１０にレーザにより直径が１０μｍ程度の貫通孔６
を開ける。内部電極サイズは、１５μｍ□以上あれはよ
い。次に図４（ａ），（ｂ）に示すように、貫通孔６の
側面および第２，３の半導体チップよりなるウエハ２
１，２２の裏面に第２，３の半導体チップの酸化膜１
１，１２を形成する。この酸化膜１１，１２は無電解め
っき法により電極を形成した際の、半導体チップの内部
素子との絶縁膜となる。
【００２３】次に図５（ａ），（ｂ）に示すように、第
２，３の半導体チップよりなるウエハ２１，２２と貫通
孔６に無電解めっきによりウエハ全面にめっき金属膜２
５を形成する。例えは、無電解めっきで形成するめっき
金属膜２５がＮｉである場合は、塩化パラジウムの溶液
に第２，３の半導体チップよりなるウエハ２１，２２を
浸漬しウエハ全面に無電解めっき核としてパラジウムを
付着した後に無電解Ｎｉめっき液に浸漬することでＮｉ
のめっき金属膜２５を１μｍ程度の膜厚を形成する。次
に図６（ａ），（ｂ）に示すように、第２，３の半導体
チップよりなるウエハ２１，２２の第２，３の半導体チ
ップの内部電極８，１０と貫通孔６に、レジスト２６に
よりめっき金属膜２５を除去するための、エッチングパ
ターンを形成する。
【００２４】次に図７（ａ），（ｂ）に示すように、レ
ジスト２６でエッチングパターンを形成した第２，３の
半導体チップよりなるウエハ２１，２２をエッチング槽
２８中のエッチング液２７に浸漬し、めっき金属膜２５
を溶解エッチングする。例えは、めっき金属膜がＮｉで
ある場合は２０％の塩酸溶液によりＮｉ膜を溶解する。
次に図８（ａ），（ｂ）に示すように、第２，３の半導
体チップよりなるウエハ２１，２２に形成したレジスト
２６を溶解除去して、第２，３のめっき電極１３，１４
が形成される。次に図９（ａ），（ｂ）に示すように、
第２，３の半導体チップよりなるウエハ２１，２２をダ
イシングし、個々のチップに分割する。
【００２５】次に図１０に示すように、第１の半導体チ
ップ１よりなる半導体ウエハ２９の、後に第２の半導体
チップ７を搭載する位置で第１の半導体チップの内部電
極４及び、外部電極３をふさがないようにエポキシ、ポ
リイミド、アクリル等の接着剤５を塗布する。次に図１
１に示すように、第２の半導体チップ７を第１の半導体
チップよりなるウエハ２９の接着剤５を塗布した領域
に、内部電極４，８同士が一致するようにコレット３０
にて真空吸着した状態でフェースアップにて設置する。
その後コレット３０を介して加熱することにより接着剤
５を硬化し第２の半導体チップ７を第１の半導体チップ
よりなるウエハ２９上に固定する。加熱温度は１００℃
〜３００℃程度である。内部電極４，８の大きさは、第
２の半導体チップ７と第１の半導体チップよりなるウエ
ハ２９を接続するための電極であるため小さくてよく数
μｍ□〜１００μｍ□程度である。また、この時、第１
の半導体チップ１と第２の半導体チップ７の表面間の間
隙は、数μｍから１００μｍである。また、接着剤５
は、内部電極４，８の表面には流れないようにしてお
く。この工程を繰り返すことにより第１の半導体チップ
よりなるウエハ２９上に複数個の第２の半導体チップ７
を接着剤５により固定する。
【００２６】さらに図１２に示すように、第２の半導体
チップ７上に後に第３の半導体チップ９を搭載する位置
で内部電極８をふさがないようにエポキシ、ポリイミ
ド、アクリル等の接着剤５を塗布する。次に図１３に示
すように、第３の半導体チップ９を第２の半導体チップ
７の接着剤５を塗布した領域に、内部電極８，１０同士
が一致するようにコレット３０にて真空吸着した状態で
フェースアップにて設置する。その後コレット３０を介
して加熱することにより接着剤５を硬化し第３の半導体
チップ９を第２の半導体チップ７上に固定する。
【００２７】次に図１４（ａ），（ｂ）に示すように、
第１の半導体チップよりなるウエハ２９を無電解めっき
漕２４に浸漬することで、第１の半導体チップの内部電
極４と第２，３の半導体チップの内部電極８，１０に形
成した第２，３のめっき電極１３，１４から析出しため
っき金属は一体となりめっき電極１５を形成する。めっ
き電極１５により第１の半導体チップ１の内部電極４と
第２，３の半導体チップ７，９の内部電極８，１０が電
気的に接続される。この時、第１の半導体チップよりな
るウエハ２９と第２，３の半導体チップ７，９の間隙お
よび貫通孔６に無電解めっき液２３が浸入する。例えば
第１の半導体チップの内部電極４がＡｌで後に行う無電
解めっきで析出させる金属がＮｉの場合は、まず、硝
酸、燐酸等の溶液に浸漬し、第１の半導体チップの内部
電極４のＡｌ表面の酸化膜を除去した後、Ａｌ表面を亜
鉛等で置換する。また、第２，３の半導体チップ７，９
に形成した第２，３のめっき電極１３，１４と同一の無
電解めっき液を使用することで、第２，３のめっき電極
１３，１４上にも無電解めっきの金属が析出し、第１，
２，３の半導体チップの内部電極４，８，１０を同一の
めっき金属で接続できる。この時、めっき金属Ｎｉの表
面にさらに金を無電解めっきすることにより信頼性を向
上させることができるとともに、後に外部電極４上にボ
ンディングワイヤ等を接合するときに大変歩留まりの高
いものとなる。それぞれの溶液に浸漬し処理した後は、
純水等の溶液で洗浄した後に次の処理を実施する。この
ように、従来のようなはんだバンプによる接合ではな
く、Ａｌ電極に直接無電解めっきで析出させる金属で接
合するため、従来のようにＡｌ電極上にあらかじめはん
だの拡散が生じる金属の形成も不要となるとともに、ウ
エハ状態で全てのチップの接合を一括で接合できるた
め、飛躍的に生産性が向上し、低コストで高密度の接続
を実現することができる。
【００２８】次に図１５に示すように、第１の半導体チ
ップよりなるウエハ２９をダイシングし第１の半導体チ
ップ１に分離する。ここで、第１の半導体チップ１に分
離する前に第１の半導体チップの外部電極３にプロービ
ングし、第１の半導体チップ１と第２の半導体チップ７
と第３の半導体チップ９が接合された状態で特性検査を
行うことができる。また、絶縁樹脂３３を側部に設け
る。
【００２９】次に、図１および図２に示すように、第
２，３の半導体チップ７、９が接合された第１の半導体
チップ１をリードフレームのダイパッド１８にダイボン
ド樹脂１６に接着し、第１の外部電極３とリードフレー
ムのリード１７をボンディングワイヤ１９にて接続し、
最後に封止樹脂２０にて封止することによりパッケージ
ングする。この時、封止樹脂２０は、金型への樹脂注入
時に第１の半導体チップ１と第２の半導体チップ７と第
３の半導体チップ９の間隙にまで注入される。また、第
１の半導体チップ１と第２の半導体チップ７と第３の半
導体チップ９の間隙への樹脂注入は、パッケージの封止
樹脂とは異なる絶縁性樹脂１６で封止する前に行っても
かまわない。また、封止樹脂が第１の半導体チップ１と
第２の半導体チップ７と第３の半導体チップ９の間隙に
は、樹脂が注入されない状態としてもかまわない。ま
た、積層する半導体チップにおいては、第１の半導体チ
ップに対して内部電極の位置関係が回路上問題がなけれ
は、フェイスアップとフェイスダウンのどちらでもよ
い。
【００３０】以上のようにこの実施の形態によれば、第
２，３の半導体チップの内部電極８，１０内に貫通孔６
を設け、第１および第２，３の半導体チップ１，７，９
を接着固定し、第２，３の半導体チップの内部電極８，
１０および貫通孔内壁の第１の金属２５と第１の半導体
チップの内部電極４を無電解めっきにより電気的に接続
するので、多数枚のチップをチップへダメージを与える
ことなしに積層することが可能となる。また、貫通孔内
壁に無電解めっきが可能な第１の金属２５を無電解めっ
きまたは蒸着により形成するので、従来のようなはんだ
バンプによる接合ではなく、チップの内部電極上に予め
はんだの拡散が生じる金属の形成も不要となる。第１の
金属２５として、例えばＣｕ，Ｎｉ，Ａｕ，Ｐｔ，Ａ
ｇ，Ｓｎ，Ｐｂ，Ｃｏ等を用いることができる。また、
はんだバンプが広がることがないため、微細な接続が容
易になる。
【００３１】また、第２の半導体チップの内部電極８内
の貫通孔６の径が、第１の半導体チップ１と第２の半導
体チップ７との間隙の１／２よりも小さくしてもよい。
すなわち、図２において、ａは第２の半導体チップの内
部電極内の貫通孔の径、ｂは第１の半導体チップと第２
の半導体チップとの間隙である。ａ＞ｂ／２のとき、貫
通孔６がめっき金属（めっき電極１５）で埋まる前に、
他の電極より成長しためっき金属（第２の半導体チップ
のめっき電極１３等）と接触するため、貫通孔６内部に
めっき液が残る。ａ≦ｂ／２のとき、他の電極より成長
しためっき金属と接触する前に貫通孔６がめっき金属で
埋まってしまう。このため、確実に接続できる。
【００３２】なお、第２，３の半導体チップを積層した
場合を示したが、第２の半導体チップを２チップ以上積
層してもよい。また、第２の半導体チップが接続される
第１の半導体チップは、ウエハの状態の他、回路基板と
して構成してもよい。
【００３３】
【発明の効果】この発明の請求項１記載の半導体装置に
よれば、第２の半導体チップの内部電極に貫通孔を形成
することと、第１および第２の半導体チップを接着剤で
積層することにより、多数枚のチップをチップへダメー
ジを与えることなしに積層することが可能となる。ま
た、貫通孔内壁に形成した無電解可能な第１の金属はＣ
ｕ，Ｎｉ，Ａｕ，Ｐｔ，Ａｇ，Ｓｎ，Ｐｂ，Ｃｏ等であ
り、第２の半導体チップの内部電極および第１の金属と
第１の半導体チップの内部電極が同一組成の連続した第
２の金属により電気的に接続されている。このため、従
来のようなはんだバンプによる接合ではなく、内部電極
に直接無電解めっきで析出させる金属で接合するため、
従来のようにチップの内部電極上に予めはんだの拡散が
生じる金属の形成も不要となる。また、従来のように接
合用のはんだバンプが広がることがないため、微細な接
続が容易になり、多ピンＬＳＩへの適用が可能となる。
【００３４】請求項２では、第２の半導体チップの内部
電極内の貫通孔の径が、第１の半導体チップと第２の半
導体チップとの間隙の１／２よりも小さくしたので、確
実に接続できる。すなわち、通常の無電解めっき膜成長
は等方成長するため、貫通孔径が間隙の１／２以上にな
ると、電極上に成長した第２の金属であるめっき膜が接
触した時点では、貫通孔がめっきで埋まっていないため
にめっき液がめっき電極内部に残ってしまうことがあ
る。この残った液は腐食の原因となってしまうため、上
記のように設定している。
【００３５】請求項３では、第２の半導体チップを２チ
ップ以上積層したので、多ピンＬＳＩへの適用が可能と
なる。
【００３６】この発明の請求項４記載の半導体装置の製
造方法によれば、第２の半導体チップの内部電極内に貫
通孔を設け、第１および第２の半導体チップを接着固定
し、第２の半導体チップの内部電極および貫通孔内壁の
第１の金属と第１の半導体チップの内部電極を無電解め
っきにより電気的に接続するので、多数枚のチップをチ
ップへダメージを与えることなしに積層することが可能
となる。また、貫通孔内壁に無電解めっきが可能な第１
の金属を無電解めっきまたは蒸着により形成するので、
従来のようなはんだバンプによる接合ではなく、チップ
の内部電極上に予めはんだの拡散が生じる金属の形成も
不要となる。第１の金属として、例えばＣｕ，Ｎｉ，Ａ
ｕ，Ｐｔ，Ａｇ，Ｓｎ，Ｐｂ，Ｃｏ等を用いることがで
きる。また、はんだバンプが広がることがないため、微
細な接続が容易になり、多ピンＬＳＩへの適用が可能と
なる。また、ＬＳＩチップ同士の接合を片側のＬＳＩ
は、ウエハ状態で行うことにより、低コスト化が可能と
なる。
【図面の簡単な説明】
【図１】この発明の実施の形態の半導体装置の断面図で
ある。
【図２】図１の要部拡大図である。
【図３】（ａ）はこの発明の実施の形態の半導体装置の
製造方法の工程断面図、（ｂ）はその要部拡大図であ
る。
【図４】（ａ）は図３の次工程の工程断面図、（ｂ）は
その要部拡大図である。
【図５】（ａ）は図４の次工程の工程断面図、（ｂ）は
その要部拡大図である。
【図６】（ａ）は図５の次工程の工程断面図、（ｂ）は
その要部拡大図である。
【図７】（ａ）は図６の次工程の工程断面図、（ｂ）は
その要部拡大図である。
【図８】（ａ）は図７の次工程の工程断面図、（ｂ）は
その要部拡大図である。
【図９】（ａ）は図８の次工程の工程断面図、（ｂ）は
その要部拡大図である。
【図１０】図９の次工程の工程断面図である。
【図１１】図１０の次工程の工程断面図である。
【図１２】図１１の次工程の工程断面図である。
【図１３】図１２の次工程の工程断面図である。
【図１４】（ａ）は図１３の次工程の工程断面図、
（ｂ）はその要部拡大図である。
【図１５】図１４の次工程の工程断面図である。
【図１６】従来の半導体装置の断面図である。
【図１７】従来の半導体装置の工程断面図である。
【符号の説明】
１ 第１の半導体チップ ２ 半導体チップの保護膜 ３ 第１の半導体チップの外部電極 ４ 第１の半導体チップの内部電極 ５ 接着剤 ６ 貫通孔 ７ 第２の半導体チップ ８ 第２の半導体チップの内部電極 ９ 第３のチップ １０ 第３のチップの内部電極 １１ 第２の半導体チップの酸化膜 １２ 第３の半導体チップの酸化膜 １３ 第２のめっき電極 １４ 第３のめっき電極 １５ めっき電極 １６ ダイボンド樹脂 １７ リードフレームのリード １８ リードフレームのダイパッド １９ ボンディングワイヤ ２０ 封止樹脂 ２１ 第２の半導体チップよりなるウエハ ２２ 第３の半導体チップよりなるウエハ ２３ 無電解めっき液 ２４ 無電解めっき槽 ２５ めっき金属膜 ２６ レジスト ２７ エッチング液 ２８ エッチング槽 ２９ 第１の半導体チップのウエハ ３０ コレット ３１ コレットの真空孔 ３２ ダイシングの溝 ３３ 絶縁樹脂 ３４ 酸化膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 外部電極と内部電極を有する第１の半導
    体チップと、内部電極を有する第２の半導体チップとを
    備え、前記第１の半導体チップに間隙を有して前記第２
    の半導体チップを積層し、かつ相互の内部電極が電気的
    に接続された半導体装置であって、第２の半導体チップ
    の内部電極内に貫通孔を設け、この貫通孔内壁に無電解
    めっきが可能な第１の金属が他の電極と絶縁された状態
    で形成され、かつ前記第１および第２の半導体チップの
    内部電極同士が対応するように、前記第２の半導体チッ
    プが前記第１の半導体チップの外部電極および内部電極
    を除く部分に接着剤により固定され、前記第２の半導体
    チップの内部電極および貫通孔内壁の前記第１の金属と
    前記第１の半導体チップの内部電極が同一組成の連続し
    た第２の金属により電気的に接続されていることを特徴
    とする半導体装置。
  2. 【請求項２】 第２の半導体チップの内部電極内の貫通
    孔の径が、第１の半導体チップと第２の半導体チップと
    の間隙の１／２よりも小さくした請求項１記載の半導体
    装置。
  3. 【請求項３】 第２の半導体チップを２チップ以上積層
    した請求項１記載の半導体装置。
  4. 【請求項４】 第１の半導体チップに積層される第２の
    半導体チップの内部電極内に貫通孔を設ける工程と、前
    記貫通孔内壁および裏面に絶縁膜を形成する工程と、前
    記貫通孔内壁に無電解めっきが可能な第１の金属を無電
    解めっきまたは蒸着により形成する工程と、前記第１お
    よび第２の半導体チップの内部電極同士が対応するよう
    に、前記第１の半導体チップに対して間隙を有した状態
    で前記第２の半導体チップを前記第１の半導体チップの
    外部電極および内部電極を除く部分に接着固定する工程
    と、前記第２の半導体チップの内部電極および貫通孔内
    壁の前記第１の金属と前記第１の半導体チップの内部電
    極を無電解めっきにより電気的に接続する工程とを含む
    半導体装置の製造方法。
JP31222299A 1999-11-02 1999-11-02 半導体装置 Expired - Lifetime JP4245754B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP31222299A JP4245754B2 (ja) 1999-11-02 1999-11-02 半導体装置
US09/688,816 US6534874B1 (en) 1999-11-02 2000-10-17 Semiconductor device and method of producing the same
KR1020000063939A KR100551576B1 (ko) 1999-11-02 2000-10-30 반도체 장치 및 그 제조방법
TW089122958A TW461071B (en) 1999-11-02 2000-11-01 Semiconductor device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31222299A JP4245754B2 (ja) 1999-11-02 1999-11-02 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007312675A Division JP4597183B2 (ja) 2007-12-03 2007-12-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001135776A true JP2001135776A (ja) 2001-05-18
JP4245754B2 JP4245754B2 (ja) 2009-04-02

Family

ID=18026664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31222299A Expired - Lifetime JP4245754B2 (ja) 1999-11-02 1999-11-02 半導体装置

Country Status (4)

Country Link
US (1) US6534874B1 (ja)
JP (1) JP4245754B2 (ja)
KR (1) KR100551576B1 (ja)
TW (1) TW461071B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110084A (ja) * 2001-09-28 2003-04-11 Rohm Co Ltd 半導体装置
EP1341232A2 (en) * 2002-02-27 2003-09-03 Fujitsu Limited Semiconductor device and method for fabricating the same
JP2005183934A (ja) * 2003-11-28 2005-07-07 Nec Electronics Corp オフセット接合型マルチチップ半導体装置
US6982487B2 (en) 2003-03-25 2006-01-03 Samsung Electronics Co., Ltd. Wafer level package and multi-package stack
KR100708887B1 (ko) * 2005-05-27 2007-04-17 디엔제이 클럽 인코 리드 프레임이 포함된 칩 적층 패키지 소자
JP2008010759A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd 半導体装置および半導体装置の製造方法
JP2010245289A (ja) * 2009-04-06 2010-10-28 Canon Inc 半導体装置の製造方法
US8088648B2 (en) 2007-03-19 2012-01-03 Samsung Electronics Co., Ltd. Method of manufacturing a chip stack package
US8193637B2 (en) 2008-03-12 2012-06-05 Samsung Electronics Co., Ltd. Semiconductor package and multi-chip package using the same
JP2012134232A (ja) * 2010-12-20 2012-07-12 Disco Abrasive Syst Ltd 積層デバイスの製造方法及び積層デバイス

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900549B2 (en) * 2001-01-17 2005-05-31 Micron Technology, Inc. Semiconductor assembly without adhesive fillets
JP2002373957A (ja) * 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP3972813B2 (ja) * 2002-12-24 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
KR100621617B1 (ko) * 2003-08-27 2006-09-13 삼성전자주식회사 메모리 모듈 구조
US7239020B2 (en) * 2004-05-06 2007-07-03 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Multi-mode integrated circuit structure
KR100570514B1 (ko) 2004-06-18 2006-04-13 삼성전자주식회사 웨이퍼 레벨 칩 스택 패키지 제조 방법
US7202554B1 (en) * 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7977155B2 (en) * 2007-05-04 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level flip-chip assembly methods
KR101052867B1 (ko) * 2008-01-08 2011-07-29 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
EP2104138A1 (de) 2008-03-18 2009-09-23 EV Group E. Thallner GmbH Verfahren zum Bonden von Chips auf Wafer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
KR100214562B1 (ko) * 1997-03-24 1999-08-02 구본준 적층 반도체 칩 패키지 및 그 제조 방법
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
KR19990033645A (ko) * 1997-10-25 1999-05-15 구본준 피시비 패키지 및 그의 제조방법
KR19990069447A (ko) * 1998-02-09 1999-09-06 구본준 반도체 패키지와 그 제조방법
KR20000027153A (ko) * 1998-10-27 2000-05-15 김영환 칩 사이즈 스택 패키지
US6122187A (en) * 1998-11-23 2000-09-19 Micron Technology, Inc. Stacked integrated circuits

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110084A (ja) * 2001-09-28 2003-04-11 Rohm Co Ltd 半導体装置
EP1341232A2 (en) * 2002-02-27 2003-09-03 Fujitsu Limited Semiconductor device and method for fabricating the same
EP1341232A3 (en) * 2002-02-27 2005-10-26 Fujitsu Limited Semiconductor device and method for fabricating the same
US7335592B2 (en) 2003-03-25 2008-02-26 Samsung Electronics Co., Ltd. Wafer level package, multi-package stack, and method of manufacturing the same
US6982487B2 (en) 2003-03-25 2006-01-03 Samsung Electronics Co., Ltd. Wafer level package and multi-package stack
JP4580730B2 (ja) * 2003-11-28 2010-11-17 ルネサスエレクトロニクス株式会社 オフセット接合型マルチチップ半導体装置
JP2005183934A (ja) * 2003-11-28 2005-07-07 Nec Electronics Corp オフセット接合型マルチチップ半導体装置
KR100708887B1 (ko) * 2005-05-27 2007-04-17 디엔제이 클럽 인코 리드 프레임이 포함된 칩 적층 패키지 소자
JP2008010759A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd 半導体装置および半導体装置の製造方法
US8088648B2 (en) 2007-03-19 2012-01-03 Samsung Electronics Co., Ltd. Method of manufacturing a chip stack package
US8193637B2 (en) 2008-03-12 2012-06-05 Samsung Electronics Co., Ltd. Semiconductor package and multi-chip package using the same
JP2010245289A (ja) * 2009-04-06 2010-10-28 Canon Inc 半導体装置の製造方法
JP2012134232A (ja) * 2010-12-20 2012-07-12 Disco Abrasive Syst Ltd 積層デバイスの製造方法及び積層デバイス

Also Published As

Publication number Publication date
US6534874B1 (en) 2003-03-18
KR100551576B1 (ko) 2006-02-13
TW461071B (en) 2001-10-21
KR20010060223A (ko) 2001-07-06
JP4245754B2 (ja) 2009-04-02

Similar Documents

Publication Publication Date Title
JP4245754B2 (ja) 半導体装置
TWI706519B (zh) 具有可路由囊封的傳導基板的半導體封裝及方法
US8216934B2 (en) Semiconductor device suitable for a stacked structure
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
US20130049225A1 (en) Stacked integrated circuit packages that include monolithic conductive vias
US20080258277A1 (en) Semiconductor Device Comprising a Semiconductor Chip Stack and Method for Producing the Same
KR100565961B1 (ko) 3차원 적층 칩 패키지 제조 방법
US8361857B2 (en) Semiconductor device having a simplified stack and method for manufacturing thereof
US7232747B2 (en) Method of wafer bumping for enabling a stitch wire bond in the absence of discrete bump formation
JP2005294443A (ja) 半導体装置及びその製造方法
JP2004363573A (ja) 半導体チップ実装体およびその製造方法
JP3731378B2 (ja) 半導体素子の製造方法、および半導体素子、ならびに実装モジュール
JPH04356956A (ja) 半導体装置及びその製造方法
US9741680B1 (en) Wire bond through-via structure and method
JP4046568B2 (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
WO2022095695A1 (zh) Mcm封装结构及其制作方法
JP3468132B2 (ja) 半導体装置の製造方法
JP2000260933A (ja) 半導体装置の製造方法
JP4597183B2 (ja) 半導体装置の製造方法
TW202013659A (zh) 電子裝置及其製造方法
US20050074971A1 (en) Semiconductor device and method for fabricating the same
JPH06268151A (ja) 半導体装置
US20050082658A1 (en) Simplified stacked chip assemblies
US20020076852A1 (en) Method for manufacturing a component which is encapsulated in plastic, and a component which is encapsulated in plastic
JP2001250912A (ja) 半導体装置およびその製造方法ならびに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090107

R151 Written notification of patent or utility model registration

Ref document number: 4245754

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term