JP2882416B2 - 電解めっきによる金属素子の形成方法 - Google Patents
電解めっきによる金属素子の形成方法Info
- Publication number
- JP2882416B2 JP2882416B2 JP32736989A JP32736989A JP2882416B2 JP 2882416 B2 JP2882416 B2 JP 2882416B2 JP 32736989 A JP32736989 A JP 32736989A JP 32736989 A JP32736989 A JP 32736989A JP 2882416 B2 JP2882416 B2 JP 2882416B2
- Authority
- JP
- Japan
- Prior art keywords
- metal element
- plating
- conductive portion
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は、絶縁基板または半導体基板上に電子素子の
金属素子部分を電解めっきによって形成する方法に関
し、 基板の位置合わせに要する作業時間を短縮してめっき
効率を向上し、めっき電荷印加部への電荷集中および不
要電析を防止してめっき金属の浪費を防止し且つめっき
品質を向上させためっき方法を提供することを目的と
し、 絶縁基板または半導体基板上に電子素子の金属素子部
分を電解めっきによって形成する方法において、 基板の金属素子形成予定面の金属素子形成予定位置を
含む領域に第１の導電部を形成する工程、 上記基板の上記金属素子形成予定面の裏面側に、上記
裏面から上記基板の周縁部を経て上記金属素子形成予定
面の上記第１導電部に達する第２の導電部を形成する工
程、 上記第１導電部の上記金属素子形成予定位置以外を絶
縁被覆する工程、 上記第２導電部にめっき電荷を供給できる保持具によ
って上記基板を上記裏面で保持する工程、 上記基板の上記金属素子形成予定面を所定の電解めっ
き浴中に浸漬させ、上記電解めっき浴中に配置された金
属素子形成用めっき金属の対向電極を陽極とし、上記第
１導電部の金属素子形成予定位置部分を陰極とし、上記
保持具から上記第２導電部を介して上記第１導電部にめ
っき電荷を供給して電解めっきを行う工程、 上記第２導電部を除去する工程、および 上記絶縁被覆を除去する工程 を含んで構成する。
金属素子部分を電解めっきによって形成する方法に関
し、 基板の位置合わせに要する作業時間を短縮してめっき
効率を向上し、めっき電荷印加部への電荷集中および不
要電析を防止してめっき金属の浪費を防止し且つめっき
品質を向上させためっき方法を提供することを目的と
し、 絶縁基板または半導体基板上に電子素子の金属素子部
分を電解めっきによって形成する方法において、 基板の金属素子形成予定面の金属素子形成予定位置を
含む領域に第１の導電部を形成する工程、 上記基板の上記金属素子形成予定面の裏面側に、上記
裏面から上記基板の周縁部を経て上記金属素子形成予定
面の上記第１導電部に達する第２の導電部を形成する工
程、 上記第１導電部の上記金属素子形成予定位置以外を絶
縁被覆する工程、 上記第２導電部にめっき電荷を供給できる保持具によ
って上記基板を上記裏面で保持する工程、 上記基板の上記金属素子形成予定面を所定の電解めっ
き浴中に浸漬させ、上記電解めっき浴中に配置された金
属素子形成用めっき金属の対向電極を陽極とし、上記第
１導電部の金属素子形成予定位置部分を陰極とし、上記
保持具から上記第２導電部を介して上記第１導電部にめ
っき電荷を供給して電解めっきを行う工程、 上記第２導電部を除去する工程、および 上記絶縁被覆を除去する工程 を含んで構成する。
本発明は、絶縁基板または半導体基板上に電子素子の
金属素子部分を電解めっきによって形成する方法に関す
る。
金属素子部分を電解めっきによって形成する方法に関す
る。
IC、LSI等の製造において、電子素子の金属素子部分
を電解めっきによって形成する方法が行われている。こ
の方法は、絶縁基板または半導体基板上の金属素子形成
予定面の金属素子形成予定位置を含む領域に導電部を形
成し、この導電部の金属素子形成予定位置以外の部分を
絶縁膜で被覆した状態で電解めっきすることにより、上
記の予定位置に所定素子用の金属を電析させた後、不要
な絶縁膜を除去して所望の金属素子を形成する方法であ
る。このようにして形成される金属素子としては、IC、
LSIチップの内部信号を伝達しあるいは外部からの信号
をチップ内に送り込むための入出力端子等がある。
を電解めっきによって形成する方法が行われている。こ
の方法は、絶縁基板または半導体基板上の金属素子形成
予定面の金属素子形成予定位置を含む領域に導電部を形
成し、この導電部の金属素子形成予定位置以外の部分を
絶縁膜で被覆した状態で電解めっきすることにより、上
記の予定位置に所定素子用の金属を電析させた後、不要
な絶縁膜を除去して所望の金属素子を形成する方法であ
る。このようにして形成される金属素子としては、IC、
LSIチップの内部信号を伝達しあるいは外部からの信号
をチップ内に送り込むための入出力端子等がある。
上記チップは絶縁基板あるいは半導体基板上に形成さ
れるため、基板上の所望位置に電解めっきするためには
めっき電荷供給路として上記のような導電部を形成する
必要がある。通常この導電部は、基板上の金属素子形成
予定面上に蒸着、スパッタ等により導電性膜として形成
される。そして、金属素子形成予定位置とめっき電荷印
加部のみを蝕刻して露出させる。従来は、このように準
備した基板の金属素子形成予定面を所定の電解めっき浴
中に浸漬させ、電解めっき浴中に配置された金属素子形
成用めっき金属の対向電極を陽極とし、導電部の露出さ
れた金属素子形成予定位置部分を陰極とし、導電部の露
出されためっき電荷印加部をめっき装置のめっき電荷供
給用電極に接続して電解めっきを行っていた。
れるため、基板上の所望位置に電解めっきするためには
めっき電荷供給路として上記のような導電部を形成する
必要がある。通常この導電部は、基板上の金属素子形成
予定面上に蒸着、スパッタ等により導電性膜として形成
される。そして、金属素子形成予定位置とめっき電荷印
加部のみを蝕刻して露出させる。従来は、このように準
備した基板の金属素子形成予定面を所定の電解めっき浴
中に浸漬させ、電解めっき浴中に配置された金属素子形
成用めっき金属の対向電極を陽極とし、導電部の露出さ
れた金属素子形成予定位置部分を陰極とし、導電部の露
出されためっき電荷印加部をめっき装置のめっき電荷供
給用電極に接続して電解めっきを行っていた。
すなわち、第３図（ａ）に示すように、基板（＝ウェ
ハ）１のめっき電荷印加部２をめっき装置の取り付け枠
３に取り付けられためっき電荷供給用電極４に接続する
ための位置合わせは、ウェハの外形特徴部（オリフラあ
るいはファセットと呼ばれる部分）５等を基準として行
う。すなわち、ウェハのめっき電荷印加部２の形成も、
めっき装置のめっき電荷供給用電極４の取り付けもこの
ファセット５を基準にして行い、双方を位置合わせして
接続し、めっき電荷の供給を行う。めっき開始に当たっ
ては、第３図（ｂ）に示すようにウェハ１をその金属素
子形成予定面Ｓを下に向けてめっき装置のウェハ保持枠
上に載せ、前記のように位置合わせした状態でウェハ１
の裏面Ｂをウェハ押さえ治具７で上から押さえて保持す
る。
ハ）１のめっき電荷印加部２をめっき装置の取り付け枠
３に取り付けられためっき電荷供給用電極４に接続する
ための位置合わせは、ウェハの外形特徴部（オリフラあ
るいはファセットと呼ばれる部分）５等を基準として行
う。すなわち、ウェハのめっき電荷印加部２の形成も、
めっき装置のめっき電荷供給用電極４の取り付けもこの
ファセット５を基準にして行い、双方を位置合わせして
接続し、めっき電荷の供給を行う。めっき開始に当たっ
ては、第３図（ｂ）に示すようにウェハ１をその金属素
子形成予定面Ｓを下に向けてめっき装置のウェハ保持枠
上に載せ、前記のように位置合わせした状態でウェハ１
の裏面Ｂをウェハ押さえ治具７で上から押さえて保持す
る。
めっき装置の電解めっき槽11内にはめっき液流入口12
からめっき液13が上向きの矢印のように流入し槽11内を
上昇する。ウェハ１の金属素子形成予定面Ｓの導電部14
は、めっき電荷印加部２と金属素子形成予定部分16以外
は絶縁膜14で被覆されており、印加部２および金属素子
形成予定部分16のみが上昇してきためっき液13と接触す
る。槽11内に取り付けためっき金属の対向電極17を陽極
とし、金属素子形成予定部分16を陰極として電解めっき
を行い、金属素子形成予定部分16に電析させて所定の金
属素子を形成する。電析作用を果たしためっき液13は槽
11の上端から矢印のように流出する。
からめっき液13が上向きの矢印のように流入し槽11内を
上昇する。ウェハ１の金属素子形成予定面Ｓの導電部14
は、めっき電荷印加部２と金属素子形成予定部分16以外
は絶縁膜14で被覆されており、印加部２および金属素子
形成予定部分16のみが上昇してきためっき液13と接触す
る。槽11内に取り付けためっき金属の対向電極17を陽極
とし、金属素子形成予定部分16を陰極として電解めっき
を行い、金属素子形成予定部分16に電析させて所定の金
属素子を形成する。電析作用を果たしためっき液13は槽
11の上端から矢印のように流出する。
しかし、上記従来のめっき方法は下記のような実作業
上（効率上）、経済上、およびめっき品質上の問題点が
あった。
上（効率上）、経済上、およびめっき品質上の問題点が
あった。
まず実作業上、上記の位置合わせ作業は、第３図
（ａ）、（ｂ）からも分かるように印加部２と電極４の
接続位置がウェハ１の下側に隠されるため、作業者から
は死角になった状態で行わなければならないので作業時
間が長くなり、めっき処理の効率を高める上でかなり障
害になっていた。
（ａ）、（ｂ）からも分かるように印加部２と電極４の
接続位置がウェハ１の下側に隠されるため、作業者から
は死角になった状態で行わなければならないので作業時
間が長くなり、めっき処理の効率を高める上でかなり障
害になっていた。
経済上の問題は、金等の貴金属であるめっき金属が浪
費されることである。第３図（ｃ）に断面を拡大して示
すように、ウェハ１上の導電部14は金属素子形成予定部
分16でめっき液と接触して所望の金属素子20を電析形成
するが、やはりめっき液と接触しているめっき電荷印加
部２でも電析反応が起きて不要なめっき金属の析出部21
が形成されてしまう。その上、印加部２は電極４との接
続部であり、めっき電荷の集中が生じているため、電析
するめっき金属の量も金属素子形成予定部分16に比べて
無視できないくらい多い。
費されることである。第３図（ｃ）に断面を拡大して示
すように、ウェハ１上の導電部14は金属素子形成予定部
分16でめっき液と接触して所望の金属素子20を電析形成
するが、やはりめっき液と接触しているめっき電荷印加
部２でも電析反応が起きて不要なめっき金属の析出部21
が形成されてしまう。その上、印加部２は電極４との接
続部であり、めっき電荷の集中が生じているため、電析
するめっき金属の量も金属素子形成予定部分16に比べて
無視できないくらい多い。
上記の印加部２への電荷集中およびそれによる不要電
析部21の形成はウェハ１全体の電荷分布を変動させるば
かりでなく、めっき装置10の電極４の導電率をも変動さ
せ、ウェハ１上の金属素子形成予定位置16での金属素子
形成を不安定にするので、めっき品質上極めて大きな問
題である。
析部21の形成はウェハ１全体の電荷分布を変動させるば
かりでなく、めっき装置10の電極４の導電率をも変動さ
せ、ウェハ１上の金属素子形成予定位置16での金属素子
形成を不安定にするので、めっき品質上極めて大きな問
題である。
本発明は、基板の位置合わせに要する作業時間を短縮
してめっき効率を向上し、めっき電荷印加部への電荷集
中および不要電析を防止してめっき金属の浪費を防止し
且つめっき品質を向上させためっき方法を提供すること
を目的とする。
してめっき効率を向上し、めっき電荷印加部への電荷集
中および不要電析を防止してめっき金属の浪費を防止し
且つめっき品質を向上させためっき方法を提供すること
を目的とする。
上記の目的は、本発明によれば、絶縁基板または半導
体基板上に電子素子の金属素子部分を電解めっきによっ
て形成する方法において、 基板の金属素子形成予定面の金属素子形成予定位置を
含む領域に第１の導電部を形成する工程、 上記基板の上記金属素子形成予定面の裏面側に、上記
裏面から上記基板の周縁部を経て上記金属素子形成予定
面の上記第１導電部に達する第２の導電部を形成する工
程、 上記第１導電部の上記金属素子形成予定位置以外を絶
縁被覆する工程、 上記第２導電部にめっき電荷を供給できる保持具によ
って上記基板を上記裏面で保持する工程、 上記基板の上記金属素子形成予定面を所定の電解めっ
き浴中に浸漬させ、上記電解めっき浴中に配置された金
属素子形成用めっき金属の対向電極を陽極とし、上記第
１導電部の金属素子形成予定位置部分を陰極とし、上記
保持具から上記第２導電部を介して上記第１導電部にめ
っき電荷を供給して電解めっきを行う工程、 上記第２導電部を除去する工程、および 上記絶縁被覆を除去する工程 を含むことを特徴とする電解めっきによる金属素子の
形成方法によって達成される。
体基板上に電子素子の金属素子部分を電解めっきによっ
て形成する方法において、 基板の金属素子形成予定面の金属素子形成予定位置を
含む領域に第１の導電部を形成する工程、 上記基板の上記金属素子形成予定面の裏面側に、上記
裏面から上記基板の周縁部を経て上記金属素子形成予定
面の上記第１導電部に達する第２の導電部を形成する工
程、 上記第１導電部の上記金属素子形成予定位置以外を絶
縁被覆する工程、 上記第２導電部にめっき電荷を供給できる保持具によ
って上記基板を上記裏面で保持する工程、 上記基板の上記金属素子形成予定面を所定の電解めっ
き浴中に浸漬させ、上記電解めっき浴中に配置された金
属素子形成用めっき金属の対向電極を陽極とし、上記第
１導電部の金属素子形成予定位置部分を陰極とし、上記
保持具から上記第２導電部を介して上記第１導電部にめ
っき電荷を供給して電解めっきを行う工程、 上記第２導電部を除去する工程、および 上記絶縁被覆を除去する工程 を含むことを特徴とする電解めっきによる金属素子の
形成方法によって達成される。
本発明のめっき方法においては、金属素子形成予定位
置へのめっき電荷の供給に、基板の電荷印加部とめっき
装置の電荷供給用電極との位置合わせを必要としないの
で、めっき装置への基板の装着が極めて短時間で済み、
めっき処理の作業効率を大幅に向上させることができ
る。
置へのめっき電荷の供給に、基板の電荷印加部とめっき
装置の電荷供給用電極との位置合わせを必要としないの
で、めっき装置への基板の装着が極めて短時間で済み、
めっき処理の作業効率を大幅に向上させることができ
る。
また、金属素子形成予定位置へのめっき電荷供給を、
めっき面とは反対の基板裏面から行うので、所定の金属
素子形成予定位置以外では電析反応が実質的に生ぜず、
不要な電析によるめっき金属の浪費が防止される。
めっき面とは反対の基板裏面から行うので、所定の金属
素子形成予定位置以外では電析反応が実質的に生ぜず、
不要な電析によるめっき金属の浪費が防止される。
同時に、金属素子形成予定位置以外の基板部分は実質
的にめっき液と接触しないので電荷集中が発生せず、所
定の金属素子を安定して形成できる。
的にめっき液と接触しないので電荷集中が発生せず、所
定の金属素子を安定して形成できる。
以下、実施例によって本発明を更に詳細に説明する。
第１図に、本発明の方法を行うためのめっき装置に、
めっき処理されるウェハを装着した状態の一例を断面図
で示す。
めっき処理されるウェハを装着した状態の一例を断面図
で示す。
第１図のめっき装置は、底部にめっき液13の流入口12
を有する電解めっき処理槽11内にめっき金属の対向電極
17が取り付けられている。槽11の上方に、導電性材料で
作られた中空状のウェハ保持具30が配置されており、中
空31内を真空に減圧することによってウェハ１をその裏
面Ｂで吸着保持するようになっている。本発明の方法を
実施するためのめっき装置は、従来用いられているめっ
き装置に上記のようなウェハ保持具30を付加すれば十分
であり、設備上も極めて簡便である。
を有する電解めっき処理槽11内にめっき金属の対向電極
17が取り付けられている。槽11の上方に、導電性材料で
作られた中空状のウェハ保持具30が配置されており、中
空31内を真空に減圧することによってウェハ１をその裏
面Ｂで吸着保持するようになっている。本発明の方法を
実施するためのめっき装置は、従来用いられているめっ
き装置に上記のようなウェハ保持具30を付加すれば十分
であり、設備上も極めて簡便である。
ウェハ１は、例えばSiのような半導体ウェハであり、
金属素子形成予定面Ｓ上に第１の導電部14が形成されて
おり、裏面Ｂ上には裏面Ｂからウェハ１の周縁部を経て
第１導電部14の外周部分に達する第２の導電部40が形成
されている。第１導電部14は、金属素子形成予定部分16
以外を絶縁膜15で被覆されている。絶縁膜15は、第２導
電部40の外周部をも被覆している。このウェハ１をウェ
ハ保持具30により裏面Ｂで真空吸着し、金属素子形成予
定面Ｓを下に向けてめっき浴面Ｐに接触させた状態で、
対向電極17を陽極とし、金属素子形成予定部分16を陰極
として、めっき電荷を保持具30から第２導電部40を通し
て第１導電部14に供給することにより金属素子形成予定
部分16の電解めっきを行う。
金属素子形成予定面Ｓ上に第１の導電部14が形成されて
おり、裏面Ｂ上には裏面Ｂからウェハ１の周縁部を経て
第１導電部14の外周部分に達する第２の導電部40が形成
されている。第１導電部14は、金属素子形成予定部分16
以外を絶縁膜15で被覆されている。絶縁膜15は、第２導
電部40の外周部をも被覆している。このウェハ１をウェ
ハ保持具30により裏面Ｂで真空吸着し、金属素子形成予
定面Ｓを下に向けてめっき浴面Ｐに接触させた状態で、
対向電極17を陽極とし、金属素子形成予定部分16を陰極
として、めっき電荷を保持具30から第２導電部40を通し
て第１導電部14に供給することにより金属素子形成予定
部分16の電解めっきを行う。
ウェハ保持具30を水平面内で回転できるようにしてお
けば、電解めっき中にウェハ１を水平面内で回転させる
ことにより、ウェハ１全体でのめっき電荷分布を更に均
一化することができ望ましい。
けば、電解めっき中にウェハ１を水平面内で回転させる
ことにより、ウェハ１全体でのめっき電荷分布を更に均
一化することができ望ましい。
第２図（ａ）〜（ｅ）を参照して、本発明の方法によ
るウェハ１の電解めっき処理の手順を説明する。
るウェハ１の電解めっき処理の手順を説明する。
（ａ）ウェハ１の金属素子形成予定面Ｓ上に、Al、Cu等
のチップ配線ベースおよび形成される金属素子（Au等）
と配線間の合金化に対するバリアメタル（Ti等）となる
第１導電部14をスパッタ、蒸着等により形成する。
のチップ配線ベースおよび形成される金属素子（Au等）
と配線間の合金化に対するバリアメタル（Ti等）となる
第１導電部14をスパッタ、蒸着等により形成する。
（ｂ）ウェハ１の裏面Ｂ上に裏面Ｂからウェハ１の周縁
部45を経て第１導電部14の外周部に達する第２導電部40
を形成する。第２導電部40の形成は、Al、Cu等の金属の
蒸着により、あるいは導電ペーストにビニロン（ポリ酢
酸ビニルの一種）のような粘着性物質を混合した物、あ
るいはカーボンブラック等を多量に含んだ樹脂等を塗布
することにより行うことができる。蒸着による場合は、
ウェハ１の裏面Ｂに適宜条件を設定して通常の蒸着を行
えば、蒸着物質の回り込みによりウェハ１の周縁部45か
ら金属素子形成予定面Ｓの第１導電部14にまで達する第
２導電部40を形成することができる。また、塗布による
場合は、通常の導電ペーストだけでは塗布乾燥後の密着
性に乏しいので、上記のような粘着性物質を混合して用
いる。
部45を経て第１導電部14の外周部に達する第２導電部40
を形成する。第２導電部40の形成は、Al、Cu等の金属の
蒸着により、あるいは導電ペーストにビニロン（ポリ酢
酸ビニルの一種）のような粘着性物質を混合した物、あ
るいはカーボンブラック等を多量に含んだ樹脂等を塗布
することにより行うことができる。蒸着による場合は、
ウェハ１の裏面Ｂに適宜条件を設定して通常の蒸着を行
えば、蒸着物質の回り込みによりウェハ１の周縁部45か
ら金属素子形成予定面Ｓの第１導電部14にまで達する第
２導電部40を形成することができる。また、塗布による
場合は、通常の導電ペーストだけでは塗布乾燥後の密着
性に乏しいので、上記のような粘着性物質を混合して用
いる。
（ｃ）第１導電部14上にフォトレジスト樹脂等の絶縁物
質を蒸着あるいは塗布して絶縁膜15を形成した後、パタ
ーニングして第１導電部14の金属素子形成予定部分16の
みを露出させる。絶縁膜15は、第１導電部の外周部に被
さった第２導電部外周部まで覆うように形成することが
望ましい。これにより、第２導電部外周部での不要電析
を更に完全に防止することができる。
質を蒸着あるいは塗布して絶縁膜15を形成した後、パタ
ーニングして第１導電部14の金属素子形成予定部分16の
みを露出させる。絶縁膜15は、第１導電部の外周部に被
さった第２導電部外周部まで覆うように形成することが
望ましい。これにより、第２導電部外周部での不要電析
を更に完全に防止することができる。
（ｄ）上記（ａ）〜（ｃ）で準備したウェハ１を金属素
子形成予定面Ｓを下に向けてめっき装置のウェハ保持具
30に真空吸着し、第１図を参照して説明したように電解
めっきを行い、金属素子形成予定部分16に所望の金属素
子20を形成する。めっき実行中は、めっき液が裏面Ｂに
回り込まないように、従来通りN2パージ等を行う。
子形成予定面Ｓを下に向けてめっき装置のウェハ保持具
30に真空吸着し、第１図を参照して説明したように電解
めっきを行い、金属素子形成予定部分16に所望の金属素
子20を形成する。めっき実行中は、めっき液が裏面Ｂに
回り込まないように、従来通りN2パージ等を行う。
（ｅ）めっき終了後に、絶縁膜15の除去および第２導電
部40の除去を、それぞれ溶剤による溶解あるいは紫外線
照射後の水洗等および片面研削あるいは片面酸処理（エ
ッチング）等により行う。その際、絶縁膜15を除去する
前に第２導電部を除去することが望ましい。
部40の除去を、それぞれ溶剤による溶解あるいは紫外線
照射後の水洗等および片面研削あるいは片面酸処理（エ
ッチング）等により行う。その際、絶縁膜15を除去する
前に第２導電部を除去することが望ましい。
以上説明したように、本発明の方法によれば、基板を
厳密に位置合わせする必要がないので、めっき処理効率
を大幅に向上させることができ、また従来のような電極
を用いないでめっき電荷を供給するので、電荷集中、不
要電析および電荷分布変動が発生しないため、めっき金
属の浪費を防止し且つめっき品質を著しく向上させるこ
とができる。
厳密に位置合わせする必要がないので、めっき処理効率
を大幅に向上させることができ、また従来のような電極
を用いないでめっき電荷を供給するので、電荷集中、不
要電析および電荷分布変動が発生しないため、めっき金
属の浪費を防止し且つめっき品質を著しく向上させるこ
とができる。
第１図は、本発明のめっき方法を行うための装置に基板
を装着した状態を示す断面図、 第２図（ａ）〜（ｅ）は、本発明のめっき方法を行う手
順を示す断面図、 第３図（ａ）〜（ｃ）は、従来のめっき方法を示す
（ａ）は平面図、（ｂ）および（ｃ）は断面図である。 1:基板、S:基板１の金属素子形成予定面、B:基板１の裏
面、14:（第１）導電部、15:絶縁膜、16:金属素子形成
予定部分、30:基板保持具、40:第２導電部。
を装着した状態を示す断面図、 第２図（ａ）〜（ｅ）は、本発明のめっき方法を行う手
順を示す断面図、 第３図（ａ）〜（ｃ）は、従来のめっき方法を示す
（ａ）は平面図、（ｂ）および（ｃ）は断面図である。 1:基板、S:基板１の金属素子形成予定面、B:基板１の裏
面、14:（第１）導電部、15:絶縁膜、16:金属素子形成
予定部分、30:基板保持具、40:第２導電部。
Claims (1)
- 【請求項１】絶縁基板または半導体基板上に電子素子の
金属素子部分を電解めっきによって形成する方法におい
て、 基板（１）の金属素子形成予定面（Ｓ）の金属素子形成
予定位置（16）を含む領域に第１の導電部（14）を形成
する工程、 上記基板（１）の上記金属素子形成予定面（Ｓ）の裏面
（Ｂ）側に、上記裏面（Ｂ）から上記基板（１）の周縁
部（45）を経て上記金属素子形成予定面（Ｓ）の上記第
１導電部（14）に達する第２の導電部（40）を形成する
工程、 上記第１導電部（14）の上記金属素子形成予定位置（1
6）以外を絶縁被覆（15）する工程、 上記第２導電部（40）にめっき電荷を供給できる保持具
（30）によって上記基板（１）を上記裏面（Ｂ）で保持
する工程、 上記基板（１）の上記金属素子形成予定面（Ｓ）を所定
の電解めっき浴（13）中に浸漬させ、上記電解めっき浴
（13）中に配置された金属素子形成用めっき金属の対向
電極（17）を陽極とし、上記第１導電部（14）の金属素
子形成予定位置（16）部分を陰極とし、上記保持具（3
0）から上記第２導電部（40）を介して上記第１導電部
（14）にめっき電荷を供給して電解めっきを行う工程、 上記第２導電部（40）を除去する工程、および上記絶縁
被覆（15）を除去する工程 を含むことを特徴とする電解めっきによる金属素子の形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32736989A JP2882416B2 (ja) | 1989-12-19 | 1989-12-19 | 電解めっきによる金属素子の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32736989A JP2882416B2 (ja) | 1989-12-19 | 1989-12-19 | 電解めっきによる金属素子の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03190134A JPH03190134A (ja) | 1991-08-20 |
| JP2882416B2 true JP2882416B2 (ja) | 1999-04-12 |
Family
ID=18198371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32736989A Expired - Fee Related JP2882416B2 (ja) | 1989-12-19 | 1989-12-19 | 電解めっきによる金属素子の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2882416B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2734269B2 (ja) * | 1991-12-26 | 1998-03-30 | 日本電気株式会社 | 半導体製造装置 |
| DE19911084C2 (de) * | 1999-03-12 | 2002-01-31 | Steag Micro Tech Gmbh | Vorrichtung zum Behandeln von Substraten |
| JP2003326419A (ja) * | 2002-05-09 | 2003-11-18 | Sony Corp | めっき方法、めっき装置、及び研磨方法、研磨装置、並びに半導体装置の製造方法 |
-
1989
- 1989-12-19 JP JP32736989A patent/JP2882416B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03190134A (ja) | 1991-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101080629B1 (ko) | 활성화 플레이트를 사용하여 집적 회로들의 무전해 및 침지도금 | |
| US7382051B2 (en) | Semiconductor device with reduced contact resistance | |
| US5896869A (en) | Semiconductor package having etched-back silver-copper braze | |
| EP1524338A1 (en) | Plating device | |
| US3480412A (en) | Method of fabrication of solder reflow interconnections for face down bonding of semiconductor devices | |
| US20030168340A1 (en) | Process and apparatus for electroplating microscopic features uniformly across a large substrate | |
| US20130175690A1 (en) | Power Semiconductor Device with Reduced Contact Resistance | |
| US3528090A (en) | Method of providing an electric connection on a surface of an electronic device and device obtained by using said method | |
| JP2002222823A (ja) | 半導体集積回路およびその製造方法 | |
| GB2321908A (en) | Method for plating independent conductor circuit | |
| JP2882416B2 (ja) | 電解めっきによる金属素子の形成方法 | |
| US4011144A (en) | Methods of forming metallization patterns on beam lead semiconductor devices | |
| US6203690B1 (en) | Process of reworking pin grid array chip carriers | |
| JP2617637B2 (ja) | 部分めっき装置および半導体装置用リードフレーム | |
| JP2002237517A (ja) | ウェハホルダ | |
| JPH08274231A (ja) | リードフレームおよびリードフレームの製造方法 | |
| JP2002343851A (ja) | めっき用ウェハ治具 | |
| JPH02217429A (ja) | メッキ方法および装置 | |
| JP3387208B2 (ja) | 半導体製造装置 | |
| JPH05243699A (ja) | モジュール用基板及びその製造方法 | |
| JPH0580141B2 (ja) | ||
| JPH11163015A (ja) | メッキ装置 | |
| JP3242827B2 (ja) | 半導体装置の製造方法 | |
| JP3152713B2 (ja) | 半導体装置の電解メッキ方法 | |
| JP3167782B2 (ja) | 電子部品の高速半田めっき装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |