DE68918210T2 - Selektive Lötmetallbildung auf Leiterplatten. - Google Patents

Selektive Lötmetallbildung auf Leiterplatten.

Info

Publication number
DE68918210T2
DE68918210T2 DE68918210T DE68918210T DE68918210T2 DE 68918210 T2 DE68918210 T2 DE 68918210T2 DE 68918210 T DE68918210 T DE 68918210T DE 68918210 T DE68918210 T DE 68918210T DE 68918210 T2 DE68918210 T2 DE 68918210T2
Authority
DE
Germany
Prior art keywords
solder
layer
conductive material
copper
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68918210T
Other languages
English (en)
Other versions
DE68918210D1 (de
Inventor
Roy Karl Durnwirth
John Emanuel George
Kim Leslie Morton
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of DE68918210D1 publication Critical patent/DE68918210D1/de
Application granted granted Critical
Publication of DE68918210T2 publication Critical patent/DE68918210T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3473Plating of solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0361Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

    Hintergrund der Erfindung
  • Die Erfindung betrifft die Herstellung gedruckter Schaltungsplatinen.
  • Bei einer typischen Herstellungsabfolge für eine Schaltungsplatine werden Kupferleiter über der Platine durch nichtgalvanische Abscheidung einer dünnen Kupferschicht, gefolgt von selektiver galvanischer Abscheidung einer dicken Kupferschicht in dem erwünschten leitfähigen Muster unter Verwendung eines Photoresists ausgebildet. Eine Lötmittelschicht wird üblicherweise gleichförmig über dem galvanisch beschichteten Kupfer aufgebracht, um als Ätzresist zu wirken. Nach der Entfernung der Abschnitte der nichtgalvanischen Kupferschicht und beliebiger darunterliegender Schichten, welche nicht durch die galvanisch abgeschiedene Schicht bedeckt sind, wird eine Trockenfilmlötmaske über der Struktur aufgebracht und die Platine ist fertig zur Befestigung von Halbleiterbaugruppen. Falls es erwünscht ist, in ausgewählten Bereichen Lötmittel zu haben, wird das Lötmittel durch Siebdruck aufgebracht.
  • Falls Lötmittel an ausgewählten Abschnitten des Kupferleiters erwünscht ist, sind heutige üblicherweise Siebdrucktechniken geeignet. Jedoch benötigen bestimmte Anwendungen sehr dichte Leiteranordnungen (d.h. typischerweise weniger als 625 um Abstand). Für derartige Abstände ist ein exakteres Verfahren zur selektiven Bereitstellung des Lötmittels an den Leitern erwünscht.
  • Aus der GB-A-2087157 ist weiterhin ein Verfahren zur Herstellung einer gedruckten Schaltungsplatine mit Kupferleitungen und Anschlüßflächen an wenigstens einer deren Oberflächen bekannt, bei welcher in ihrer letztlichen Form lediglich die Anschlußflächen mit Lötmittel beschichtet sind, wobei das Verfahren die Schritte umfaßt:
  • a) Bereitstellen von Leitungswegen und Abschlußflächen, die sämtlich lötmittelbeschichtet sind an wenigstens einer Oberfläche,
  • b) Aufbringen eines Photoresists über wenigstens einer Oberfläche,
  • c) selektives Belichten des Photoresists mit Licht, um ein Ätzresist im Bereich jeder Anschlußfläche auszubilden,
  • d) Aufbringen eines chemischen Entwicklers, um den Photoresist mit der Ausnahme des Ätzresists in den Bereichen der Anschlußflächen zu entfernen,
  • e) chemisches Entfernen freigelegten Lötmittels von den Leitungswegen mit einem für Kupfer im wesentlichen inerten Entfernungsmittel,
  • f) chemisches Entfernen der Ätzresiste von den Bereichen der Flächen.
  • Gemäß vorliegender Erfindung wird ein Verfahren wie in Anspruch 1 definiert bereitgestellt.
  • Die Erfindung betrifft ein Verfahren zur Herstellung gedruckter Schaltungsplatinen. Ein Muster leitfähigen Materials wird über einem isolierenden Substrat ausgebildet und eine Schicht aus Lötmittel wird über dem leitfähigen Muster abgeschieden. Gemäß der Erfindung wird, wie in Anspruch 1 definiert, eine Photoresistmaske, über der sich ergebenden Struktur so ausgebildet, daß Flächen von zu entfernendem Lötmittel freigelegt werden und diese freigelegten Flächen selektiv entfernt werden. Das durch die Lötmittelentfernung freigelegte leitfähige Material wird mit Bimsstein abgeschrubbt, während der Photoresist die verbleibenden Anteile des Lötmittels schützt.
  • Figurenbeschreibung
  • Diese und weitere Eigenschaften der Erfindung werden im Detail in der nachfolgenden Beschreibung dargelegt. In den Zeichnungen zeigt:
  • Fig. 1 eine Aufsicht auf einen Abschnitt einer gedruckten Schaltungsplatine, die gemäß einer Ausführungsform der Erfindung hergestellt wurde,
  • Fig. 2 bis 10 Querschnittsdarstellungen eines Abschnitts der gedruckten Schaltungsplatine während verschiedener Stufen der Herstellung gemäß dem gleichen Ausführungsbeispiel.
  • Es wird darauf hingewiesen, daß zum Zwecke der Erläuterung diese Figuren nicht notwendigerweise maßstabsgerecht sind.
  • Detaillierte Beschreibung
  • Fig. 1 stellt einen Anteil einer gedruckten Schaltungsplatine dar, der zum Bonden einer Halbleiterbaugruppe bzw. eines Halbleiterbauteils (nicht dargestellt) geeignet ist. Es wird darauf hingewiesen, daß dieser Abschnitt lediglich zum Zwecke der Erläuterung dargestellt ist und die Platine viele Leitungsstrecken und Bauteile mehr umfassen würde. Die Platine 10 umfaßt einen Satz von Leitern, z.B. 21, die in enger Nähe zueinander ausgebildet sind. In diesem Beispiel ist der Abstand von Mitte zu Mitte (Pitch) 400 um und die Erfindung ist sehr nützlich, wenn der Pitch kleiner als 625 um ist. Die Leiter werden elektrisch mit den Halbleiterbaugruppen, die mittels Standardverfahren, wie z.B. automatisiertes Bandbonden (Tape Automated Bonding, TAB) befestigt werden, verbunden. Um diese Verbindung zu bewirken, werden Anschlußflächen für das Bonden 22 nahe dem Rand des Leiters ausgebildet, um die Bandelemente der Halbleiterbaugruppe an die Leiter zu bonden. Die Flächen für das Bonden 22 umfassen eine Schicht aus Lötmittel, die an den Leitern, wie nachstehend detaillierter beschrieben, ausgebildet sind.
  • Um das erfindungsgemäße Verfahren zu erläutern, zeigen die Fig. 2 bis 10 Querschnittsansichten der Linie 2-2' aus Fig. 1 eines Leiters während verschiedener Stufen der Herstellung. Wie in Fig. 2 dargestellt, wird die Platine 10 zuerst vollständig mit einer dünnen Schicht 16 aus Kupfer, galvanisch ausgebildet, und eine dünne Schicht von Kupfer 11, durch nichtgalvanische Standardabscheidung ausgebildet, bedeckt. In diesem speziellen Beispiel ist die Kupferschicht 16 ungefähr 18 um dick und die obere Schicht 11 ist ungefähr 2,5 um dick.
  • Als nächstes wird, wie in Fig. 3 dargestellt, eine erste Photoresistschicht 12 über im wesentlichen der gesamten Oberfläche der Kupferschichten ausgebildet und dann mittels photolithographischer Standardtechniken für das Freilegen eines geeigneten Musters entwickelt. Der Photoresist ist typischerweise ein wässriger Resist, wie z.B. Dynachem HG, der auf die Schicht 11 zu einer Dicke von ungefähr 50 um laminiert wird. Die Struktur wird dann einer galvanischen Kupferbeschichtung so unterzogen, daß Kupferschichten, wie z.B. 13 auf den freiliegenden Flächen der nichtgalvanischen Kupferschicht 11 ausgebildet werden. Diese Kupferschicht, die das Leitungsmuster der letztlichen Schaltungsplatine definiert, ist ungefähr 25 bis 35 um dick und könnte im allgemeinen im Bereich von 25 bis 50 um liegen. Galvanische Standardbeschichtungstechniken wurden verwendet.
  • Im nächsten Schritt wird, wie in Fig. 4 dargestellt, eine Schicht 14 aus Lötmittel auf der Kupferschicht 13 galvanisch abgeschieden. Die dicke und Zusammensetzung dieser Lötmittelschicht wird vom speziellen Typ des für die Halbieiterbaugruppen verwendeten Bondings abhängen. Im falle von TAB-Bonden wurde herausgefunden, daß eine Dicke von wenigstens 7,5 um zum Erreichen einer geeigneten letztlichen rückgeschmolzenen Dicke der Lötschichten erwünscht ist. Das spezielle eingesetzte Lötmittel war ein Zinn-Blei-Lötmittel, bei welchem der Zinnbestandteil zwischen 55 und 80 Gewichtsprozent mit restlichem Blei betrug. Die Photoresistschicht 12 wurde dann unter Verwendung einer Lösung, die das Lötmittel nicht angriff, wie z.B. eine Äthanol-Amin-Lösung, im speziellen derjenigen von Inland Chemical Corporation unter der Bezeichnungsnummer 6055 vertriebenen Lösung, entfernt. Als nächstes wurden die Abschnitte der nichtgalvanischen Kupferschicht 11 und der Kupferschicht 16, die nicht von dem galvanischen Kupfer 13 bedeckt waren, und die Lötschicht 14 geätzt, um das Leitungsmuster für die Schaltungsplatine zu definieren. Dies führte zur Struktur aus Fig. 5. Ein typisches Ätzmittel ist ein nahezu pH-neutrales alkalisches Ätzmittel, wie z.B. Ultra Etch-Fine Line von der MacDermid Corporation.
  • Wie in Fig. 6 dargestellt, wurde dann eine Zweitphotoresistschicht 15 über der Platine und dem Leitungsmuster einschließlich der abgeschiedenen Lötmittelschicht 14 ausgebildet. Vor der Abscheidung wurde die Platine auf eine Temperatur so UV-aufgeheizt, daß die Oberfläche der Platine im Bereich von 38 bis 48ºC war. Die Anpassungsfähigkeit des Photoresists an die Strukturen auf der Platine und die gute Adhäsion der Lötmittelschicht sowie an die Platinenoberfläche sind extrem wichtig für die Sicherstellung einer gut definierten Lötmittelentfernung in den nachfolgenden Schritten. Vorzugsweise wird die Photoresistschicht mittels Vakuumlaminieren auf eine Dicke im Bereich von 75 bis 100 um abgeschieden, um diese Anforderungen zu erfüllen. In diesem Beispiel war der Resist Dynachem TA. Die Temperatur während des Laminierens lag im Bereich von 90 bis 100ºC und der Druck betrug 0,5 bis 0,8 Millibar während einer Zeit von 60 bis 70 Sekunden.
  • Als nächstes wurde, wie in Fig. 7 dargestellt, die Photoresist 15 entwickelt, um so darunterliegende Abschnitte der beschichteten Lötmittelschicht 14 freizulegen. Photolithographische Standardtechniken wurden verwendet. Jedoch ist Sorge zu tragen, daß kein Photoresistrückstand auf den freiliegenden Lötmittelabschnitten zurückgelassen wird, der das Lötmittelentfernen stört.
  • Nachdem die Photoresistschicht 15 vollständig entwickelt war, wie in Fig. 8 dargestellt, wurden die freigelegten Anteile der Lötschicht 14 selektiv entfernt, welches die Lötmittelabschnitte 22 zurückließ, die durch den Photoresist auf der Kupferschicht 13 geschützt waren. Das Lötmittel wurde unter Verwendung eines Ätzmittels mit Wasserstoffperoxyd, wie z.B. Enthone TL-143 geätzt, welches durch Sprühen während ungefähr 10 Sekunden aufgebracht wurde.
  • Es wurde herausgefunden, daß der Photoresist 15, gut an den geschützten Lötmittelabschnitten 22 sowie an der Oberfläche der Schaltungsplatine 10 während des chemischen Ablösens haftete, so daß die Lötmittelabschnitte gut definiert waren. In diesem speziellen Beispiel maßen die Abschnitte ungefähr 225 x 2500 um.
  • Im nächsten Schritt wurden die freigelegten Abschnitte der Kupferschicht 13 einem Bimsstein-Schrubben unterzogen, um die Kupferoberfläche zur Präparation der Lötmittelmaskenhaftung mikroaufzurauhen. Dies umfaßt grundsätzlich das Aufbringen einer Silikamischung mit Nylonbürsten auf die gesamte Struktur, um die Kupferoberflächen zu reinigen. Das spezifische Gewicht der Bimssteinmischung betrug 1,075 bis 1,125 gm/cm³. Die Reinigung wird üblicherweise während einer Dauer von ungefähr 5 Sekunden durchgeführt. Die Photoresistschicht 15 schützt die verbleibenden Lötmittelabschnitte 22 vor der abrasiven Wirkung des Silika und der Bürsten. somit ist es wichtig, daß die Photoresistschicht dem Schrubben widerstehen kann und an der Lötmittelschicht während dieses Reinigungsvorgangs anhaften kann.
  • Nach dem Reinigungsvorgang wurde der Photoresist entfernt, um die in Fig. 9 dargestellte Struktur zurückzulassen. Selbstverständlich muß der Resist ohne merkliche Schmälerung der zurückbleibenden Lötmittelabschnitte 22 entfernt werden. Zusätzlich ist es erwünscht, die Oxydation der freigelegten Kupferschichten 13 zu vermeiden, um Haftungsprobleme zu vermeiden, wenn eine Trockenfilmlötmaske später aufgebracht wird. Die spezielle eingesetzte Lösung für das Entfernen (Stripping-Lösung) war eine Äthanol-Amin-Lösung, die einen Inhibitor, einen Antioxydanz- und einen Chelator umfaßte, wie die von Inland Chemical unter der Bezeichnung 6055 vertriebene. Es wird darauf hingewiesen, daß andere Photoresists und Stripping-Lösungen in die erfindungsgemäßen Verfahren einsetzbar sind.
  • Bei nachfolgender Bearbeitung wurde ein kommerziell verfügbarer trockener Standardlötmaskenfilm 17 üblicherweise über der Struktur bis zu einer Dicke von ungefähr 75 um, wie in Fig. 10 dargestellt, vakuumlaminiert. Die Abschnitte der Maske über den Lötmittelabschnitten wurden dann durch einen wässrigen Standardentwickler, wie z.B. Natriumkarbonat, entfernt. Nach geeignetem Backen und UV-Aushärten wurden die Lötmittelabschnitte 22 durch Aussetzen der Struktur einer Infrarotquelle mit geeigneter Hitze rückgescbmolzen, bzw. geschmolzen, um das Schmelzen und Bedecken der Seitenwände der Kupferschichten 13, 11 und 16 durch das Lötmittel zu bewirken. Der Zweck der Lötmittelmaske besteht darin, das Lötmittel von den geschützten Bereichen des Kupfers während nachfolgendem Zusammenbau der Schaltung fernzuhalten. Die Platine ist danach bereit für das Befestigen der Halbleiterbaugruppen daran.
  • Es wird darauf hingewiesen, daß andere als die in dem vorstehend beschriebenen Material angegebenen Materialien in dem erfindungsgemäßen Verfahren verwendbar sind. Beispielsweise kann die Erfindung verwendet werden, um selektiv Lötmittel auf einem beliebigen Typ von Leiter auszubilden.

Claims (8)

1. Verfahren zur Herstellung gedruckter Schaltungsplatinen, umfassend die Schritte des
Ausbildens eines Musters aus leitfähigem Material (16, 11, 13) über einem isolierenden Substrat (10),
Abscheidens einer Schicht aus Lötmittel über dem Muster aus leitfähigem Material,
Abscheidens einer Photoresistmaskenschicht (15) durch Vakuumlaminieren über der sich ergebenden Struktur und Entwickeln der Schicht, um so Flächen von zu entfernendem Lotmittel freizulegen,
selektiven Entfernens der freigelegten Flächen des Lötmittels, um Anteile des leitfähigen Materials freizulegen, und
Schrubbens mit Bimsstein der Anteile des durch das selektive Entfernen des Lötmittels freigelegten leitfähigen Materials, während die Photoresistmaske das verbleibende Lötmittel schützt.
2. Verfahren nach Anspruch 1, in welchem das leitfähige Material (13) galvanisch abgeschiedenes Kupfer umfaßt.
3. Verfahren nach Anspruch 2, in welchem die Dicke des Kupfers im Bereich von 25 bis 30 um liegt.
4. Verfahren nach Anspruch 1, in welchem das Lötmittel Zinn oder Blei umfaßt.
5. Verfahren nach Anspruch 1, in welchem die Dicke des Lötmittels wenigstens 7,5 um beträgt.
6. Verfahren nach Anspruch 1, in welchem die Dicke des Photoresists im Bereich von 75 bis 100 um liegt.
7. Verfahren nach Anspruch 1, in welchem das Lötmittel durch Aufbringen einer Hydrogenperoxid enthaltenden Lösung entfernt wird.
8. Verfahren nach Anspruch 1, in welchem das Muster des leitfähigen Materials Streifen umfaßt die einen Abstand von weniger als 625 um haben.
DE68918210T 1988-09-26 1989-09-19 Selektive Lötmetallbildung auf Leiterplatten. Expired - Fee Related DE68918210T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/249,133 US4978423A (en) 1988-09-26 1988-09-26 Selective solder formation on printed circuit boards

Publications (2)

Publication Number Publication Date
DE68918210D1 DE68918210D1 (de) 1994-10-20
DE68918210T2 true DE68918210T2 (de) 1995-02-02

Family

ID=22942182

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68918210T Expired - Fee Related DE68918210T2 (de) 1988-09-26 1989-09-19 Selektive Lötmetallbildung auf Leiterplatten.

Country Status (5)

Country Link
US (1) US4978423A (de)
EP (1) EP0361752B1 (de)
JP (1) JPH069299B2 (de)
CA (1) CA1301952C (de)
DE (1) DE68918210T2 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137083U (ja) * 1991-04-05 1992-12-21 村男 駒井 印刷配線基板
US5160579A (en) * 1991-06-05 1992-11-03 Macdermid, Incorporated Process for manufacturing printed circuit employing selective provision of solderable coating
KR0125924B1 (ko) * 1991-08-05 1997-12-26 안토니제이 살리 2세 납땜 범프를 회로 트레이스상에 형성하는 납땜 플레이트 역류 방법
EP0696409A1 (de) * 1993-04-26 1996-02-14 P.A.C. DI BEZZETTO SANDRO & C.S.N.C. Verfahren zur herstellung einer leiterplatte
US6905587B2 (en) * 1996-03-22 2005-06-14 Ronald Redline Method for enhancing the solderability of a surface
US6200451B1 (en) 1996-03-22 2001-03-13 Macdermid, Incorporated Method for enhancing the solderability of a surface
US7267259B2 (en) * 1999-02-17 2007-09-11 Ronald Redline Method for enhancing the solderability of a surface
US5733599A (en) 1996-03-22 1998-03-31 Macdermid, Incorporated Method for enhancing the solderability of a surface
US6544397B2 (en) 1996-03-22 2003-04-08 Ronald Redline Method for enhancing the solderability of a surface
CN1265691C (zh) * 1996-12-19 2006-07-19 揖斐电株式会社 多层印刷布线板及其制造方法
USRE45842E1 (en) 1999-02-17 2016-01-12 Ronald Redline Method for enhancing the solderability of a surface
US6375822B1 (en) 2000-10-03 2002-04-23 Lev Taytsas Method for enhancing the solderability of a surface
US20040198044A1 (en) * 2003-04-04 2004-10-07 Sheng-Chuan Huang Stacking photoresist image transferring method for fabricating a packaging substrate
US6773757B1 (en) 2003-04-14 2004-08-10 Ronald Redline Coating for silver plated circuits
US8349393B2 (en) 2004-07-29 2013-01-08 Enthone Inc. Silver plating in electronics manufacture
US7087441B2 (en) * 2004-10-21 2006-08-08 Endicott Interconnect Technologies, Inc. Method of making a circuitized substrate having a plurality of solder connection sites thereon
US20070090170A1 (en) * 2005-10-20 2007-04-26 Endicott Interconnect Technologies, Inc. Method of making a circuitized substrate having a plurality of solder connection sites thereon
US7631798B1 (en) 2008-10-02 2009-12-15 Ernest Long Method for enhancing the solderability of a surface
US20120061710A1 (en) 2010-09-10 2012-03-15 Toscano Lenora M Method for Treating Metal Surfaces
US20120061698A1 (en) 2010-09-10 2012-03-15 Toscano Lenora M Method for Treating Metal Surfaces
FR2972597B1 (fr) * 2011-03-10 2014-08-01 Thales Sa Procede de fabrication des zones de cablage d'une carte imprimee
CN114143978B (zh) * 2021-12-27 2022-07-05 百强电子(深圳)有限公司 一种厚铜板选择性表面精细处理的阻焊制备工艺

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3240684A (en) * 1962-02-21 1966-03-15 Burroughs Corp Method of etching rhodium plated metal layers and of making rhodium plated printed circuit boards
US3576630A (en) * 1966-10-29 1971-04-27 Nippon Electric Co Photo-etching process
US3926699A (en) * 1974-06-17 1975-12-16 Rbp Chemical Corp Method of preparing printed circuit boards with terminal tabs
US4004956A (en) * 1974-08-14 1977-01-25 Enthone, Incorporated Selectively stripping tin or tin-lead alloys from copper substrates
JPS5178986A (en) * 1974-12-30 1976-07-09 Hitachi Ltd Usumakukinzokujono setsuzokutanshi
GB1588475A (en) * 1977-05-14 1981-04-23 Hitachi Chemical Co Ltd Method of adhesion between insulating substrates and metal deposits electrolessly plated thereon and method of making additive printed circuit boards
US4306933A (en) * 1980-02-11 1981-12-22 Chemline Industries Tin/tin-lead stripping solutions
US4319955A (en) * 1980-11-05 1982-03-16 Philip A. Hunt Chemical Corp. Ammoniacal alkaline cupric etchant solution for and method of reducing etchant undercut
GB2087157B (en) * 1980-11-05 1984-06-06 Quassia Electronics Ltd Solder plating printed circuit boards
US4487828A (en) * 1983-06-03 1984-12-11 At&T Technologies, Inc. Method of manufacturing printed circuit boards
DE3623505A1 (de) * 1986-07-09 1988-01-21 Deutsche Telephonwerk Kabel Verfahren zum herstellen von leiterplatten mit selektiv auf den loetaugen und lochwandungen aufgebrachten galvanischen blei-zinn-schichten

Also Published As

Publication number Publication date
EP0361752A2 (de) 1990-04-04
EP0361752A3 (en) 1990-06-13
DE68918210D1 (de) 1994-10-20
US4978423A (en) 1990-12-18
CA1301952C (en) 1992-05-26
JPH069299B2 (ja) 1994-02-02
EP0361752B1 (de) 1994-09-14
JPH02122692A (ja) 1990-05-10

Similar Documents

Publication Publication Date Title
DE68918210T2 (de) Selektive Lötmetallbildung auf Leiterplatten.
DE3885834T2 (de) Lötstelle und Verfahren zu ihrer Bewerkstelligung.
DE2847356C2 (de) Verfahren zur Herstellung einer gedruckten Schaltung mit Widerstandselementen
DE69111890T2 (de) Verfahren zur Herstellung einer Mehrschichtleiterplatte.
EP0361195B1 (de) Leiterplatte mit einem spritzgegossenen Substrat
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE1271235B (de) Verfahren zur Herstellung von leitenden Verbindungen zwischen den leitenden Schichten einer elektrischen Schaltungsplatte
DE2817950A1 (de) Elektrischer schalter
EP0016925B1 (de) Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
DE2554691C2 (de) Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
DE68927815T2 (de) Verfahren zum Herstellen eines Substrates für integrierte Mikrowellen-Schaltungen
DE2652428A1 (de) Verfahren zur herstellung von gedruckten schaltungen bzw. schaltungsplatten
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
EP0508946A1 (de) Metallfolie mit einer strukturierten Oberfläche
DE2847070A1 (de) Verfahren zur behandlung eines mit additiv aufplattierten gedruckten leiterzuegen versehenen substrates
DE2554968A1 (de) Verfahren zur herstellung elektrischer leiterrahmen
DE4231535C2 (de) Verfahren zur Erzeugung eines leitenden Schaltungsmusters
DE68919589T2 (de) Träger einer hoch integrierten Schaltung und Verfahren zur seiner Herstellung.
DE2658532C2 (de) Zwischenträger zur Halterung und Kontaktierung eines Halbleiterkörpers und Verfahren zu dessen Herstellung
DE69530698T2 (de) Verfahren zur herstellung einer leiterplatte
DE2251829A1 (de) Verfahren zur herstellung metallisierter platten
DE2015643A1 (de) Verfahren zur Herstellung von Mehrschi cht-Stromkreispaneelen
DE69027530T2 (de) Verfahren zur erhöhung des isolationswiderstandes von leiterplatten
DE1123723B (de) Verfahren zum Herstellen gedruckter Schaltungen
EP0016952B1 (de) Verfahren zum Herstellen von mit Abdeckungen versehenen Leiterplatten

Legal Events

Date Code Title Description
8328 Change in the person/name/address of the agent

Free format text: BLUMBACH, KRAMER & PARTNER, 65193 WIESBADEN

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee