DE2554968A1 - Verfahren zur herstellung elektrischer leiterrahmen - Google Patents

Verfahren zur herstellung elektrischer leiterrahmen

Info

Publication number
DE2554968A1
DE2554968A1 DE19752554968 DE2554968A DE2554968A1 DE 2554968 A1 DE2554968 A1 DE 2554968A1 DE 19752554968 DE19752554968 DE 19752554968 DE 2554968 A DE2554968 A DE 2554968A DE 2554968 A1 DE2554968 A1 DE 2554968A1
Authority
DE
Germany
Prior art keywords
layer
lead frames
photoresist film
plating
stiffening plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752554968
Other languages
English (en)
Inventor
Frank Walton Haining
Joseph Michael Kolly
Jun Thomas Edmund Lynch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2554968A1 publication Critical patent/DE2554968A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04Interconnection of layers
    • B32B7/12Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742Details of leads
    • H05K2201/10886Other details
    • H05K2201/10924Leads formed from a punched metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0156Temporary polymeric carrier or foil, e.g. for processing or transferring
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/23907Pile or nap type surface or component
    • Y10T428/23986With coating, impregnation, or bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Laminated Bodies (AREA)
  • Wire Bonding (AREA)

Description

Amtliches Aktenzeichen:
Neuanmeldung
Aktenzeichen der Anmelderin:
EN 974 027
Verfahren zur Herstellung elektrischer Leiterrahmen
Die Erfindung bezieht sich auf Verfahren zur Herstellung von Leiterrahmen aus dünnen Metallfolien von der Art, wie sie für elektrische Verbindungen benutzt werden.
Die Entwicklung hochintegrierter Halbleiter-Schaltungsplättchen, die auf einem Träger befestigt werden, stellt einen wichtigen Fortschritt in der elektronischen Technik dar, wegen der Möglichkeit, verschiedenartige und komplizierte Schaltungen, die eine Vielzahl von Elementen enthalten, in relativ kleinen Einheiten vorzusehen. Es bestehen Probleme hinsichtlich der Packung dieser Halbleiter-Schaltungsplättchen, insbesondere im Hinblick darauf, leitende Verbindungswege zu den zahlreichen Anschlußpunkten vorzusehen und sie in geeigneter Weise zu unterstützen. Eine Lösung für dieses Problem besteht darin, eine als Leiterrahmen bekannte Einrichtung vorzusehen, die ein Teil ist, das eine Reihe von Zuleitungen in einem vorbestimmten Muster trägt, mit dem die integrierte Schaltung verbunden werden kann. ;
Während die Herstellung von Leiterrahmen für integrierte Halbleiter-Schaltungs- j plättchen im Prinzip relativ einfach erscheint, bilden die Verarbeitungsoperationen : viele praktische Schwierigkeiten hinsichtlich der Auswahl der geeigneten Materialien und ihrer Verarbeitung in die geeignete Form. Aufgrund der :
Forderungen nach begrenztem Raum ist die Schaltung gewöhnlich sehr dicht ge- I
9843/0701
ORIGINAL INSPECTED
2 b b 4 9 6 8
packt. Dies legt ernste Beschränkungen hinsichtlich der Weite und Dicke der leitenden Elemente des Leiterrahmens auf, die dazu dienen, Kontakt mit den Kontaktflächen der integrierten Halbleiter-Schaltungsplättchen herzustellen.
Aus dem US Patent 3 778 899 ist ein Verfahren zur Herstellung eines Schaltungsmusters auf einem Trägerglied mittels elektrolytischer Abscheidung und nachfolgender Übertragung des Schaltungsmusters auf ein flexibles dielektrisches Substrat bekannt. Das US Patent 3 602 635 lehrt die Verwendung einer Fotoresistschicht in einer Mikroschaltung, um die scharfen Kanten der darunter befindlichen metallischen Körper abzuschirmen. Aus dem US Patent 3 537 175 ist es bekannt, eine Schicht eines relativ weichen leitenden Materials in Längsrichtung auf einen schmalen Streifen eines flexiblen metallischen Materials abzuscheiden. Der Streifen wird gestanzt, um eine Reihe von integral miteinander verbundenen Leiterrahmen mit engen Leiterteilen zu bilden, die geeignet sind, mit Trägerspitzen des Substrats verbunden zu werden.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von Leiterrahmen unter Verwendung dünner Metallfolien anzugeben.
Die genannte Aufgabe wird gemäß der Erfindung durch ein Verfahren der vorher genannten Art gelöst, das durch folgende Verfahrensschritte gekennzeichnet ist:
a) Reinigen einer Versteifungsplatte, '■
b) Laminieren einer ersten Schicht eines trockenen Fotoresistfilmes auf eine Seite der Versteifungsplatte,
c) Laminieren einer zweiten Schichteines trockenen Fotoresistfilmes auf die erste Schicht,
d) Entfernen der Polyesterschutzschicht von der zweiten Schicht des trockenen Fotoresistfilmes,
e) Anheften einer dünnen Metallfolie auf die ungeschützte zweite Schicht des trockenen Fotoresistfilmes,
f) Aufbringen eines positiven Fotoresistmaterials auf die dünne Metallfolie,
g) Belichten der mit dem Fotoresistmaterial bedeckten Oberfläche entsprechend einem Ätzmuster für den Leiterrahmen,
h) Entwickeln des belichteten Musters,
i) Ätzen des Leiterrahmens, um das positive Fotoresistmaterial zu entfernen durch Überbelichten der Fläche abzüglich eines Musters und durch Entwickeln und'
EN974027 609843/0701
ό "~
j) Eintauchen der Anordnung mit der Versteifungsplatte in ein Lösungsmittel, um den Leiterrahmen von der Versteifungsplatte zu entfernen.
Ein Ausführungsbeispiel der Erfindung wird nachfolgend in Verbindung mit der Zeichnung näher beschrieben, die ein Flußdiagramm darstellt, das die Verfährensschritte gemäß der Erfindung erläutert.
Wenn Leiterrahmen aus dünnen Metallfolien, üblicherweise aus Kupfer durch eine Reihe von Operationen wie Plattieren, Ätzen, Beschichten u: dgl. hergestellt werden, gibt es zahlreiche Probleme bei der Verarbeitung der flexiblen Folien. Diese Erfindung eliminiert diese Probleme durch zeitweiliges Anheften der Folie an eine oder beide Seiten einer Versteifungsplatte während aller chemischen Verarbeitungsschritte und anschließendes Entfernen der Teile von der Platte für die nachfolgende Verwendung. Die Zeichnung dient dazu, die wichtigsten Schritte des Verfahrens der Erfindung zu illustrieren. Beispielsweise wird eine Versteifungsplatte, die etwa 1/2 mm dick ist, gesäubert und dann auf einer oder beiden Seiten mit einer Schicht eines trockenen Fotoresistfilmes laminiert mittels einer Laminiervorrichtung, auf der sich eine Rolle von Fotoresistmaterial befindet. Ohne die Polyesterschutzschicht von der ersten Lage des trockenen Fotoresistfilmes zu entfernen, wird eine zweite Schicht eines trockenen Fotoresistfilmes auf beide Seiten der Versteifungsplatte auflaminiert. Die Polyesterschutzschicht wird von der zweiten Schicht des trockenen Fotoresistfilmes entfernt, und eine Kupferfolie wird an das klebrige Fotoresistmaterial geheftet, indem die Folie in Kontakt mit dem Fotoresistmaterial die Rollen der Laminiervorrichtung durchläuft. Eine Kupferfolie kann dann in der gleichen Weise auf der anderen Seite der Versteifungsplatte befestigt werden, das heißt durch Benutzen der beiden Schichten des trockenen Fotoresistfilmes. Während in dem bevorzugten Ausführungsbeispiel Kupfer benutzt wird, können auch Aluminium oder andere Metallfolien verwendet werden. Darüberhinaus können die Folien mit Gold plattiert werden, um die Befestigung der Zuleitungen bei der nachfolgenden Verwendung zu erleichtern. Die Versteifungsplatte, an deren beiden Seiten jetzt eine Kupferfolie haftet, ist jetzt bereit, für die Herstellung von Leiterrahmen verarbeitet zu werden. Für die Behandlung der Versteifungsplatte, wie sie jetzt vorbereitet ist, ist zu beachten, daß sie nicht für ein längeres Zeitintervall in eine Lösung eingetaucht werden kann, die den trockenen Fotoresistfilm auflöst oder ihn aufquellen läßt. Kurze Eintauchperioden in Methylenchlorid-Methanol oder andere Eintauchlösungen können toleriert werden, da der trockene Fotoresistfilm mit Ausnahme der Kanten
EN974027 609843/0701
durch die Kupferfolie geschützt ist.
Es können jetzt Leiterrahmen aus der Metallfolie, die an beide Seiten der Versteifungsplatte angeheftet ist, durch die folgende Reihe von Verfahrenschritten hergestellt werden: eine Schicht eines positiven Fotoresistmaterials wird auf die dünne Metallfolie aufgebracht und entsprechend dem gewünschten Ätzmuster des Leiterrahmens belichtet. Anschließend wird die Platte entwickelt, die Leiterrahmen werden geätzt und das Fotoresistmaterial entfernt durch Überbelichten beider Seiten ohne ein Muster und erneutes Entwickeln. Anschließend wird ein negatives Fotoresistmaterial auf beide Flächen aufgebracht und entsprechend einem Lötplattierungsmuster belichtet und erneut entwickelt. Lötflächen an den Enden der Leiterrahmen werden mit Lot, einer anderen Metallegierung oder sogar Gold plattiert, entsprechend einem Plattierungsmuster, um Lötflächen an den Enden der Leiterrahmen zu entwickeln, um die elektrische Verbindung bei nachfolgendem Zusammenbauoperationen zu erleichtern. Der Aufbau mit der Versteifungsplatte wurde dann in eine geeignete Lösung eingetaucht, zum Beispiel in Methylenchlorid-Methanol, um die leitenden Kupferelemente des Leiterrahmens von der Versteifungsplatte zu entfernen.
Es liegt im Rahmen der Erfindung, daß irgendeine dünne Metallfolie verarbeitet werden kann durch Anheften an die Versteifungsplatte.
Die Hauptmerkamle der Erfindung bestehen in dem Anheften der dünnen flexiblen Folien mittels eines Klebemittels an die Versteifungsplatte, um die Verarbeitungsprobleme zu eliminieren.
Ein anderes Merkmal ist die Verwendung eines trockenen Fotoresistfilms als zeitweiliges Haftmittel. Sehr viele kleine, dünne und feine Teile können hergestellt werden durch Bearbeitung einer großen Versteifungsplatte entsprechend den üblichen Verfahren zur Herstellung gedruckter Schaltungen.
EN 974 027 6 0 9 8 A 3 / 0 7 0 1

Claims (1)

  1. _5_ 2 5 b A 9 6 8
    PATENTANSPRÜCHE
    Verfahren zur Herstellung dünner Leiterrahmen, gekennzeichnet durch folgende Verfahrensschritte:
    a) Reinigen einer Versteifungsplatte,
    b) Laminieren einer ersten Schicht eines trockenen Fotoresistfilmes auf eine Seite der Versteifungsplatte,
    c) Laminieren einer zweiten Schicht eines trockenen Fotoresistfilmes auf die erste Schicht,
    d) Entfernen der Polyesterschutzschicht von der zweiten Schicht des trockenen Fotores i stfi Imes,
    e) Anheften einer dünnen Metallfolie auf die ungeschützte zweite Schicht des trockenen Fotoresistfilmes,
    f) Aufbringen eines positiven Fotoresistmaterials auf die dünne Metallfolie,
    g) Belichten der mit dem Fotoresistmaterial bedeckten Oberfläche entsprechend einem Ätzmuster für den Leiterrahmen,
    h) Entwickeln des belichteten Musters,
    0 Ätzen des Leiterrahmens, um das positive Fotoresistmaterial zu entfernen durch Überbelichten der Fläche abzüglich eines Musters
    und durch Entwickeln und
    j) Eintauchen der Anordnung mit der Versteifungsplatte in ein Lösungsmittel, um den Leiterrahmen von der Versteifungsplatte zu entfernen.
    Verfahren zur Herstellung dünner Leiterrahmen nach Anspruch 1, dadurch gekennzeichnet, daß die dünne Metallfolie, die an der zweiten Schicht des trockenen Fotoresistfilmes haftet, Kupfer ist.
    Verfahren zur Herstellung dünner Leiterrahmen nach Anspruch 1, dadurch gekennzeichnet, daß die dünne Metallfolie, die an der zweiten Schicht des trockenen Fotoresistfilmes haftet, Aluminium ist.
    EN974027 609843/0701
    Verfahren zur Herstellung dünner Leiterrahmen nach Anspruch 1, dadurch gekennzeichnet, daß die dünne Metallfolie, die an der zweiten Schicht des trockenen Fotoresistfilmes haftet, ein mit Gold plattiertes Metall ist.
    Verfahren zur Herstellung dünner Leiterrahmen mit Lötflächen, dadurch gekennzeichnet, daß an den Verfahrensschritt i) nach Anspruch 1 sich die folgenden Verfahrensschritte anschließen:
    j) Aufbringen eines negativen Fotoresistmaterials auf die Fläche, k) Belichten entsprechend einem Muster für das Plattieren von Lötflächen,
    I) Entwickeln des Musters für das Plattieren von Lötflächen, m) Aufplattieren einer metallischen Legierung entsprechend dem Plattierungsmuster, um an den Enden der Leiterrahmen Lötflächen zu entwickeln und
    n) Eintauchen der Anordnung mit der Versteifungsplatte in ein Lösungsmittel, um den Leiterrahmen von der Versteifungsplatte zu entfernen.
    Verfahren zur Herstellung dünner Leiterrahmen mit Lötflächen darauf nach Anspruch 5, dadurch gekennzeichnet, daß die metallische Legierung für das Plattieren aus Lötmaterial besteht.
    Verfahren zur Herstellung dünner Leiterrahmen mit Lötflächen darauf nach Anspruch 5, dadurch gekennzeichnet, daß die metallische Legierung für das Plattieren eine Goldlegierung ist.
    EN974027 609843/0-701
DE19752554968 1975-04-10 1975-12-06 Verfahren zur herstellung elektrischer leiterrahmen Withdrawn DE2554968A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/566,856 US3960561A (en) 1975-04-10 1975-04-10 Method for making electrical lead frame devices

Publications (1)

Publication Number Publication Date
DE2554968A1 true DE2554968A1 (de) 1976-10-21

Family

ID=24264684

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752554968 Withdrawn DE2554968A1 (de) 1975-04-10 1975-12-06 Verfahren zur herstellung elektrischer leiterrahmen

Country Status (5)

Country Link
US (1) US3960561A (de)
JP (1) JPS51118373A (de)
DE (1) DE2554968A1 (de)
FR (1) FR2307437A1 (de)
GB (1) GB1510159A (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4107351A (en) * 1976-10-15 1978-08-15 Rca Corporation Method of depositing or repairing a patterned metal layer on a substrate
US4320192A (en) * 1979-02-01 1982-03-16 Western Electric Co., Inc. Adjusting successive steps for making carrier tape
US4286860A (en) * 1979-02-01 1981-09-01 Western Electric Co., Inc. Apparatus for making carrier tape
US4339296A (en) * 1979-02-01 1982-07-13 Western Electric Co., Inc. Apparatus for adjustably forming pattern in a strip
US4227983A (en) * 1979-02-01 1980-10-14 Western Electric Company, Inc. Method for making carrier tape
US4282311A (en) * 1979-10-03 1981-08-04 Rca Corporation Method for fabricating flyleads for video disc styli
US4284712A (en) * 1980-07-11 1981-08-18 Rca Corporation Fabrication of video disc flyleads
US4413051A (en) * 1981-05-04 1983-11-01 Dynamics Research Corporation Method for providing high resolution, highly defined, thick film patterns
JPS62247085A (ja) * 1986-04-17 1987-10-28 Dainippon Screen Mfg Co Ltd フオトエッチング法による金属薄板の加工方法
US5202222A (en) * 1991-03-01 1993-04-13 Shipley Company Inc. Selective and precise etching and plating of conductive substrates
JPH10229153A (ja) * 1997-02-13 1998-08-25 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
US6222136B1 (en) * 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
TWI719241B (zh) * 2017-08-18 2021-02-21 景碩科技股份有限公司 可做電性測試的多層電路板及其製法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1249360A (en) * 1967-12-30 1971-10-13 Sony Corp Lead assembly and method of making the same
GB1278927A (en) * 1969-10-29 1972-06-21 Hitachi Ltd A method of manufacturing a lead frame for a semiconductor device
US3750277A (en) * 1970-10-23 1973-08-07 Texas Instruments Inc Method of making lead frames for semiconductor devices
DE2151765C2 (de) * 1970-11-05 1983-06-16 Honeywell Information Systems Italia S.p.A., Caluso, Torino Verfahren zum Kontaktieren von integrierten Schaltungen mit Beam-Lead-Anschlüssen
GB1347422A (en) * 1971-02-16 1974-02-27 Olivetti & Co Spa Encapsulated circuit packages
US3663376A (en) * 1971-03-17 1972-05-16 Gary Uchytil Selective spot plating of lead frame sheets
US3778899A (en) * 1971-11-12 1973-12-18 Buckbee Mears Co Mounting preformed circuits on flexible dielectric substrates
JPS5512112B2 (de) * 1973-02-23 1980-03-29

Also Published As

Publication number Publication date
JPS5755296B2 (de) 1982-11-24
US3960561A (en) 1976-06-01
JPS51118373A (en) 1976-10-18
FR2307437B1 (de) 1979-04-06
GB1510159A (en) 1978-05-10
FR2307437A1 (fr) 1976-11-05

Similar Documents

Publication Publication Date Title
DE2554968A1 (de) Verfahren zur herstellung elektrischer leiterrahmen
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
DE2722557A1 (de) Verfahren zum aufbringen von metallisierungsmustern auf einem halbleitersubstrat
DE1271235B (de) Verfahren zur Herstellung von leitenden Verbindungen zwischen den leitenden Schichten einer elektrischen Schaltungsplatte
EP0508946B1 (de) Metallfolie mit einer strukturierten Oberfläche
DE1765434A1 (de) Verfahren zur Herstellung von flexiblen elektrischen Flachkabeln
CA1301952C (en) Selective solder formation on printed circuit boards
DE2453035B2 (de) Verfahren zum Aufbringen einer metallischen Schicht in Form eines Musters auf einem mit einer ersten dünnen, metallischen Schicht überzogenen inerten Substrat
DE1100741B (de) Verfahren zur Herstellung eines mit einem Metallmuster versehenen isolierenden Traegers
DE2315710A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2658532C2 (de) Zwischenträger zur Halterung und Kontaktierung eines Halbleiterkörpers und Verfahren zu dessen Herstellung
DE19628264A1 (de) Verfahren zum Bilden eines Leitermusters und Verfahren zum Herstellen einer Leiterplatte
DE3045280C2 (de) Verfahren zur Bildung von elektrischen Leiterbahnen auf einem isolierenden Substrat
DE2015643A1 (de) Verfahren zur Herstellung von Mehrschi cht-Stromkreispaneelen
DE1123723B (de) Verfahren zum Herstellen gedruckter Schaltungen
US5038195A (en) Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate
US5074969A (en) Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate
DE2522006A1 (de) Verfahren zur herstellung gedruckter schaltungen
DE19501693A1 (de) Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement
AT315947B (de) Verfahren zum Herstellen eines Systemträgers für integrierte Schaltkreise
DE2315845A1 (de) Verfahren zur herstellung von aus schichten bestehenden elektrischen schaltungen
DE2512860C2 (de) Verfahren zum fotolithografischen Strukturieren von Widerstandsbahnen in Hybridschaltungen
DE3235702C2 (de) Verfahren zur Herstellung von Filmträgern für Halbleiterchips
DE4017863C1 (de)
EP0107071A2 (de) Verfahren zur Herstellung von Halbleiterchip-Filmträgern

Legal Events

Date Code Title Description
OD Request for examination
8130 Withdrawal