DE2847070A1 - Verfahren zur behandlung eines mit additiv aufplattierten gedruckten leiterzuegen versehenen substrates - Google Patents

Verfahren zur behandlung eines mit additiv aufplattierten gedruckten leiterzuegen versehenen substrates

Info

Publication number
DE2847070A1
DE2847070A1 DE19782847070 DE2847070A DE2847070A1 DE 2847070 A1 DE2847070 A1 DE 2847070A1 DE 19782847070 DE19782847070 DE 19782847070 DE 2847070 A DE2847070 A DE 2847070A DE 2847070 A1 DE2847070 A1 DE 2847070A1
Authority
DE
Germany
Prior art keywords
substrate
conductor tracks
substrate provided
seconds
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782847070
Other languages
English (en)
Other versions
DE2847070C2 (de
Inventor
Thomas Charles Babcock
Theron Larue Ellis
Henry Casimer Majka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2847070A1 publication Critical patent/DE2847070A1/de
Application granted granted Critical
Publication of DE2847070C2 publication Critical patent/DE2847070C2/de
Expired legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23GCLEANING OR DE-GREASING OF METALLIC MATERIAL BY CHEMICAL METHODS OTHER THAN ELECTROLYSIS
    • C23G5/00Cleaning or de-greasing metallic material by other methods; Apparatus for cleaning or de-greasing metallic material with organic solvents
    • C23G5/02Cleaning or de-greasing metallic material by other methods; Apparatus for cleaning or de-greasing metallic material with organic solvents using organic solvents
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0392Pretreatment of metal, e.g. before finish plating, etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
ne/ms
Verfahren zur Behandlung eines mit additiv aufplattierten
'gedruckten Leiterzügen versehenen Substrates
I -
[Bei der Herstellung mehrschichtiger Schaltkarten mit gedruck- [
'ten Leiterzügen ist es bekannt, daß die Bindung des vorimprägnierten Substrates an das Kupfer für die inneren Schichten
verbessert wird, wenn ein Oxid auf der Kupferoberfläche vor
idem Laminieren vorgesehen wird. Bei der Herstellung von ,
iSchaltkarten mit gedruckten Leiter zügen, die nach einem ι
Isubtraktiven Verfahren erzeugt werden, bei dem eine galvanisch |
gewonnene Kupferfolie zuerst auf das Substrat auflaminiert ,
jwird, wird dieses Oxid auf der Kupferoberfläche vor dem I (Laminieren der Kupferfolie auf das Substrat vorgesehen. Nach
Üem Ätzen der Leiterzüge unter Benutzung eines üblichen ι
subtraktiven Verfahrens ist die verbleibende Kupferoberfläche I
bereits oxidiert und wird leicht mit der weiteren vorimpräg- j
nierten Schicht der Schaltkarte verbunden. I
Wenn jedoch das Kupfer additiv aufgebracht wird, können die ' Bindungen nicht so leicht erreicht werden, da der Naßprozeß j äes additiven Kupferplattierens vor dem Aufbringen eines Oxids | äie Oberfläche des additiv aufgebrachten Kupfers auflockert.
Dies läuft auf eine Schwächung der Bindung zwischen dem Oxid | und dem Kupfer hinaus derart, daß beim Laminieren bei er- I höhten Temperaturen die Bindung Oxid-Kupfer bricht, was eine ' sehr niedrige Bindungsstärke verursacht. Dieses Problem wird
noch kritischer, wenn die internen Leiterzüge dünner und feiner werden, was zu Stromkreisunterbrechungen und anderen damit
zusammenhängenden Problemen führt.
3s ist daher Aufgabe der Erfindung, ein Verfahren anzugeben,
las auch bei additiv aufplattierten gedruckten Leiterzügen
en 977 003 909819/0734
284707Q
eine gute Haftung der inneren Leiterzüge einer mehrschichtigen Schaltkarte gewährleistet·
Diese Aufgabe wird durch ein Verfahren nach dem Oberbegriff des Anspruchs 1 gelöst, das durch die in dessen Kennzeichen angegebenen Verfahrensschritte charakterisiert ist.
Im folgenden wird ein bevorzugtes Ausführungsbeispiel der Erfindung näher erläutert.
Im Verlauf der Bildung der für die inneren Ebenen einer mehrschichtigen Schaltkarte vorgesehenen gedruckten Leiterzügen werden die Leiterzüge in üblicher Weise additiv aufplattiert. Nachdem diese Leiterzüge definiert und additiv aufplattiert wurden, können sie einer bekannten Zinn-Tauchbehandlung unterworfen werden, um die Leiterzüge während der nachfolgenden Verarbeitung zu schützen. Nach diesem Schritt wird die Schaltkarte in ein Natriumpersulfatbad gebracht, wobei die Zeit, in der die Schaltkarte sich in dem Bad befindet, so gesteuert wird, daß die Leiter züge nicht über ätzt werden, aber die (Kupferflächen genügend geätzt und gereinigt werden, um die , Haftung zwischen den einzelnen Schichten zu verbessern. Das Natriumpersulfatbad ätzt auch sehr kleine öffnungen in die : JKupf erober fläche. Abhängig von der jeweiligen Anwendung können andere Ätzmittel, wie Kupferchlorid und Eisenchlorid, verwen- I det werden. l
t ι
fiach dem Eintauchen der Schaltkarte in die Natriumpersulfatlösung wird sie bei einer erhöhten Temperatur getrocknet, um flas Wasser und andere organische Einschlüsse auf oder in der Sähe der Kupferoberfläche auszutreiben. Beispielsweise kann Jas Trocknen bei einer Temperatur zwischen 135 0C und 170 0C während 2 bis 4 Stunden erfolgen. Das Trocknen kann bei atmosphärischem Druck erfolgen oder im Vakuum ausgeführt verden.
en 977 003 909819/0734
284707Q
Der Trocknungsprozeß veranlaßt das Verdampfen von Verunreinigungen. Dadurch bleiben weniger zu bindende Rückstände auf
'der Kupferoberfläche zurück. Außerdem werden andere Verunreinigungen durch den Trocknungsprozeß an die Oberfläche des
Kupfers getrieben. Demgemäß besteht der letzte Schritt darin,
die organischen Rückstände zu entfernen, die an die Oberfläche
,des Kupfers gebracht wurden, und ist ein Reinigungsschritt vor
'dem Aufbringen beispielsweise einer Chloridoxidschicht auf das
Leiterzugsmuster.
Die Natriumpersulfatlösung kann zwischen 30 und 120 g Natriumpersulfat je Liter enthalten, abhängig von der Eintauchzeit,
pine bevorzugte Konzentration von etwa 30 g pro Liter für die
Natriumpersulfateintauchlösung wird für eine Eintauchzeit von . Ί Minute verwendet. Für den abschließenden Säuberungsschritt
kann jede geeignete organische Reinigungslösung benutzt werden, !die die Kupferoberfläche nicht beschädigt. Eine solche Reinigungslösung enthält etwa 15 % Kaliumhydroxid, 15 % Propylen- : I ί
iglykol, 55 % Methylcarbitol und dem Hest Wasser. Eine andere :
JReinigungslösung enthält etwa 49 % Methylenchlorid und 35 % ! Benetzungsmittel mit geringeren Anteilen an Oxalsäure und
I >
(Methanol. ,
I ι
!Beispiel I
|Nach dem Herstellen der Leiterzüge einer Schaltkarte wurde
Jdie Karte für eine Minute in eine Natriumpersulfatlösung
'gebracht, die pro Liter 30 g Natriumpersulfat enthielt. Die ;
I I
,Karte wurde dann bei atmosphärischem Druck in einem Ofen bei ,
1135 °C + 5 0C während 2 Stunden getrocknet. Die Schaltkarte ι
wurde dann in einer Reinigungslösung bei etwa 80 C während j
j2 Minuten + 10 Sekunden geschüttelt, und darauf folgte zweimal j
[ein 30 Sekunden langes Abspülen mit heißem Wasser. Darauf j
wurde die Schaltkarte für 30 Sekunden in ein 25%iges Salz- '
Säurebad getaucht, worauf ein zweimaliges Abspülen mit (
destilliertem Wasser von jeweils 1 Minute Dauer folgte. I
EN977003 909819/0734
Schließlich wird die Schaltkarte mit Luft getrocknet. „ Beispiel II
Die Schritte sind die gleichen wie in Beispiel I, abgesehen
davon, daß eine andere Reinigungslösung verwendet wird. Die
Schaltkarte wird für 2 bis 5 Minuten in diese Reinigungslösung
eingetaucht, die auf Umgebungstemperatur gehalten wird.
Beispiel III
pie Schratte sind die gleichen wie in Beispiel I, mit der
Ausnahme, daß die Schaltkarte für 30 Sekunden in eine
Natriumpersulfatlösung gebracht wird, die 60 g Natriumpersulfat pro Liter enthält.
Beispiel IV
Die Schritte sind die gleichen wie in Beispiel I, mit der
Ausnahme, daß die Schaltkarte für 15 Sekunden in eine Natrium- ; persulfatlösung gebracht wird, die 12Og NatriumpersuZ.fat , pro Liter enthält. '
Beispiel V !
I i
Die Schritte sind die gleichen wie in Beispiel I, mit der
Ausnahme, daß die Schaltkarte für 2 Stunden in einem Vakuum- ]
Ofen bei einer Temperatur von etwa 170 0C getrocknet wird. !
I ι
,Es wurde gefunden, daß bei Benutzung des Verfahrens gemäß ι der Erfindung die Bindung zwischen den Schichten bedeutend ' |zunimmt. Beispielsweise ergaben vor der Ausführung der Erfindung bestimmte Prozesse Bindungsstärken zwischen den einzelnen
!Schichten, die zwischen 0 und 0,5 kg pro cm lagen. Nach dem j Hinzufügen des dreistufigen Prozesses wuchs die Bindungsstärke
zwischen den Schichten an auf 1,24 kg pro cm bis auf 1,41 kg ι ipro cm. I
I !
I ι
I EN 977 003 9Q3819/0734

Claims (1)

  1. PATENTANSPRÜCHE
    j 1. "*} Verfahren zur Behandlung eines mit additiv auf plattierten
    ■-»-y gedruckten Leiterzügen versehenen Substrates, durch das
    dieses für eine Oxidation und die nachfolgende Laminierung zu einer mehrschichtigen Schaltkarte vorbereitet wird,
    gekennzeichnet durch folgende Verfahrensschritte:
    a) Eintauchen des mit Leiterzügen versehenen Substrates
    in ein Ätzbad,
    ι b) Trocknen des Substrates bei einer Temperatur zwischen
    ■ 135 und 170 °C,
    c) Reinigen der Oberfläche mit einem organischen Reinii gungsmittel,
    ' d) Abspülen des Substrates und
    e) Trocknen des Substrates.
    ■2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
    ! daß das mit Leiterzügen versehene Substrat während
    ι ■ ι
    I 2 bis 4 Stunden getrocknet wird. ι
    i !
    !3. Verfahren nach Anspruch 1, dadurch gekennzeichnet/
    I daß die Ätzlösung aus der Gruppe ausgewählt wird, die ,
    1 aus Kupferchlorid, Eisenchlorid und Natriumpersulfat ι
    1 besteht. '
    !4. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
    daß das Ätzbad eine Lösung ist, die zwischen 30 und 120 g
    ι Natriumpersulfat pro Liter enthält.
    5. Verfahren nach Anspruch 4, dadurch gekennzeichnet,
    daß das mit Leiterzügen versehene Substrat in das Ätzbad
    ι für eine Zeit zwischen 1 Minute und 15 Sekunden einge- I
    taucht wird. '
    EN977003 909819/0734
    6. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
    daß das organische Reinigungsmittel etwa 15 % Kaliumhydroxid, 15 % Propylenglykol, 55 % Methylcarbitol und
    als Rest Wasser enthält.
    7. Verfahren nach Anspruch 6, dadurch gekennzeichnet,
    daß das mit Leiterzügen versehene Substrat gereinigt ] wird durch Eintauchen in das organische Reinigungsmittel , 1 für eine Zeit von 2 Minuten + 10 Sekunden.
    8. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
    daß das organische Reinigungsmittel 40 % Methylenchlorid, ' etwa 35 % an Benetzungsmitteln und als Rest eine Kombination von Oxalsäure und Methanol enthält.
    9. Verfahren nach Anspruch 8, dadurch gekennzeichnet,
    daß das mit Leiterzügen versehene Substrat durch Ein-
    • tauchen in das organische Reinigungsmittel für eine Zeit
    von 2 bis 5 Minuten gereinigt wird. '
    !10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, i daß der Abspülschritt des mit Leiterzügen versehenen
    ι Substrates umfaßt: ,
    I Aussetzen des mit Leiterzügen versehenen Substrates ι
    ' zwei aufeinanderfolgenden, je etwa 30 Sekunden dauernden '
    I Abspülungen mit heißem Wasser, ι
    I Eintauchen des Substrates in eine 25%ige Salzsäurelösung I
    für etwa 30 Sekunden und j
    ι Abspülen des Substrates in zwei aufeinanderfolgenden I
    Bädern mit destilliertem Wasser für je 1 Minute.
    EN 977 °03 909819/0734
DE2847070A 1977-11-07 1978-10-28 Verfahren zur Behandlung von Multilayer-Innenlagen mit additiv aufplattierten Leiterzügen Expired DE2847070C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/848,965 US4127438A (en) 1977-11-07 1977-11-07 Adhesion promoter for additively plated printed circuit boards

Publications (2)

Publication Number Publication Date
DE2847070A1 true DE2847070A1 (de) 1979-05-10
DE2847070C2 DE2847070C2 (de) 1986-09-04

Family

ID=25304736

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2847070A Expired DE2847070C2 (de) 1977-11-07 1978-10-28 Verfahren zur Behandlung von Multilayer-Innenlagen mit additiv aufplattierten Leiterzügen

Country Status (7)

Country Link
US (1) US4127438A (de)
JP (1) JPS5466457A (de)
CA (1) CA1094929A (de)
DE (1) DE2847070C2 (de)
FR (1) FR2408276A1 (de)
GB (1) GB1598182A (de)
IT (1) IT1160022B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0126171A1 (de) * 1983-05-19 1984-11-28 Ibm Deutschland Gmbh Verfahren zur ganzflächigen Nacharbeitung von Mehrlagenschaltungen mit fehlerhaften äusseren Kupferleiterzügen

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4358479A (en) * 1980-12-01 1982-11-09 International Business Machines Corporation Treatment of copper and use thereof
US4495479A (en) * 1982-10-22 1985-01-22 International Business Machines Corporation Selective wiring for multilayer printed circuit board
GB2172238B (en) * 1985-03-12 1989-12-28 Diversified Prod Racquets
JPS6247190A (ja) * 1985-08-27 1987-02-28 日立化成工業株式会社 多層印刷配線板用内層回路板の製造方法
US4714517A (en) * 1986-05-08 1987-12-22 National Semiconductor Corporation Copper cleaning and passivating for tape automated bonding
US4806200A (en) * 1986-06-18 1989-02-21 Macdermid, Incorporated Method for manufacture of printed circuit boards
US4800178A (en) * 1987-09-16 1989-01-24 National Semiconductor Corporation Method of electroplating a copper lead frame with copper
US5250363A (en) * 1989-10-13 1993-10-05 Olin Corporation Chromium-zinc anti-tarnish coating for copper foil having a dark color
US5178965A (en) * 1992-02-14 1993-01-12 Rockwell International Corporation Uniform solder coating on roughened substrate
US6174561B1 (en) 1998-01-30 2001-01-16 James M. Taylor Composition and method for priming substrate materials
US6555170B2 (en) 1998-01-30 2003-04-29 Duratech Industries, Inc. Pre-plate treating system
US6964884B1 (en) * 2004-11-19 2005-11-15 Endicott Interconnect Technologies, Inc. Circuitized substrates utilizing three smooth-sided conductive layers as part thereof, method of making same, and electrical assemblies and information handling systems utilizing same
WO2015006907A1 (zh) * 2013-07-15 2015-01-22 深圳崇达多层线路板有限公司 高频pcb阻焊前处理工艺及其制备工艺
KR20240014607A (ko) 2015-06-04 2024-02-01 카티바, 인크. 금속 표면 상에서 에치 레지스트 패턴의 제조 방법
CN114397795A (zh) 2015-08-13 2022-04-26 柯狄公司 用于在金属表面上产生抗蚀刻图案的方法
US10398034B2 (en) 2016-12-12 2019-08-27 Kateeva, Inc. Methods of etching conductive features, and related devices and systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3020175A (en) * 1958-06-12 1962-02-06 Gen Dynamics Corp Chemical cleaning of printed circuits
DE2204957A1 (de) * 1972-02-03 1973-08-09 Aeg Isolier Kunststoff Verfahren zur herstellung von mehrschichtleiterplatten

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2963538A (en) * 1957-04-11 1960-12-06 Sanders Associates Inc Flat cables
US2997521A (en) * 1960-04-11 1961-08-22 Sanders Associates Inc Insulated electric circuit assembly
SE355741B (de) * 1967-10-11 1973-05-07 Siemens Ag
US3837929A (en) * 1970-08-28 1974-09-24 Olin Corp Method of producing tarnish resistant copper and copper alloys and products thereof
US3778899A (en) * 1971-11-12 1973-12-18 Buckbee Mears Co Mounting preformed circuits on flexible dielectric substrates
JPS5314189B2 (de) * 1972-05-31 1978-05-16
JPS5147411B2 (de) * 1973-08-06 1976-12-15

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3020175A (en) * 1958-06-12 1962-02-06 Gen Dynamics Corp Chemical cleaning of printed circuits
DE2204957A1 (de) * 1972-02-03 1973-08-09 Aeg Isolier Kunststoff Verfahren zur herstellung von mehrschichtleiterplatten

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0126171A1 (de) * 1983-05-19 1984-11-28 Ibm Deutschland Gmbh Verfahren zur ganzflächigen Nacharbeitung von Mehrlagenschaltungen mit fehlerhaften äusseren Kupferleiterzügen

Also Published As

Publication number Publication date
GB1598182A (en) 1981-09-16
JPS5712558B2 (de) 1982-03-11
JPS5466457A (en) 1979-05-29
US4127438A (en) 1978-11-28
FR2408276B1 (de) 1982-06-04
IT1160022B (it) 1987-03-04
CA1094929A (en) 1981-02-03
FR2408276A1 (fr) 1979-06-01
IT7829274A0 (it) 1978-10-31
DE2847070C2 (de) 1986-09-04

Similar Documents

Publication Publication Date Title
EP0109920B1 (de) Verfahren zum Reinigen von Löchern in gedruckten Schaltungsplatten mit permanganathaltigen und basischen Lösungen
DE3002166C2 (de)
DE69534804T2 (de) Beschichtung von Kupfer
DE69728812T2 (de) Verfahren zur Erhöhung der Lötbarkeit einer Oberfläche
DE2847070A1 (de) Verfahren zur behandlung eines mit additiv aufplattierten gedruckten leiterzuegen versehenen substrates
DE2064861C3 (de) Verfahren zur Herstellung von gedruckten Schaltkarten. Ausscheidung in: 2065346 und 2065347 und 2065348 und 2065349
DE3687250T2 (de) Kupfer-chrom-polyimid-verbundwerkstoffe.
DE2610470C3 (de) Verfahren zur stromlosen Abscheidung von Kupferschichten
DE2810523A1 (de) Leiterplatten fuer gedruckte schaltkreise und verfahren zu ihrer herstellung
DE102009005691A1 (de) Elektrisch leitfähige Schicht, Laminat, welches diese verwendet und Herstellungsverfahren dafür
DE69005214T2 (de) Polyimidsubstrat mit texturierter Oberfläche und Metallbeschichtung solch eines Substrates.
DE2854588A1 (de) Metallverbund, insbesondere gedruckte schaltungen, und verfahren zur herstellung
DE69014789T2 (de) Zusammensetzung und verfahren zur entfernung von zinn oder zinn-bleilegierungen von kupferflächen.
DE68907324T2 (de) Nassätzung von ausgehärteten Polyimiden.
DE69824133T2 (de) Verfahren zur Herstellung von mehrschichtigen Leiterplatten
DE3046213C2 (de)
CH625096A5 (de)
DE102004019877A1 (de) Klebeschicht zum Kleben von Harz auf eine Kupferoberfläche
DE2550598A1 (de) Verfahren zur lochwandmetallisierung
EP0185303B1 (de) Elektrisch leitende Kupferschichten und Verfahren zur Herstellung derselben
DE102004019878A1 (de) Eine Klebeschicht bildende Lösung, Verfahren zur Herstellung einer die Lösung verwendende Kupfer-zu-Harz-Klebeschicht, und durch dieses Verfahren gewonnenes beschichtetes Produkt
DE2831126C2 (de) Verfahren zur Vorbehandlung eines Epoxidharz-Substrates für die stromlose Kupferbeschichtung
DE69730288T2 (de) Vorrichtung zur Herstellung von Leiterplatten mit galvanisierten Widerständen
DE69027530T2 (de) Verfahren zur erhöhung des isolationswiderstandes von leiterplatten
WO1999055935A1 (de) Verfahren zum überziehen von oberflächen auf kupfer oder einer kupferlegierung mit einer zinn- oder zinnlegierungsschicht

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee