DE2024494A1 - Verfahren zur Beseitigung von durch Fehlstellen, insbesondere Nadellöcher verursachten Kurzschlüssen in DünnschichtÜberkreuzungen - Google Patents

Verfahren zur Beseitigung von durch Fehlstellen, insbesondere Nadellöcher verursachten Kurzschlüssen in DünnschichtÜberkreuzungen

Info

Publication number
DE2024494A1
DE2024494A1 DE19702024494 DE2024494A DE2024494A1 DE 2024494 A1 DE2024494 A1 DE 2024494A1 DE 19702024494 DE19702024494 DE 19702024494 DE 2024494 A DE2024494 A DE 2024494A DE 2024494 A1 DE2024494 A1 DE 2024494A1
Authority
DE
Germany
Prior art keywords
layer
crossover
intermediate conductor
conductive
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702024494
Other languages
English (en)
Other versions
DE2024494B2 (de
Inventor
Larry Bruce Piscataway; Lepselter Martin Paul New Providence; N.J. Fritzinger (V.St.A.). P H05k 3-06
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2024494A1 publication Critical patent/DE2024494A1/de
Publication of DE2024494B2 publication Critical patent/DE2024494B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacture Of Motors, Generators (AREA)

Description

WESTERN ELECTRIC COMPAM, INC. / Fritzinger-Lepselter 1-26 ^EWYORK, N. Y. 10007, USA 202Z1Z1Q/
Verfahren zur Beseitigung von durch Fehlstellen, insbesondere Nadellöcher, verursachten Kurzschlüssen in DÜnnschicht-Überkreuzungen
Die Erfindung bezieht sich auf ein Verfahren zur Beseitigung von durch Fehlstellen, insbesondere Nadellöcher verursachten Kurzschlüssen in Dünnschicht-Überkreuzungen.
Die intensiven Anstrengungen zur Erhöhung der Zuverlässigkeit und Leistungsfähigkeit von elektronischen Erzeugnissen während ihre Größe verringert wurde, hat zu einer mikroelektronischen Technologie geführt, die Schaltungselemente auf Abmessungen einschrumpfen ließ, die für das normale Auge meistens unsichtbar sind. Die mikroskopischen Dimensionen dieser neuen Schaltungselemente führte zu Schaltungen, die kompakt sind, langlebig, gering in den Kosten und die Fähigkeit aufweisen, elektronische Funktionen mit extrem hoher Geschwindigkeit durchzuführen (Hittingerund Sparks, Microelectronics, Scierüfic American, November 1965, Seite 57).
Ein Problem, das die Minimalgröße der mikroelektronischen Schaltungen und Elemente begrenzt, ist das Phänomen der MNadellöcherM-Kurzschlüsse. Wenn eine Schicht von Metall auf einer dünnen Schicht eines Isoliermaterials niedergeschlagen wird, Bringt das Metall oftmals durch die winzigen Löcher in der Dünnschicht hindurch und bildet
0098 SO/1 836
einoaelektrischen Kontakt mit dem was unter der ifännschlci liegt. Wenn das darunter liegende Material ein Leiter ist, ' ist das Ergebais ein direkter Kurzschluß, als MNadelloclf-(I)In hole) Kurzschluß bezeichnet« Da die Wahrscheinlichkeit des Auftretens eines Madelloch-Eurzsehlusaes ansteigt» wie die Dicke der die beiden Leiter trennendem Schicht abnimmt, gibt es eine praktische Grenze is Bezug"auf ©inen Minimal« abstand, der zwischen den zwei leitenden Schichten vorgesehen werden kann«, Diese Begrenzung hat wenigstens zwei Wirkungen* Zuerst vereitelt, sie zumindest teilweise das Ziel der Verringerung der, GröBe der Schaltungen» indem sie eine weitere Verringerung der Größe der Schaltungselemente verhindert· Und zweitens begrenzt sie die Zuverlässigkeit bestirnter Typen -won Scaaltimgseleiienteni, wie Dünnschicht-ÜbepkreuzungeB®
'In einer auf den Namen Martin P9 L@peelter Case 14 eingereichten parallel laufenden jBmeldtaag ist ein Verfahren zur Herstellung· von DUnnschiGht-überkreuzungen offenbart, das folgende Schritte umfaßt§ Ablagern einer dünnen Schicht von Ffflläimaterial zwischen etea oberen und dem unteren Leiter, wahlweise wegätzen des Püllmaterials und dann Beseitigen irgendwelcher bloßgelegten Nadelloeö-Kurzschlüsse. In dieser Weise hergestellte öfeerkrewzungen werden nachfolgend als Luft-isollerta Ubes&reuzuagen b©2eic3bnet. Die vorliegende Erfindung ist g©ricMet auf einen besonders vorteilhaften Weg zmr ?©2?ϋθϋΐΜ§ won ladelloeli-ICurgschlüssen in Luft-isolierten
.0BiGlNAL INSPECTS© 009850/1836 ^
Gemäß der vorliegenden Erfindung werden Nadelloch-Kurzschlüsse in luft-isolierten uberkreuzungen beseitigt, indem als oberer Leiter eine unter Druckvorspannung stehende Schicht vorgesehen wird, so daß, wenn die Dünnschicht von Füllmaterial zwischen dem oberen und dem unteren Leiter weggeätzt wird, die vorgespannte Schicht sich ausdehnt, wodurch bewirkt wird, daß der obere Leiter sich von dem unteren Leiter wegwölbt und irgendwelche Nadelloch-Kurzschlüsse zwischen den beiden Leitern unterbricht. ·
Das Wesen, die Merkmale und verschiedene Vorteile der vorliegenden Erfindung sollen sich aus der nachfolgenden Beschreibung unter Bezugnahme auf die Ausführungsbeispiele ergeben, die in den Zeichnungen dargestellt sind. In den Zeichnungen zeigen:
Fig. 1 einen schematischen Querschnitt einer typischen Struktur, wie sie Verwendung findet, um eine luft-isolierte Überkreuzung gemäß der Erfindung herzustellen; '
Fig. 2 einen Querschnitt einer fertiggestellten
Überkreuzung, die gemäß der Erfindung hergestellt wurdee
Nach Fig. 1 sollen die Kontakte 11 und 12 mit einer elektrischen Verbindung versehen werden, die einen zwischenliegenden unteren Leiter 13 überkreuzt. Die Kontakte 11 und 12 sowie der Leiter 13 sind auf einer Isolierunter^age -ι. .^ 009850/1836
10 angeordnet, beispielsweise Silicium mit einer Schicht SiO2 oder SiJN^ auf der Oberseite« In vorteilhafter Weise sind gemäß der vorhandenen Balkenleiter-(beam lead)Verfahren die Kontakte 11 und 12 und der dazwischen liegende Leiter 13 zusammengesetzter Struktur, die drei Schichten verschiedener Metalle umfaßt, die aufeinander abgelagert sind* Die erste Schicht 14 ist Titan, um ein gutes Anhaften an der Unterlage 10 sicherzustellen/ die dritte Schicht 16 ist Gold für ein leichtes Verbinden und die zweite Schicht 15 ist Platin, um das Gold und Titan von? Reagieren abzuhalten. Zusätzlich ist eine Schicht 17 aus einem oxydierbaren Metall, beispielsweise Zirkon,, das oxydiert werden kann, um eine dielektrische Schicht zu bilden» vorteilhafterweise auf dem dazwischen liegenden Leiter 13 angeordnet. Typische Dicken sind wie folgts Titan 1.500 Angström; Platin 3.000 Angström, Gold 20.000 bis 30»000 Angström und Zirkon 1.500 Angström. Wahlweise können einer oder alle drei Leiter aus Silicium sein.
Auf der Oberseite der oxydierbaren Schicht 17 ist eine Abstandsschicht 18 aus Füllmaterial zu sehens beispiels» weise 30.000 Angström Kupfer« Wenn es erwünscht ist, kann die Abstandsschicht direkt auf dem unteren Leiter 13 abgelagert werden und die oxydierbare Schicht 17 auf der Abstandsschicht*
Eine obere leitende Schicht 19» die 12 verbindet, ist auf der
Vor ihrer Anbringung werden die Abstaadaschicht 18 nand
009850/ 1 836
die oxydierbare Schicht 17 in sachgemäßer Weise mit einer Maske versehen und so geätzt, daß der obere Leiter 19 einen guten elektrischen Kontakt mit den Kontakten 11 und 12 bildet. Die obere leitende Schicht 19 gemäß der vorliegenden Erfindung umfaßt eine unter Druck vorgespannte Schicht 21, beispielsweise Rhodium^ Das Verfahren zum überziehen von unter Druck vorgespanntem Rhodium ist Stand der Technik und marktgängig vorbereitete Plattierungslösungen sind bereits erhältlich. Ein typisches Plattierungsverfahren, das bei der Durchführung der Erfindung nützlich ist, besteht im Aufbringen einer Lösung, die zehn bis zwanzig Gramm Hhodium-Sulfat pro Liter und zwanzig cnr konzentrierter Schwefelsäure pro Liter enthält bei einem Strom von 54 χ 10""^ Ampere pro cm bei 50° C, In vorteilhafter Weise hat der obere Leiter 19 eine zusammengesetzte Struktur, die auch Schichten eines weichen Metalls mit einer guten Leitfähigkeit enthält. Beispielsweise kann der obere Leiter 19 aus einer zusammengesetzten Struktur bestehen, die umfaßt ein unteres Teil 20 von etwa 40.000 Angström von weichem Gold, das auf der Abstandsschicht 16 angeordnet ist, eine dazwischen liegende unter Vorspannung stehende Schicht 21 von etwa 20.000 Angstrom von Rhodium und eine obere Teilschic ht 22 von 40*000 Angström Gold.
Ein Nadelloch-Kurzschluß-Freier, luft-isolierter Übergang wird von dieser dargestellten Struktur durch wahlweises Wegätzen der Abstandsechicht 18 alt einem Lösungsmittel, das dl· anderen Metall« nicht wesentlich beeinträchtigt, hergestellt. Beispielsweise kann die dargestellte Kupferabstaadeechicht weggeätzt werden mit konzentriertem
009850/1836
Salpetersäuren Bisenoizjä In etwa zetm Minuten® Wem die Abstandsschicht w©gg@Stgt wird., holt di© unter Vorspannung stehend© 8chi©ht die obeT® leitend© Schicht"19p ras si© von cisa usat©r©n Leiter weg 2« t*j61b©as> ^a ai©lf Schicht nach MBten MIt5 alt Aiasaato®© übt Diese Wölbung führt gn den Ergebnis ΰ Iadellocli-Ki3F^g.ehllisse suiseSieii d@a Leiter uater-brocfeaa if@rd©n «ad die mechanische Struktur kann, kaum so deforaiert warden0 daß d@F ®h®T<& umd übt imtere Leiter ia BeslJEliMag koiMiesio ZKsltslieli wird ©is. Schute erzielt ömreh die Ctejdation dor Zirkoa^chicht 1'
3L©iter auszubildan0 Das feaim ©rrsioht έθτΆβι der Struktur ataf ©twa 550° C für 5 bis B Btw&am. fertiggestellt© ^tsMktm^ di© des gewOilötess 19 zeigt ρ üit d©s b©m aiiggebildsteß luftspalt 23 und der 24 UMS Zis^oaiyuo^/cl ist iia Fig
0 Λ ffii (Γϊι f3* ίΤι jf *t O *^i (^* 09o50/1836

Claims (8)

  1. ««. * w.*fc 2024A94
    Patentansprüche
    1J Verfahren zur Herstellung einer luft-isolierten Dünnschbht-Überkreuzung zwischen unterschiedlichen Leitern, die durch einen Zwischenleiter getrennt sind, "bei dem eine Abstandsschicht auf eine Dünnschicht oder Füllmaterial auf die Oberseite der dazwischen liegenden Leiterschicht aufgebracht wird, auf der Oberseite der Füllschicht eine leitende Überkreuzung ausgebildet wird, die elektrisch und mechanisch mit den getrennten Leitern gekoppelt ist, wobei die leitende Überkreuzung eine zusammengesetzte Schicht von wenigstens zwei Materialien umfaßt, und bei dem wahlweise die Abstandsschicht weggeätzt wird, um einen Isolierspalt zwischen der Überkreuzung und dem Zwischenleiter zu lassen, dadurch gekennzeichnet, daß eine leitende Überkreuzungsschicht auf die Abstandsschicht in einen vorgespannten Zustand aufgebracht wird, so daß beim Wegätzen der Abstandsschicht die leitende Überkreuzungsschicht sich von dem Zwischenleiter wegdehnt, indem sie eine Wölbung mit einem isolierenden Luftspalt zwischen der leitenden Überkreuzung und dem Zwischenleiter bildet
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als obere leitende Schicht eine zusammengesetzte Schicht ausgebildet wird, die eine Schicht aus Gold und eine Schicht aus unter Druck vorgespanntem Rhodium umfaßt.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß Kupfer als Abstandsschicht aus Füllmaterial abgelagert wird.
    0098 50/183 6
  4. 4. Verfahren nach einem der .Ansprüche 1 bis 39 gekennzeichnet,- daß ein oxydierbares Material zwischen den Abstandsschichten und entweder der oberem leitenden Schicht oder dem Zwisciaenleiter aufgebracht wird, «ad daß nachdem die Abstaadsschieht weggeätzt ist;, dag oxydierbare Material oicydiert wirdf um eine dielektrische Schutzschicht zwischen den beiden Leitern zu bilden®
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet,- daß aihs oxydierbare Metallschicht Zirkon abgelagert wird·
  6. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß wenigstens der Zwischenleiter als zusammengesetzte Struktur ausgebildet wird, die Schichten aus Titan, Platin und Gold umfaßt.
  7. 7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß wenigstens der Zwischenleiter aus Silicium ausgebildet wird.
  8. 8. Dünnschicht-Überkreuzung, hergestellt nach dem Verfahren gemäß einem der Ansprüche 1 bis 7.
    009850/1836
DE19702024494 1969-05-23 1970-05-20 Verfahren zur beseitigung von durch fehlstellen insbesondere nadelloecher verursachten kurtschluessen in duennschicht ueberkreuzungen Pending DE2024494B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US82721569A 1969-05-23 1969-05-23

Publications (2)

Publication Number Publication Date
DE2024494A1 true DE2024494A1 (de) 1970-12-10
DE2024494B2 DE2024494B2 (de) 1971-08-15

Family

ID=25248604

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702024494 Pending DE2024494B2 (de) 1969-05-23 1970-05-20 Verfahren zur beseitigung von durch fehlstellen insbesondere nadelloecher verursachten kurtschluessen in duennschicht ueberkreuzungen

Country Status (8)

Country Link
US (1) US3647585A (de)
BE (1) BE750564A (de)
DE (1) DE2024494B2 (de)
ES (1) ES380665A1 (de)
FR (1) FR2044816B1 (de)
GB (1) GB1308477A (de)
NL (1) NL7007353A (de)
SE (1) SE353439B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3850710A (en) * 1972-11-06 1974-11-26 Rca Corp Method of making a quasi-monolithic integrated circuit structure
US4026759A (en) * 1975-12-11 1977-05-31 International Business Machines Corporation Method of making ingrown lead frame with strain relief
NL7608901A (nl) * 1976-08-11 1978-02-14 Philips Nv Werkwijze ter vervaardiging van een halfge- leiderinrichting en halfgeleiderinrichting vervaardigd door middel van een dergelijke werkwijze.
US4106050A (en) * 1976-09-02 1978-08-08 International Business Machines Corporation Integrated circuit structure with fully enclosed air isolation
NL181611C (nl) * 1978-11-14 1987-09-16 Philips Nv Werkwijze ter vervaardiging van een bedradingssysteem, alsmede een halfgeleiderinrichting voorzien van een dergelijk bedradingssysteem.
DE3161228D1 (en) * 1980-04-17 1983-11-24 Post Office Gold metallisation in semiconductor devices
IT1184723B (it) * 1985-01-28 1987-10-28 Telettra Lab Telefon Transistore mesfet con strato d'aria tra le connessioni dell'elettrodo di gate al supporto e relativo procedimento difabbricazione
US4847445A (en) * 1985-02-01 1989-07-11 Tektronix, Inc. Zirconium thin-film metal conductor systems
JPS61188997A (ja) * 1985-02-18 1986-08-22 オ−ケ−プリント配線株式会社 プリント配線基板およびその製造方法
US4751349A (en) * 1986-10-16 1988-06-14 International Business Machines Corporation Zirconium as an adhesion material in a multi-layer metallic structure
JPH02220464A (ja) * 1989-02-22 1990-09-03 Toshiba Corp 半導体装置及びその製造方法
US4920639A (en) * 1989-08-04 1990-05-01 Microelectronics And Computer Technology Corporation Method of making a multilevel electrical airbridge interconnect
JP2856778B2 (ja) * 1989-09-07 1999-02-10 株式会社東芝 半導体装置の配線構造
JP2516314Y2 (ja) * 1990-10-15 1996-11-06 日本シイエムケイ株式会社 電磁波シールドプリント配線板
US5181874A (en) * 1991-03-26 1993-01-26 Hughes Aircraft Company Method of making microelectronic field emission device with air bridge anode
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
US5976917A (en) 1998-01-29 1999-11-02 Micron Technology, Inc. Integrated circuitry fuse forming methods, integrated circuitry programming methods, and related integrated circuitry
US6521970B1 (en) * 2000-09-01 2003-02-18 National Semiconductor Corporation Chip scale package with compliant leads
US7696089B1 (en) * 2004-05-11 2010-04-13 Johnson Research & Development Co., Inc. Passivated thin film and method of producing same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1333007A (fr) * 1962-02-16 1963-07-19 Intermetall Procédé de fabrication de transistors à haute fréquence et transistors conformesà ceux ainsi obtenus
NL134170C (de) * 1963-12-17 1900-01-01
FR1535233A (fr) * 1966-11-02 1968-08-02 Western Electric Co Procédé pour former deux couches conductrices rapprochées sans court-circuit par piqûres

Also Published As

Publication number Publication date
DE2024494B2 (de) 1971-08-15
FR2044816A1 (de) 1971-02-26
ES380665A1 (es) 1972-10-16
US3647585A (en) 1972-03-07
NL7007353A (de) 1970-11-25
SE353439B (de) 1973-01-29
BE750564A (fr) 1970-11-03
FR2044816B1 (de) 1973-11-16
GB1308477A (en) 1973-02-21

Similar Documents

Publication Publication Date Title
DE2024494A1 (de) Verfahren zur Beseitigung von durch Fehlstellen, insbesondere Nadellöcher verursachten Kurzschlüssen in DünnschichtÜberkreuzungen
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
DE2839234C2 (de)
DE69523991T2 (de) Löt-Anschlusskontakt und Verfahren zu seiner Herstellung
DE3782700T2 (de) Verfahren zur herstellung von thermischen tintenstrahl-druckkoepfen und damit hergestellter duennfilmwiderstands-druckkopf.
DE69126934T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit Mehrlagen-Verbindungsleitungen
DE69133409T2 (de) Verfahren zur Herstellung von Mehrschichtstrukturen
DE2637667A1 (de) Halbleiteranordnung
DE69315278T2 (de) Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung
DE2849971A1 (de) Hybrid-schaltkreis und verfahren zu seiner herstellung
DE69221430T2 (de) Verfahren zur Bildung eines Metalleiters für ein Halbleiterbauelement
DE2509912C3 (de) Elektronische Dünnfilmschaltung
EP0016251B1 (de) Elektronische Dünnschichtschaltung und deren Herstellungsverfahren
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
DE2709933A1 (de) Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
EP0234487B1 (de) Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE2823881C3 (de) Verfahren zur Herstellung von elektrischen Dünnschichtschaltungen für die Herstellung integrierter Leiterbahnüberkreuzungen
DE4415375A1 (de) Filmträger und Verfahren zu dessen Herstellung
DE4425943B4 (de) Verfahren zur Herstellung eines mehrschichtigen Leiter- bzw. Anschlusselements und Leiter- bzw. Anschlusselement
WO2001063652A1 (de) Halbleiterbauelement und herstellungsverfahren
DE4437963C2 (de) Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung
EP0056472A2 (de) Elektronische Dünnschichtschaltung