DE1640470A1 - Verfahren zum Herstellen von scharf definierten Aperturen in einer isolierenden Schicht bzw.in Halbleitermaterial,insbesondere zur gegenseitigen elektrischen Isolierung verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltungselemente - Google Patents
Verfahren zum Herstellen von scharf definierten Aperturen in einer isolierenden Schicht bzw.in Halbleitermaterial,insbesondere zur gegenseitigen elektrischen Isolierung verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster SchaltungselementeInfo
- Publication number
- DE1640470A1 DE1640470A1 DE19661640470 DE1640470A DE1640470A1 DE 1640470 A1 DE1640470 A1 DE 1640470A1 DE 19661640470 DE19661640470 DE 19661640470 DE 1640470 A DE1640470 A DE 1640470A DE 1640470 A1 DE1640470 A1 DE 1640470A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- glass
- apertures
- semiconductor
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F1/00—Etching metallic material by chemical means
- C23F1/02—Local etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/043—Dual dielectric
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/051—Etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/106—Masks, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/95—Multilayer mask including nonradiation sensitive layer
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Weting (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
703 BDBLINGEN SINDELFINGER STRASSE 49
FERNSPRECHEB (0 7031) 661 30 40 IDhUH /U
Böblingen, 22. Juni 1966 si-koe
Anmelder : International Business Machines
Corporation, Armonk, N.J. 10504
Amtl. Aktenzeichen : Neuanmeldung Aktenz. der Anmelderin : Docket 14
Verfahren zum Herstellen von scharf definierten Apjzierturen in
einer isolierenden Schicht bzw. in Halbleitermaterial, insbesondere zur gegenseitigen elektrischen Isolierung verschiedener
in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefaßter Schaltungselemente.
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen von scharf definierten Aperturen in einer isolierenden
Schicht, insbesondere auf ein Verfahren zur Herstellung von Durchbrüchen geringen Durchmessers oder schmalen Schlitzen in
einem dünnen Glasfilm, der sich über die Oberfläche eines Halbleiterkörpers erstreckt. Das Verfahren ist besonders brauchbar
zur gegenseitigen Isolierung verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefaßter Schaltungselemente
.
Der gegenwärtige Trend der Elektronik, insbesondere auf dem Gebiet der Datenverarbeitung, richtet sich auf die Miniaturisierung
von Halbleiter- oder Pestkörperkomponenten. Zur Zelt werden große Anstrengungen gemacht eine große Anzahl von Halbleitervorrichtungen
innerhalb eines einzigen kleinen Ausgangsplättchens aus Halbleitermaterial herzustellen. Es 1st z.B.
wünschenswert, etwa vierhundert Transistoren mit im wesentlichen identischen Abmessungen und elektrischen Parametern herzustellen,
009835/.154O
wobei von einem einzigen Halbleiterplättchen ausgegangen wird,
JS
welches bei einer Dicke von etwa 2,5 * 1O~ mm kleiner ist als
Zum Zwecke der Herstellung einer großen Anzahl von Halbleitervorrichtungen
aus einem einzigen Substrat ist es oft notwendig, Durchbrüche in eine isolierende auf der Oberfläche des Substrates
befindliche Schutzschicht einzubringen. Dies geschieht entweder zu dem Zwecke, durch Eindiffusion verschiedener Verunreinigungen
innerhalb verschiedener Zonen des Substrates Zonen verschiedenen Leitfähigkeitstypes oder um ohmsche Kontaktierungen aktiver Halbleiterbezirke
zu erstellen, welche ihrerseits zuvor an irgend einer Stelle des Substrates hergestellt wurden. Hierbei geht man in der Reg«
so vor, daß zunächst ein bestimmtes Muster von Leitfähigkeitszonen
verschiedenen Types und Zonen für die Kontaktierungen festgelegt
werden, was durch die Benutzung von kleinen, mit entsprechenden Difussionsapperturen bzw. Legierungsapperturen versehenen Masken
geschieht. Diese dienen, dazu, gewisse Teile der Oberfläche des
Halbleiterplättchens während des Herstellungsprozesses abzudecken, während andere Oberflächenteile des Einflüssen des Diffusionsbzw. Legierungsmaterials offengelegt werden. Sehr dünne Ausschnitte
bzw. Apperturen mit Durchmessern von 5 bis 1,2 · 10" mm und Übergangsbreiten
von etwa 2,5 · 10~^ mm an der Oberfläche eines diffundierten
Transistors werden bej|manchen Herstellungsprozessenlerf ordert.
Derartige Anforderungen bezüglich extrem kleiner Abmessungen sowie·
die Einhaltung präziser elektrischer Parameter sind bei integrierten Halbleitervorrichtungen schwferigjzu realisieren. Zusätzlich ist es
oft erforderlich, Einschnitte, Gruben oder Kerben in das Substrat einzubringen, um gewisse Bereiche des Halbleitermaterials wirksam
von benachbart gelegenen aktiven Halbleitergebieten zu isolieren. Diese isolierenden Kerben werden nach der Erzeugung entsprechender
Einschnitte in eine isolierende Schutzschicht hergestellt, so daß man vermöge einer Ätzung diese Einschnitte aus dem Substrat heraus-
009835/1540
lösen kann, wobei die isolierende Schicht als Schutzmaske bei der Ätzung benutzt wird'. Es ist bereits bekannt, hierbei Siliziummonoxyd
als Maskenmaterial zu benutzen, da dieses Material gestattet, einen dünnen, undurchdringlichen und eng anliegenden Film
auf bestimmten Oberflächenteilen eines Halbleiterplättchens bzw. -substrates zu erzeugen. Siliziummonoxyd ist nur eines von mehreren
Materialien, welche ein großes Anwendungsgebiet für Diffusions- bzw. Legierungsmasken in der Halbleitertechnik erlangten.Siliziummonoxyd
kann aufgedampft werden, wobei eine dünne, undurchdringliche und eng anliegende Schicht auf einen vorherbestimmten Oberflächenbereich
eines Halbleiterplättchens gebildet werden kann.
Entsprechend einem geometrischen Muster dünner Apberturen auf dem
Abdeckfilm werden vofaerbestimmte Flächenteile der Oberfläche des
Halbleiterkörpers freigelegt. Diese freigelegten Bareiche sind in der Lage, verdampftes Metall aufzunehmen, wodurch Kontaktierungen
oder Verbindungen hergestellt werden können. Diese freigeigten Stellen können auch dem Einfluß von Dämpfen oder Quellen aktiver
Verunreinigungen ausgesetzt werden, wodurch man in gezielter Weise den Leitfähigkeitstyp der freigelegten Bereiche ändern kann. PN-Übergänge
und Anschlüsse für Zonen verschiedenen Leitfähigkeitstyps
können so auf vorherbestimmten Flächengebieten einer Halbleitervorrichtung hergestellt werden, wobei Gebrauch von mit an den entsprechenden
Stellen mit Durchbrüchen vereehenen Abdeckschichten aus Siliziummonoxyd gemacht wird.
Es wurden auch bereits mit einigem Erfolg Metalle als Maskenmaterial
bei der Herstellung von Halbleiterbauelementen benutzt. Dieses Verfahren erwies sich aber als unpraktisch bei der simultanen Herstellung
einer großen Anzahl von Halbleitervorrichtungen mit präzisen Abmessungen und möglichst gleichen elektrischen Parametern.
Während des Diffusionsschrittes durchsetzen die Atfcome des dotierenden
Materials nicht nur die Apperturen der auf den Halbleiterplättchen
009835/1 5AO
BAD ORIGINAL
angebrachten Metallmasken., sondern neigen auch dazu, in die Gebiete
zwischen Maske und Halbleiteroberfläche in unmittelbarer Nähe der App,ertur einzudringen, wobei an den von ihnen erreichten Stellen
gleichfalls unerwünschte Änderungen des Leitfähigkeitstyps hervorgerufen
werden. Außerdem ergab sich, daß bei der Massenfabrikation von Halbleiterbauelementen bzw. von monolithischen Anordnungen
schwierig zu beherrschende Probleme bezüglich der mechanischen Justierung auftreten.
Gleichfalls war es bisher extrem schwierig, in befriedigender Weise
definierte Durchbrüche mit geringen Abmessungen bzw. kreisförmige Durchbrüche mit sehr kleinem Durchmesser oder enge Einschnitte in
einem Glasfilm zu erzeugen, der sich über einem Halbleiterplättchen oder über einer integrierten Sehaltungsstruktur erstreckt.. Ein derartiger
abdeckender Glasfilm dient sowohl zur Isolation als auch als Schutzschicht für das Halbleitermaterial. Ein früher angewendetes
Verfahren bestand darin, Natriumchlorid auf bestimmte Teile eines · Glasfilms aufzudampfen, wobei eine mit Ap^erturen versehene Metallmaske
benutzt wurde. Anschließend wurde ein Film aus Siliziummonoxyd
auf den Glasfilm aufgebrachtunter Einbeziehung der Bereiche, die mit Natriumchlorid bedampft waren. Die Natriumchlorid-Eestandteile unter
dem SiO-FiIm wurden mit Wasser herausgelöst und darauf die Bereiche
des Siliziummonoxydfilmes, welche ursprünglich auf diesem Natriumchlorid
entstanden waren, entfernt, xvobei eine Ultraschalleinwirkung
in einem Chlorwasserstoffbad benutzt wurde. Infolgedessen konnte nun
die Galasumgebung in der Nähe der ursprünglich niedergeschlagenen Natriumchloridteile herausgeätzt werden und die auf der Glasschicht
zurückbleibenden Siliziummonoxydbedeckung diente dabei als Maske bei
der Ätzung des Glases. Dieses Verfahren zur Herstellung von Durchbrüchenin Glasfilmen hat jedoch den Nachteil, daß der ursprüngliche
Iiatriumchloridniederschlag durch Verdampfen von Natriumchlorid auf
ausgewählte Teile des Glasfilmes durch eine mit Ap&erturen versehene
Maske erzeugt wird, wodurch ein Halo- oder ein Schattenbereich von
IJ.itviumchlorid auf der Oberfl Hohe des Glasfilms in der Nähe einer
Ü 0 9
BADORiGINAU
jeden Appertur innarhalb der Metallmaske entsteht. Etwas von dem
verdampften Natriumchlorid sickert durch die Apperturen unter die Maske und bildet eine Halo rings um eine jede der Apperturen in
der Metallmaske«,
3s ist somit wünschenswert, ein neues verbessertes Verfahren zur Herste llung; von Durchbrächen oder Apperturen in Glasfilme zu besitzen,
Vielehe3 es gestattet, präaisere Toleranzen einzuhalten
und vrelches nicht da^u rieigt, abzuschälen und die gewünschten Abmessungen
der Durchbräche zu vergrößern, wie dies bisher in Form
der genannten Halo-ßilduru·; bei der Benutzung von Natriumchloridniederschlagen
üblich war*
Dor vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein
Verfahren ansugebon, welches es gestattet, unter Einhaltung strenger
Toleranzen Äppertüren sehr geringer Abmessungen in isolierende
Schichten bzw. in mit solchen Schichten überdeckte Halbleiterkörper einzubringen. Diese Apperturen sollen sich für Kontaktlerungszweeke
der Halbleitertschnikj insbesondere auch zur elektrischen Isolation
verschiedener, in elnar integrierten oder monolithischen Halbleiteranordnung
ausaiiUiiengei'aßtux- Schaltungselemente eignen.
Das die genannten Forderungen erfüllende Verfahren der vorliegenden
Erfindung ist gekennzeichnet durch die folgenden Verfahrenssehritte:
a.) Herstellung einer metallischen Abdeckschicht auf dem mit
einer isolierenden Schicht versehenen Substrat in einer der herausteilenden Appertur entsprechenden Lage und Ausdehnung
j
b.) Aufbringen einer maskierenden Abdeckschicht auf die gesamte Oberfläche dea Substrats in einer Dicke, die geringer ist
als diejenige der metallischen Abdeckschicht, derart, daß deren Randgebiete ohne maskierende Abdeckungen verbleiben;
09035/1540 BAD .ORIGINAL
c.) Herstellung der Aperturen innerhalb der isolierenden
Glasschicht durch Ablösung der metallischen /ibdeekschicht
mittels eines Ätzverfahrens für Metalle;
d.) Durchführung eines Glasätzprozesses zur weiteren Vertiefung
der Appertur durch die Glasschicht hindurch unter Verwendung der unter b.) aufgebrachten Schicht als Maske;
e.) V/eiterführung der Materialablösung durch Tiefenätzung bis
in den Halbleitergrundkörper hinein.
Einzelheiten der Erfindung gehen aus der folgenden detaillierten
Beschreibung eines bevorzugten Ausführungsbeispiels undjaus den Zeichnungen hervor. In diesen bedeuten:
Pig, i eine Schnittdarstellung einer auf einem Halbleitersubstrat
ciufgebrachten Glasschicht,
PIg5 2 eine .3ohnittdai's te llung einer auf die Struktur der Fig. 1
aufgebrachte Metallschicht,
Pig, J eine Schnittdarsteliung einer weiteren auf der Metallschicht
aufgebrachten Photoresistschicht,
Pig, 4 die Darstellung einer Struktur nach Fig. 5 naqh Entfernen
eines Teiles der Photoresistsehicht,
Pig«, 5 ein Seitenriß der Struktur von Pig. ^ nach Äbätzung eines
Teiles der Metallschicht,
Pig, 6 einen Seitenriß der Struktur von Pig. 5 nach Entfernen der
auf der Metalloberfläche verbliebennen Photoresistschicht
und nach dem Aufbringen einer ,isolierenden Abdeckung aus
Siliziummonoxyd,
009835/1540
BAD ORIGINAL·
■- 7 -
Pig. 7 eine Darstellung der Struktur nach B'ig. 6 nach Abätzen
der verbliebenen Metallschicht,
Fig. 8 Darstellung der Struktur nach Fig. 7 nach Ätzen eines
Durchbruchs in die Glasschicht und
Fig. 9 Teildarstellung einer integrierten Halbleiterschaltung mit einem isolierenden, nach den Lehren der vorliegenden
Erfindung erstellten Einschnittes zwischen zwei aktiven S chaltungselementen.
Den Ausgangspunkt des Verfahrens nach der vorliegenden Erfindung stellt die in Fig. 1 gezeigte Struktur, ein Halbleitergrundkörper
12 mit einer darauf aufgebrachten Glassehfcht 10 dar. Die Glasschicht
10 ist nach irgendeinem bekannten Verfahren auf den Halbleiterkörper
aufgebracht, wobei der Grundkörper 12 aus irgendeinem gewünschten Halbleitermaterial, vorzugsweise aus Silizium, bestehen kann, welches
in geeigneter Weise zur Erzeugung verschiedener aktiver Zonen mit je einem geeigneten Leitfähigkeitstyp dotiert ist, so daß insgesamt
aktive Elemente wie Dioden oder Transistoren in Teilbereichen des Halbleitergrundkörpers erstellt werden können.
Fig, 2 zeigt eine Metallschicht 14, welche auf die Oberfläche der
Glasschicht 10 vorzugsweise durch Aufdampfen aufgebracht wurde. Die Metallschicht 14 kann auch durch Kathodenzerstäubung oder auf irgendeine
andere Weise auf die Glasschicht 10 aufgebracht werden. Sie kann ferner aus einer einzelnen Schicht aus Chrom oder aus irgendeinem
anderen geeigneten Metall bestehen, welches eine große Haftfähigkeit bezüglich der Oberfläche der Glasschicht 10 aufweist.
Vorzugsweise wählt man Kupfer oder ein ähnliches Metall, Vielehes
durch* Verdampf en auf die Chromschicht aufgebracht wird, um eine flexible Gesamtmetallschicht 14 zu erhalten, da die Chromschicht
allein manchmal etwas spröde ist und die Neigung aufweist., während
de·3 Wärmafeehandlungsphasen abzuplatzen« In einem Beispiel iirurde
009835/1 R^O BAD ORIGINAL
eine Chromschicht.rait einer Dicke von 1000 & auf die Oberfläche
der Glasschicht aufgedampft. Anschließaend wurde eine 2/u dicke
Kupferschicht auf die Chromschicht aufgedampft, wodurch sich eine zusammengesetzte Metallschicht 14 ergab. Fig. 5 zeigt eine auf die
Metallschicht T 4 aufgebrachte Schicht eines phot ore sistenten Material;
16, welche unempfindlich gegenüber Metallätzlösungen ist. Die Photoresistschicht
16 kann aufgemalt oder in irgendeiner bekannten Weise angebracht werden und ist ■aui-offl --fe als Kodak-Photoresist erhältlich.
.'.■".'
Aus Pig. 4 sind diejenigen Bereiche der Metallschicht 16 zu ersehen,
die durch Ätzen mittels bekannt er _ fitzverfahren entfernt v/erden sollen
Falls gewünscht, kann ein Verfahren benutzt werden, welches es· gestattet, mit Hilfe von Photolitographischen Verfahren ein weißes"
Muster mit einem dunklen Untergrund auf die Oberfläche des Photoresists 16 aufzubringen. Beim Ätzverfahren werden vorzugsweise negative
Prozesse benutzt, bei denen diejenigen Teile der Schicht 16, "
die weggeätzt werden müssen, dem schwarzen Untergrund und diejenigen Flächenteile der Fläche 16, welche-vom Ätzvorgang nicht beeinflußt
werden sollen, dem weißen Teil des Musters entsprechen. Hierbei wird
die Photoresistschicht einer ultravioletten Lichtquelle ausgesetzt,
wie es durch die Pfeile der Fig. 4 angedeutet ist. Die Bestrahlung dient zur Entfernung der unentwickelten Anteile der Photoresistschicht
_ 16 (entsprechend dem schwarzen Untergrund), während die entwickelten
™" Teile dieser Schicht (entsprechend dem weißen Muster) auf der Oberfläche
der Metallschicht 14 verbleiben. Derartige Ätzvorgänge unter Verwendung von in der genannten Weise zu beeinflussenden Photoresistschichten
sind z.B. in der US-Patentschrift 2 122 8I7 beschriebene
Fig. 5 zeigt denjenigen Teil der Metallschicht 14, der entsprechend
der obengenannten Methode nach dem Ätzvorgang auf,der .Glasschicht
10 verbleibt„ (selektive Ätzung). Der so verbleibende Metallstreifen
14 kann bei Benutzung des oben erwähnten Ätzverfahrens sorgfältig
0 0 9 8 35/15 40
BAD Ü
BAD Ü
an die ^rfodernisse der herzustellenden öffnung angepaßt werden»
Der freigelegte Kupferteil der Metallschicht 14 wird mit einer Bisenchloridlösung von "ßO° C in bekannter Art. behandelt, Die
Chrombestandteile der Metallschicht 14,, die durch die genannte '
Atzung freigelegt sind, wird ihrerseits durch die Lösung aus
300 enr5 HgO, 60 qwP K^Fe (CN)1^ und 18 cnr5 NaOH geätzt«
Entsprechend der nächsten Pig«, β wird zunächst die Photoresist=
schicht 16 mit Trichloräthylenlösung entfernt und eine dünne Schicht
aus Siliziummonoxyd 20 von etwa 5OOO bis 10 000 i?E Dicke mittels
eines bekannten Verfahrens., beispielsweise durch Vakuumaufdampfung
auf die freigeigte Glasoberschicht 10 sowie auf die Oberfläche des metallischen
Streifens 14 aufgebracht«, Die Dicke der Glasschicht beträgt
etwa 2/u. Die Siliziummonoxydschicht 20 ist transparent$ so
daß eine visuelle Beobachtung des anschließenden Glasätzprozesses möglich ist. Die Siliziumoxydschicht 20 besitzt eine Dicke, die
geringer ist als diejenige der Metallschicht I4j so daß die Auf-=
lagerung des Siliziummonoxydmaterials nicht über die seitlichen
Dickenabmessungen des Metellstreifens."14 hinausgehen wird» Darüber=·
hinaus ist das SiO widerstandsfähig gegenüber den meisten Glasätz«=
lösungen, von denen es nicht aufgelöst wird* es sei denn* man be«
handelt es mit einerkochenden konzentrierten Pluorv/asserst off lösung»
Weiterhin ist in Fig. 7 gezeigt,, wie der Metallstreifen 14 abgelöst
wurde unter Benutzung einer oben beschriebenen Ätzlösung- für Metalle.
Infolgedessen besteht ebenfalls derjenige Bereich der Slliziummonoxydschicht
20, der der bisherigen Lage des Metallstreifens 14 entsprach, nicht mehr, so daß an Dürchbruch 22 in der Siliziummonoxyd
schicht 20 erstellt 1st. Insgesamt besitzt daher, die Glas- ,
schicht 10 eine Abdeckschicht aus Siliziummonoxyd über Ihrer gesamten Oberfläche, ausgenommen das Gebiet des in der'Oben beschriebenen
Weise hergestellten Durchbruches 22, Die Sillziummonoxydschicht
20 wirkt nunmehr.als maskierende Schutzschicht bei einem sich anschließenden
Glasätzprozess» Weiterhin ist die Siliziuminonoxydschlcht
0 09835/ Ϊ5Μ3
bad
- ίο -
, ztemlloh söharf begrenzt, so daß die hierin geformten öf^nungsmuster
bezüglich ihrer Grenzen ziemlich schärf definiert sind und keine
ungewünschten Ecken, Aufspaltungen oder Ausfransungen zeigen,
Fig. 8 zeigt die Konfiguration nach Benutzung eines geeigneten Glas«
ätzmittels, z.B. von Fluorwasserstoff, wobei in einer Tiefenätzung
durch die ursprüngliche öffnung 22 der weiterführende Durchbruch 2K
in die Glässchicht 10 bewerkstelligt wird. Der Durchbruch 24 in der
Glas schicht TO fluchtet demnach mit der ursprünglichen, in die SiIlziummonoxydschieht
eingebrachte Öffnung» Die so hergestellten Durch-
=brüche sind z.B. auch geeignet zur Anbringung von Zuführungen bzw.
von"Metallkontakten an dem von der Glasschicht bedeckten Halbleitermaterial,
Wie aus Fig» 9 hervorgeht 3 wird aber das Hauptanwendungsgebiet der
Erzeugung derartiger Durchbrüche darin erblickt, daß durch noch
weitergehendes Ätzen in den Halbleitergrundkörper 12 hinein eine
Isolierung zwischen einzelnen in diesem Körper erzeugten aktiven Halbleiterbauelementen erzfeit werden können. Die Fig. 9 trägt ähnliche
Bezugsseicheri wie sie in den übrigen Figuren benutzt wurden, jedoch
ist bei federn Bezugszeichen der Buchstabe A hinzugefügt. In dem in
der Figur dargestellten Beispiel sind zwei PNP-Transistoren durch
die beschriebene Ätzung des Durchbruchs 26 voneinander separiert
bzw» isoliert, wobei natürlich insgesamt eine Vielzahl von aktiven
Halbleiterbauelementen durch entsprechend angeordnete Tr-ennfugen bzw.
Gräben voneinander isoliert werden können. Besteht das Substrat 10A
aus Silizium, so kann als geeignetes Ätzmittel zur Entfernung dieses
Halbleitermateriais 2 enr Silbernitratlösung, gepuffert mit einem
Gramm Silbernitrat in 100 cnr destilliertem Wasser, 2 enr Salpetersäure
und 1/2 cnr Fluorwasserstoffsäure benutzt werden. Die PNP-Zonen
innerhalb des Substrates 10A werden vorzugsweise durch bekannte Diffusionsverfahren vor Auf bringen der ßlasierung hergestellt.
00983S/1540
BAD ORIGINAL
BAD ORIGINAL
Zu jeder aktiven Halbleiterzone sind die'Zuführungen 28 vorgesehen.
Die Zuführungen 28 bestehen aus elektrisch leitenden Metallkonfigurationen,
welche durch Niederschlagsverfahren oder durch Aufdämpfung
in Durchbrüche, Kanäle oder Öffnungen hinein hergestellt werden können, die ihrerseits nach dem vorstehenden beschriebenen Verfahren
hegestellt wurden. In einem Äusführungsbeispiel besitzt die Glasschicht
1OA eine Dicke zwischen 2 und 5/U , wobei die Öffnung einen Durch-
„■z /
messer von etwa 5 * 10 ^ mm aufweist. Die Dicke der fertigen Konfigura-
tion, einschließlich der Glasschicht, beträgt etwa 2 · 10 mm mit einer
Tiefe der Basiszone von etwa 2>u und einer Tiefe der Emitterzone von
etwa 1,5/U.
009835/1540
Claims (1)
1. Verfahren zum Herstellen von scharf definierten Aperturen in einer isolierenden Schiciit bzw. in Halbleitermaterial,
gekennzeichnet durch folgende Verfahrensschritte:
a. Herstellung einer metallischen Abdeckschicht (14) auf
dem mit einer isolierenden Schicht (10) versehenen Substrat (12) in einer der herzustellenden Apertur
entsprechenden Lage und Ausdehnung; . .
b. Aufbringen einer maskierenden Abdeckschicht (20) auf die gesamte Oberfläche des Substrates in einer Dicke,
die geringer ist als diejenige der metallischen Abdeekschbht
(14), derart daß deren Randgebiete ohne maskierende Abdeckungen verbleiben;
c. Herstellung der Aperturen (22) innerhalb der isolierenden
Glasschicht (10) durch Ablösung der metallischen Abdeckschicht (14) mittels eines Ä'tzverfahrens für
Metalle;
d. Durchführung eines Glasätzprozesses zur weiteren Vertiefung
der Apertur durch die Glasschicht (10) hindurch unter Verwendung der unter b. aufgebrachten Schicht als
Maske;
e. Weiterführung der Materialablösung durch Tiefenätzung
"bis in den Halbleitergrundkörper hinein.
0 0 9835/1540 BAD
2* Verfahren nach Patentanspruch 1, dadurch gekennzelehnets
daß die metallische Äbäeckschicht (20) aus zwei einander
überdeckenden Schichten verschiedener Metalle hergestellt wird und daß als Material für die erste, direkt auf der
Glasschicht (10) aufliegenden Schicht ein Metall guter
Haftfähigkeit, dagegen für|die zweite Schicht ein Metall
guter Duktilität gewählt wird. .
Glasschicht (10) aufliegenden Schicht ein Metall guter
Haftfähigkeit, dagegen für|die zweite Schicht ein Metall
guter Duktilität gewählt wird. .
j?» Verfahren nach den Patentansprüchen 1 und 2ß dadurch gekennzeichnet,
daß für die erste Metallschicht'Chrom* für
die zweite Kupfer gewählt wird»
4, Verfahren nach den Patentansprüchen 1 bis ~j>s dadurch gekennzeichnet, daß für die erste Metallschicht eine Dicke
von 1 000 $.ES für die zweite eine solche von 2 ^u gewählt
wird. '
009835/1840
BAD. ORIGINAL
^ f"
JH .
Leerseife
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US46662365A | 1965-06-24 | 1965-06-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1640470A1 true DE1640470A1 (de) | 1970-08-27 |
DE1640470B2 DE1640470B2 (de) | 1971-10-07 |
Family
ID=23852484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19661640470 Pending DE1640470B2 (de) | 1965-06-24 | 1966-06-23 | Verfahren zum herstellen von scharf definierten aperturen in einer isolierenden schicht bzw in halbleitermaterial |
Country Status (4)
Country | Link |
---|---|
US (1) | US3447984A (de) |
DE (1) | DE1640470B2 (de) |
FR (1) | FR1483573A (de) |
GB (1) | GB1084003A (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3505132A (en) * | 1967-11-16 | 1970-04-07 | Rca Corp | Method of etching semiconductive devices having lead-containing elements |
JPS5146083A (en) * | 1974-10-18 | 1976-04-20 | Hitachi Ltd | Handotaisochino seizohoho |
FR2462723A1 (fr) * | 1979-07-27 | 1981-02-13 | Thomson Csf | Filtre directif pour ecran de visualisation, sa methode de fabrication, et systeme de visualisation, tube cathodique notamment, muni d'un tel filtre |
FR2535525A1 (fr) * | 1982-10-29 | 1984-05-04 | Western Electric Co | Procede de fabrication de circuits integres comportant des couches isolantes minces |
US4439270A (en) * | 1983-08-08 | 1984-03-27 | International Business Machines Corporation | Process for the controlled etching of tapered vias in borosilicate glass dielectrics |
JP2523931B2 (ja) * | 1990-04-16 | 1996-08-14 | 富士通株式会社 | ブランキングアパ―チャアレ―の製造方法 |
US6345399B1 (en) * | 2000-09-27 | 2002-02-12 | International Business Machines Corporation | Hard mask process to prevent surface roughness for selective dielectric etching |
US7547586B2 (en) * | 2006-06-02 | 2009-06-16 | Northrop Grumman Corp | Method of making a self aligned ion implanted gate and guard ring structure for use in a sit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL122283C (de) * | 1958-07-25 | |||
US3288662A (en) * | 1963-07-18 | 1966-11-29 | Rca Corp | Method of etching to dice a semiconductor slice |
US3307239A (en) * | 1964-02-18 | 1967-03-07 | Bell Telephone Labor Inc | Method of making integrated semiconductor devices |
-
1965
- 1965-06-24 US US466623A patent/US3447984A/en not_active Expired - Lifetime
-
1966
- 1966-06-07 GB GB25228/66A patent/GB1084003A/en not_active Expired
- 1966-06-13 FR FR7871A patent/FR1483573A/fr not_active Expired
- 1966-06-23 DE DE19661640470 patent/DE1640470B2/de active Pending
Also Published As
Publication number | Publication date |
---|---|
GB1084003A (en) | 1967-09-20 |
FR1483573A (fr) | 1967-06-02 |
US3447984A (en) | 1969-06-03 |
DE1640470B2 (de) | 1971-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2718894C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
EP0005185B1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
DE2729171C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung | |
DE2319883A1 (de) | Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung | |
EP0057254B1 (de) | Verfahren zur Erzeugung von extremen Feinstrukturen | |
DE1809115A1 (de) | Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen | |
DE2048915A1 (de) | Verfahren zur Veränderung von Eigen schäften eines metallischen Films | |
DE3604368A1 (de) | Verfahren zur herstellung eines duennfilm-transistors | |
DE1266609B (de) | Verfahren zur Herstellung von insbesondere aus Siliciummonoxyd bestehenden Diffusions- und Legierungsmasken auf Halbleiteroberflaechen durch Aufdampfen im Vakuum | |
DE3016749A1 (de) | Kontakt fuer mis-halbleiterbauelement und verfahren zu seiner herstellung | |
DE2422120C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2636971A1 (de) | Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat | |
DE2740757C2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE1640470A1 (de) | Verfahren zum Herstellen von scharf definierten Aperturen in einer isolierenden Schicht bzw.in Halbleitermaterial,insbesondere zur gegenseitigen elektrischen Isolierung verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltungselemente | |
DE2556038A1 (de) | Verfahren zur herstellung von feldeffekttransistoren fuer sehr hohe frequenzen nach der technik integrierter schaltungen | |
DE1231812B (de) | Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik | |
DE1521414C3 (de) | Verfahren zum Aufbringen von nebeneinander liegenden, durch einen engen Zwischenraum voneinander getrennten Metallschichten auf eine Unterlage | |
DE2024822C3 (de) | Verfahren zur Erzeugung von Masken für die Herstellung von Mikrobauelementen | |
DE2540301C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster | |
DE3304642A1 (de) | Integrierte halbleiterschaltung mit bipolartransistor-strukturen und verfahren zu ihrer herstellung | |
DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE1908901C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen kleiner Abmessungen | |
DE2018027A1 (de) | Verfahren zum Einbringen extrem feiner öffnungen | |
DE2657822C2 (de) | ||
DE2253001A1 (de) | Verfahren zur herstellung von halbleiteranordnungen |