DE1266609B - Verfahren zur Herstellung von insbesondere aus Siliciummonoxyd bestehenden Diffusions- und Legierungsmasken auf Halbleiteroberflaechen durch Aufdampfen im Vakuum - Google Patents

Verfahren zur Herstellung von insbesondere aus Siliciummonoxyd bestehenden Diffusions- und Legierungsmasken auf Halbleiteroberflaechen durch Aufdampfen im Vakuum

Info

Publication number
DE1266609B
DE1266609B DEJ22251A DEJ0022251A DE1266609B DE 1266609 B DE1266609 B DE 1266609B DE J22251 A DEJ22251 A DE J22251A DE J0022251 A DEJ0022251 A DE J0022251A DE 1266609 B DE1266609 B DE 1266609B
Authority
DE
Germany
Prior art keywords
layer
semiconductor
silicon monoxide
silicon
vapor deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEJ22251A
Other languages
English (en)
Inventor
Arthur Rideout
Thomas Worthington
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1266609B publication Critical patent/DE1266609B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/169—Vacuum deposition, e.g. including molecular beam epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. CL:
C 23 c
Deutsche KL: 48 b -13/06
Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:
1266 609
J 22251VI b/48 b 14. August 1962 18. April 1968
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von insbesondere aus Siliciummonoxyd bestehenden Diffusions- und Legierungsmasken. Die gegenwärtige Tendenz auf dem Gebiet der elektronischen Datenverarbeitungsmaschinen geht dahin, die erforderlichen Halbleiterbauelemente so klein als möglich zu gestalten. Man bemühte sich daher erfolgreich darum, aus einem einzigen kleinen Halbleiterplättchen einige hundert Bauelemente herzustellen. Es kann z. B. erforderlich sein, Transistoren, die im wesentlichen in ihren Eigenschaften identisch sind, aus einem einzigen Plättchen herzustellen, das bei einer Oberfläche von weniger als 12 mm2 nur etwa 0,25 mm dick ist. Dies wird erreicht, indem Muster von Zonen verschiedener Leitfähigkeit und Anschlußbereiche in Form von vielen gleichen Mustern geschaffen werden. Man verwendet Diffusions- und Legierungsmasken mit kompliziert angeordneten Durchbrüchen, durch die bestimmte Teile der Oberfläche des Halbleiterplättchens während des Herstellungsvorganges abgedeckt und andere dem Einfluß der diffundierenden bzw. legierenden Substanzen ausgesetzt werden. Sehr kleine Öffnungen von etwa 0,05X0,1 mm Abmessung und Übergangsabstände von etwa 0,0025 mm auf der Oberfläche eines Diffusionstransistors können notwendig werden. Es ist sehr schwierig, den Anforderungen dieser extrem kleinen Abmessungen und Toleranzen, die hierbei zur Erzielung einheitlicher elektrischer Eigenschaften der herzustellenden Bauelemente erforderlich sind, gerecht zu werden.
Siliciummonoxyd ist einer von verschiedenen Stoffen, die in der Halbleitertechnik zur Verwendung als Diffusions- und Legierungsmasken weite Verbreitung gefunden haben. Siliciummonoxyd kann verdampft werden, um dann auf bestimmten Gebieten eines Halbleiterplättchens einen dünnen, für Dotierungssubstanzen usw. undurchlässigen, gut anhaftenden Überzug zu bilden.
Bisher wurden mit einigem Erfolg Metallmasken bei der Herstellung von Halbleitervorrichtungen verwendet. Hierbei hat es sich jedoch gezeigt, daß sich mit ihnen bei der gleichzeitigen Herstellung einer Vielzahl von Bauelementen keine genauen geometrischen und elektrischen Eigenschaften erreichen lassen. Während der Diffusionsvorgänge passieren die dotierenden Fremdatome nicht immer nur die Öffnungen in den Metallmasken, welche auf den Halbleiterplättchen aufliegen, sondern dringen auch leicht in Bereiche unter der Maske ein und verändern die Leitfähigkeit auch dieser Stellen. Probleme der mechanischen Ausrichtung und der Aufbringung haben
Verfahren zur Herstellung von insbesondere aus Siliciummonoxyd bestehenden Diffusions- und Legierungsmasken auf Halbleiteroberflächen durch Aufdampfen im Vakuum
Anmelder:
International Business Machines Corporation, Armonk, N.Y. (V. St. A.)
Vertreter:
Dipl.-Phys. H. Preisher, Patentanwalt, 7030 Böblingen, Sindelfinger Str. 49
Als Erfinder benannt:
Arthur Rideout, Millbrook, N.Y.; Thomas Worthington,
Wappingers Falls, N.Y. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 16. August 1961 (131771)
sich bei Metallmasken in der Herstellung von verschiedenen Teilen der Bauelemente als sehr schwerwiegend erwiesen.
Fotomechanische Vervielfältigungsmethoden wurden auf dem eben genannten Gebiet ebenfalls bereits versucht, haben sich jedoch nicht als völlig erfolgreich erwiesen. Bei diesen Verfahren wird ein Überzug aus einem Material wie Siliciummonoxyd dicht auf die Oberfläche eines Halbleiterplättchens aufgebracht und mit einem lichtempfindlichen Material, das eine Deckschicht bildet, überzogen. Diese Deckschicht wird durch eine mit geeigneten Durchbrüchen versehene Maske hindurch belichtet. Die Teile der Deckschicht, die dem Licht ausgesetzt waren, sind in einem Entwickler nicht lösbar und bleiben als Überzug auf dem Siliciummonoxyd haften, während die Teile der Deckschicht, die durch die Maske vor dem Licht geschützt waren, durch die Flüssigkeit aufgelöst werden und so die durch die Maske definierten Durchbrüche in der Deckschicht zurücklassen. Anschließend wird eine Ätzflüssigkeit, z. B. Flußsäure, auf die Deckschicht und die ausgesparten Stellen des Siliciummonoxyds aufgebracht, um in das Siliciummonoxyd das durch die Maske definierte Muster einzuätzen. In den folgenden Fabrikationsschritten kann man Dotierungssubstanzen durch die Durchbrüche dieses Musters in das Halbleiterplättchen diffundieren lassen und somit ein entsprechendes
809 539/348
Muster von PN-Übergängen schaffen. Es können auch metallische Kontakte definierten Stellen der Halbleiterplättchen aufgedampft werden, um daran Anschlüsse anzubringen.
Aus einer Reihe von Gründen hat sich die fotomechanische Vervielfältigungsmethode nicht als befriedigend erwiesen. Durch die Flußsäure wird die Deckschicht sehr oft angegriffen und zerstört. Das ändert die Feinheit und Konturenschärfe des durch die Deckschicht gebildeten Musters.
Folglich fehlt es den einzelnen Bauelementen, die so hergestellt werden, an einheitlichen geometrischen und elektrischen Eigenschaften.
Die Anwendung der Fotogravur hat noch den zusätzlichen Nachteil, daß diese Methode teuer und zeitraubend ist. Die Kosten gehen dabei auf die für die säureresistente Deckschicht verwendeten Materialien und den Entwickler zurück. Zeitraubend ist es nicht nur, die Teile der Deckschicht, die nicht dem Licht ausgesetzt wurden, aufzulösen, sondern auch das Substrat mit Deckschicht in einem Ofen etwa 10 Minuten zu erhitzen, um die nicht gelöste Deckschicht, die das gewünschte Muster enthält, zu erhärten.
Außerdem hat es sich gezeigt, daß im Fall von dicken Siliciummonoxydüberzügen, die für manche Anwendungen notwendig werden, die resistente Deckschicht der Flußsäure nicht lange genug standhält, um ein genaues Ätzen dieser öffnungen zu ermöglichen.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, das die genannten Mängel vermeidet.
Dieses Verfahren ist durch folgende an sich bekannte Verfahrensschritte gekennzeichnet:
a) Aufdampfen einer ersten Schicht eines Mate- . rials, das in einem gegenüber dem Halbleitermaterial indifferenten Lösungsmittel löslich ist, auf die für die Aussparungen vorgesehenen Stellen der Halbleiteroberfläche unter Verwendung einer Metallmaske;
b) Aufdampfen der Maskenschicht auf die gesamte Halbleiteroberfläche, einschließlich der ersten Schichtstellen, in etwa gleicher Schichtdicke wie die erste Schicht;
c) Freilegen der Aussparungen unter Auflösen der ersten Schichtstellen in einem gegenüber dem Halbleiter- und Maskenmaterial indifferenten Lösungsmittel.
Es ist von Vorteil, wenn das erste Material ein Alkalihalogenid, vorzugsweise Natriumchlorid, ist und das zweite Material aus Siliciummonoxyd oder einem Gemenge aus Siliciummono- und dioxyd oder aus diesem Gemenge mit einem Zusatz von Silicium besteht.
Einzelheiten und weitere Vorteile der Erfindung werden in der nachfolgenden Beschreibung und den Zeichnungen eingehend erläutert.
Fig. 1 zeigt perspektivisch ein Halbleiterplättchen, wie es bei der Herstellung einer Vielzahl von Halbleiterbauelementen verwendet wird;
Fig. 2 zeigt das Halbleiterplättchen von Fig. 1, nachdem an bestimmten Stellen eine Beschichtung durchgeführt wurde;
F i g. 3 zeigt ein Plättchen, welches mit einer Maske versehen wurde* um die in Fig, 2 gezeigte Konfiguration herzustellen;
45 Fig. 4 zeigt ein Halbleiterplättchen, auf weichein eine weitere Beschichtung aufgebracht wurde;
F i g. 5 zeigt eine ähnliche Ansicht eines Plättchens und stellt einen weiteren Verfahrensschritt der Herstellung eines Bauelementes, z. B. eines Transistors, dar;
F i g. 6 zeigt eine weitere Ansicht dieses Plättchens nach Beendigung des Diffusionsprozesses;
F i g. 7 zeigt eine weitere Ansicht des Plättchens nach einem weiteren Verfahrensschritt;
Fig. 8 zeigt das Plättchen nach dem Liegierungsvorgang;
F i g. 9 zeigt das Plättchen nach einem weiteren Verfahrensschritt;
F i g. 10 zeigt das Plättchen nach einem die Anschlußherstellung bzw. Kontaktierung betreffenden Verfahrensschritt;
Fig. 11 zeigt das Plättchen nach einem weiteren Verfahrensschritt;
F i g. 12 stellt die Durchführung eines weiteren Verfahrensschrittes zur Trennung der einzelnen Bauelemente dar.
Das in F i g. 1 dargestellte Plättchen kann aus einem Halbleitermaterial, z. B. Germanium, mit N-Leitfähigkeit bestehen. In einem besonderen Ausführungsbeispiel ist es etwa 1,2 cm lang, 1,2 cm breit und 0,25 mm dick. Sein oberer Teil besteht aus einer diffundierenden P-Schicht 18, die etwa 0,005 mm dick ist.
Um die Beschreibung zu vereinfachen, werden nur einige Verfahren erwähnt, die bei der Herstellung einer großen Anzahl von Bauelementen aus einem einzigen Plättchen verwendet werden. Aus diesem Grund zeigt auch F i g. 2 nur die obere linke Ecke 19 des Halbleiterkörpers 11 von Fig. 1. Um die aufeinanderfolgenden Diffusions- und Legierungsvorgänge in präziser Weise durchführen zu können, müssen Masken auf der Oberfläche der P-Zone 18 des Plättchens 11 angebracht werden. Die Durchbrüche in diesen Masken haben extrem kleine Abmessungen, z.B. 0,05X0,1 mm. Die Kanten der Durchbrüche müssen sauber geschnitten sein und so genau als möglich normal zur Oberfläche des Plättchens verlaufen.
Diese Öffnungen werden am besten dadurch gewonnen, daß auf bestimmte Teile der Oberfläche der Schicht 18 eine erste Schicht 20 abgelagert wird, die in einem Mittel löslich ist, welches keine schädliche Einwirkung auf den Halbleiter hat Es hat sich, erwiesen, daß eine Schicht aus einem Alkalihalogenid, z. B. Natriumchlorid oder Kaliumchlorid, billig, einfach aufzubringen und, wenn nötig, zu beseitigen ist; dabei bildet der Überzug eine positive Maske, welche scharf definierte winzige Öffnungen in dem folgend aufgebrachten undurchlässigen Überzug, der noch später beschrieben wird, herzustellen gestattet Die Alkalihalogenidschicht 20, die aus einer Vielzahl von Salzplättchen besteht, kann auf verschiedene Weise gewonnen werden, so z. B. durch die öffnungen einer Molybdänmaske 50, wie sie in der F i g. 3 dargestellt ist. Eine Art, den Halbleiterkörper mit diesen Salzplättchen zu überziehen, besteht darin, daß bei etwa 850° C Natriumchlorid, welches sich auf dem Heizfaden des Verdampfers einer Vakuumaufdampfmaske befindet, verdampft wird, so daß es in die öffnungen der Maske 50 eindringt und auf dieser sowie auf dem kühleren Halbleiterkörper, der auf etwa Zimmertemr peratur gehalten wird, einen festen Niederschlag bil-
det. Nach Ausführung dieses Verfahrensschrittes erscheinen Plättchen, wie sie teilweise in F i g. 2 dargestellt sind. Die Kanten der Salzplättchen erweisen sich als gerade bzw. als normal auf der Substratoberfläche stehend.
Als nächstes wird auf die erste Schicht 20 und auf die ausgesparten Teile der Oberfläche des Halbleiterkörpers 11, wie er in F i g. 2 dargestellt ist, eine zweite undurchlässige Schicht aus einem Material aufgebracht, das nur eine geringe Löslichkeit gegenüber dem Lösungsmaterial für die erste Schicht 20 aufweist und dessen Dicke im wesentlichen der der Schicht 20 gleichkommt. Wenn auch verschiedene Materialien, z. B. Magnesiumfluorid, Siliciumdioxyd und Siliciummonoxyd, dafür verwendet werden können, so hat sich doch eine Schicht 21, die die in F i g. 4 dargestellte Gestalt hat und aus Siliciummonoxyd oder einem Gemenge aus Siliciummonoxyd und Siliciumdioxyd oder dem eben genannten Gemisch mit einer Beimengung von etwa Silicium besteht, als außerordentlich vorteilhaft für die Durchführung des Verfahrens nach der Erfindung erwiesen. Nachstehend sei die Bezeichnung Siliciummonoxyd für die eben genannten Siliciumverbindungen benutzt, die außerdem noch die Beimengung eines Elementes aus der Siliciumgruppe bzw. eine anorganische Verbindung des Siliciums umfassen möge. Die Dicke der zweiten Schicht 21 ist vorzugsweise etwas geringer als die der ersten Schicht 20 aus Salz. Die Schicht 21 könnte eine Dicke von etwa 0,05 mm haben, während die Dicke der Schicht 20 etwa 0,075 mm ist. Die zweite Schicht 21 wird in bekannter Weise durch Verdampfen des Siliciummonoxyds in einer Vakuumaufdampfkammer durch die Öffnungen in einer Metallmaske hindurch aufgebracht, so daß eine Schicht mit dem in F i g. 4 gezeigten Muster entsteht. Eine mögliche geeignete Aufbringungsart besteht darin, einen mit Siliciummonoxyd überzogenen Heizfaden auf eine Temperatur von etwa 1600° C zu erhitzen, wobei das Überzugsmaterial verdampft, um sich dann als zäher Überzug sowohl an den exponierten kühleren Oberflächenbereichen der P-Sehichtl8 als auch an der Oberfläche der Salzplättchen zu kondensieren und innig an den genannten Stellen zu haften. Während dieses Verdampfungsvorganges haben das HaIbleiterplättchen 11 und die Salzschicht 20 eine Temperatur, die zwischen 300 und 400° C liegt. Während der Ablagerung wächst der Überzug im wesentlichen normal zur Oberfläche des Halbleitersubstrates.
Natriumchlorid besitzt eine Anzahl von wichtigen Vorteilen, welche für die Benutzung zur Herstellung der Schicht 20 sprechen. Es ist sehr billig und kann leicht verdampft werden. Beim Aufdampfen auf den Halbleiterkörper bleibt es an diesem fest haften und reagiert nicht mit ihm. Außerdem geht das Salz in ein festes, zusammengepreßtes körniges Medium über, welches einem festen Stoff ähnlicher ist als einem körnigen. Es hat sich gezeigt, daß im Gegensatz zu Wachsarten u. dgl., die als maskierende Schichten für Halbleiterplättchen verwendet wurden, Salzschichten, wenn sie in einer geeigneten Atmosphäre gehalten werden, nicht dazu neigen, nach einer gewissen Zeit auseinanderzufließen. Ein Salzüberzug behält auch bei der Temperatur von 300 bis 400° C des Halbleiterplättehens, während Siliciummonoxyd verdampft wird, seine Gestalt, eine Tatsache, die bei anderen leicht zu entfernenden Maskierungsmaterialien nicht erfüllt ist. Außerdem reagiert der Natriumchloridüberzug kaum mit dem Siliciummonoxyd während dessen Aufdampfung auf die Oberfläche des Plättchens und die der Salzschicht.
Im nächsten Verfahrensschritt wird die in F i g. 4 gezeigte Konfiguration zum Auflösen der Salzschichten 20 einem geeigneten Lösungsmittel ausgesetzt. Zuerst werden hierbei die Ränder angegriffen und dann die Reste der Schicht unterspült, so daß die Bereiche 22 der undurchlässigen Schicht über dem
ίο Bereich der Salzschicht losgelöst und dadurch Teile der Oberfläche des Halbleiterkörpers 11 freigelegt werden, ohne daß hierbei der restliche Bereich der Schicht 21 nennenswert in Mitleidenschaft gezogen wird. Man erreicht dies, indem die Konfiguration in ein Wasserbad mit einer Temperatur von etwa 70° C eingetaucht wird. Das Wasser löst zuerst die Ränder der Salzschicht 20 auf, unterspült dann die restlichen Teile dieses Bereiches, um ihn schließlich vollständig aufzulösen. Bewegt man das Bad, so werden die SiIiciummonoxydbereiche 22 weggespült. Dadurch werden definierte Bereiche der Oberfläche des Halbleiters 11 bzw. der Oberfläche der P-Schicht 18 freigelegt, was in F i g, 5 angedeutet ist. Auf diese Weise gelingt es, außerordentlich kleine und doch scharf umrissene Durchbrüche 23 herzustellen. Zur Auflösung der Salzschicht können auch andere Flüssigkeiten verwendet werden. Wäßrige Lösungen, welche eine Säure, z. B. Flußsäure, enthalten, können verwendet werden. Zum Beispiel wurde die Anordnung 12 Sekunden lang in eine durch Einwirkung von Ultraschall bewegte Lösung von 100 cm8 48°/oiger Flußsäure und 100 cm3 Wasser eingetaucht und danach in bewegtem destilliertem Wasser gespült. Der Vorgang wird dann mit dem Unterschied wiederholt, daß die Eintauchzeit in die verdünnte Lösung nun 5 Sekunden beträgt. In beiden Fällen reichen sowohl die Konzentration der Säure des Bades als auch die Eintauchzeit nicht aus, um die Siliciummonoxyd'· schicht 21, die auf der Oberfläche des Germaniumkörpers 11 haftet, anzugreifen.
Im nächsten Verfahrensschritt wird die Konfiguration nach F i g. 5 unterhalb definierter Bereiche der Oberfläche mit einer Anzahl von PN-Übergängen versehen. Zu diesem Zweck können sowohl Legielängsverfahren als auch andere Verfahren angewandt werden. Im folgenden wird jedoch ein Diffusionsverfahren beschrieben, bei dem Störatome vom N-*Leitfähigkeitstyp, z. B. Arsen, in bekannter Art durch die öffnungen 23 und andere Durchbrüche der Süicjummonoxydschicht 21 in die P-Schicht 18 eindiffundiert werden. Hierbei werden gemäß F i g. 6 die N-Zonen und dadurch eine Vielzahl von PN-Übergängen 25 geschaffen. Bei dieser Diffusion dringen die Störatome eine kurze Strecke unter die Kanten des SiH-eiummonoxyds 21 ein.
Weiterhin wird ein dünner, metallisch leitender Überzug 26, z. B. aus Silber, auf die gesamte Oberfläche der in F i g. 6 gezeigten Konfiguration aufgebracht, wie es in F i g. 7 angedeutet ist. Dieser Überzug kann auf verschiedene Weise, z. B. durch Aufsprühen oder Aufdampfen, aufgebracht werden. Ein Überzug, der etwa die Dicke von 0,025 mm besitzt, hat sich als sehr zufriedenstellend erwiesen.
Im nächsten Verfahrensschritt wird das Ganze in einen Schmelzofen eingebracht, um den auf den N-Schichten 24 aufliegenden leitenden Überzug 26 mit diesen Schichten zu legieren. Dieser Legierungsvorgang schafft ohmsche Kontakte für die Halbleiter-
schichten 24 und wird in bekannter Weise durchgeführt, indem die Konfiguration für einige Minuten über die eutektische Temperatur des Halbleiterkörpers 11 und des Metallüberzuges 26 hinaus in einer reduzierenden Atmosphäre in einem Schmelzofen erhitzt wird, wodurch sich der in F i g. 8 dargestellte Zustand ergibt. Zum Beispiel kann die Konfiguration nach F i g. 7 für 2 bis 5 Minuten erhitzt werden; diese Temperatur liegt noch wesentlich unter dem Schmelzpunkt des Siliciummonoxydüberzuges 21. Während des Legierungsvorganges neigt der Metallüberzug, der auf dem Siliciummonoxydüberzug 21 aufliegt, dazu, sich zusammenzuballen, so daß Klumpen 27 entstehen, denn die Oberflächenspannung des flüssigen Metalls ist größer als die Zwischenflächenspannung zwischen dieser flüssigen Masse und der SiII-ciummonoxydschicht. Die Dicke des Metallüberzuges auf dem Halbleitermaterial der Zonen 24 und die Zwischenflächenspannung, die zwischen dem Metallüberzug und dem Halbleiter besteht, sind jedoch derart beschaffen, daß die Zusammenballung nicht auf das Halbleitermaterial übergreift.
In einem folgenden Schritt wird die Anordnung von Fig. 8 eine Zeitlang in ein Flußsäurebad genügend starker Konzentration eingetaucht, um das SiIiciummonoxyd aufzulösen. Die verklumpten Silberteilchen werden in diesem Bad entfernt, und es bleibt die in F i g. 9 gezeigte Anordnung zurück, bei der verschiedene legierte Zonen 28 nachher zur Bildung von Emitterkontakten verwendet werden können. Wie man sieht, liegen nunmehr Bereiche 29 der P-leitenden Schicht 18, die sich vorher unterhalb der SiIiciummonoxydschicht 21 erstreckten, nunmehr an der Oberfläche. Da diese Bereiche der P-leitenden Schicht 18 in einer später noch zu beschreibenden Weise die Basiszonen für die verschiedenen Transistoren bilden sollen, wird es notwendig, die Gebiete 29 zu kontaktieren. Dies wird erreicht, indem zuerst eine Metallmaske mit einem perseuden Durchbruch von 0,05X0,1 mm auf die Oberfläche der Anordnung von Fig. 9 aufgebracht wird. Dann wird Silber öder ein anderes für Kontaktzwecke geeignetes Metall in der richtigen Dicke aufgedampft, was in F i g. 10 angedeutet ist. Danach werden die Kontakte in bekannter Weise mit den Halbleiterbereichen 29 legiert. Die Oberfläche wird mit einer Diamantscheibe entlang einer Reihe rechtwinklig aufeinanderstellender Geraden 31, 32, die Abstände von 0,5 mm haben, vorgerissen. Später werden die Plättchen entlang diesen Linien gespalten.
Als nächstes wird die Oberfläche der in Fig. 10 gezeigten Konfiguration mit einem Überzug 33 aus einem konventionellen säurebeständigen Material, z.B. aus Wachs, bedeckt, was Fig. 11 zeigt. Das Wachs wird dann mit einem meißelartigen Werkzeug vorgeritzt. Damit erhält man ein Netz rechtwinklig aufeinanderstehender Gerader 34, 35. Diese Rillen reichen durch die Wachsschicht hindurch bis auf die Oberfläche des Halbleiterplättchens. Wenn die damit freigelegte Oberfläche des Halbleiterplättchens einem Ätzbad ausgesetzt wird, welches aus einer bekannten Lösung von Flußsäure, Essigsäure und Salpetersäure besteht, dann werden durch den Metallüberzug 26 und durch die P-Schicht 18 in die N-Schicht des Halbleiterplättchens 11 rechtwinklig aufeinanderstehende Rillen 36, 37 gemäß F i g. 12 eingeätzt.
Hierdurch wird eine Vielzahl, z. B. 400 (nur wenige davon sind in F i g. 12 gezeigt), von Mesatransistoren geschaffen.
Das Halbleiterplättchen der F i g. 12 wird auf der Mesaseite mit einem Zellophanstreifen versehen. Dann wird das Ganze auf ein Gummipolster gelegt, und zwar so, daß die Seite mit den vorgeritzten Linien 31, 32 auf dem Polster aufliegt. Mit einem meißelartigen Werkzeug wird dann an jeder vorgeritzten Stelle ein Druck auf das Halbleiterplättchen ausgeübt, und das Plättchen wird so in 400 Einheiten mit einer aus der F i g. 12 ersichtlichen Gestalt gespalten, wobei in der Figur jedoch nur zwei Einheiten vollständig und vier Einheiten teilweise dargestellt sind. Der Klebestreifen wird dadurch entfernt, daß man die Anordnung der F i g. 13 in ein geeignetes Lösungsmittel, z. B. Toluol, eintaucht.
Die anschließende Kontaktierung der hergestellten Bauelemente geschieht nach bekannten Verfahren und sei nicht weiter beschrieben, da dieser Verfahrensschritt für die Erläuterung des eigentlichen Verfahrens nach der Erfindung nicht von Bedeutung ist.

Claims (4)

Patentansprüche:
1. Verfahren zur Herstellung von insbesondere aus Siliciummonoxyd bestehenden Diffusions- und Legierungsmasken mit einer Vielzahl von Aussparungen auf Halbleiteroberflächen durch Aufdampfen im Vakuum, gekennzeichnet durch folgende an sich bekannte Verfahrensschritte:
a) Aufdampfen einer ersten Schicht eines Materials, das in einem gegenüber dem Halbleitermaterial indifferenten Lösungsmittel löslich ist, auf die für die Aussparungen vorgesehenen Stellen der Halbleiteroberfläche unter Verwendung einer Metallmaske.
b) Aufdampfen der Maskenschicht auf die ge» samte Halbleiteroberfläche, einschließlich der ersten Schichtstellen in etwa gleicher Schichtdicke wie die erste Schicht;
c) Freilegen der Aussparungen unter Auflösen der ersten Schichtstellen in einem gegenüber dem Halbleiter- und Maskenmaterial indiffe-1 renten Lösungsmittel.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Material für die erste Schicht ein Alkalihalogenid, vorzugsweise Natriumchlorid, und als Material für die zweite Schicht Siliciummonoxyd oder ein Gemenge aus Siliciummonoxyd und Siliciumdioxyd, gegebenenfalls mit einem Zusatz von Silicium, verwendet wird.
3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß als gegenüber dem Halbleiter indifferentes Lösungsmittel zum Ablösen der ersten Schicht Wasser benutzt wird.
4. Verfahren nach den Ansprüchen 1 und %, dadurch gekennzeichnet, daß zum Ablösen der ersten Schicht eine stark verdünnte wässerige Flußsäurelösung benutzt wird.
In Betracht gezogene Druckschriften:
Deutsche Patentschrift Nr. 880 658;
deutsche Auslegeschrift Nr. 1047 911.
Hierzu 2 Blatt Zeichnungen
809 S39/348 4.68 © Bundesdruckerei Berlin
DEJ22251A 1961-08-16 1962-08-14 Verfahren zur Herstellung von insbesondere aus Siliciummonoxyd bestehenden Diffusions- und Legierungsmasken auf Halbleiteroberflaechen durch Aufdampfen im Vakuum Pending DE1266609B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US131771A US3144366A (en) 1961-08-16 1961-08-16 Method of fabricating a plurality of pn junctions in a semiconductor body

Publications (1)

Publication Number Publication Date
DE1266609B true DE1266609B (de) 1968-04-18

Family

ID=22450959

Family Applications (1)

Application Number Title Priority Date Filing Date
DEJ22251A Pending DE1266609B (de) 1961-08-16 1962-08-14 Verfahren zur Herstellung von insbesondere aus Siliciummonoxyd bestehenden Diffusions- und Legierungsmasken auf Halbleiteroberflaechen durch Aufdampfen im Vakuum

Country Status (6)

Country Link
US (1) US3144366A (de)
BE (1) BE621451A (de)
CH (1) CH402194A (de)
DE (1) DE1266609B (de)
GB (1) GB992671A (de)
NL (1) NL281568A (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3377215A (en) * 1961-09-29 1968-04-09 Texas Instruments Inc Diode array
GB1052379A (de) * 1963-03-28 1900-01-01
US3291640A (en) * 1963-05-27 1966-12-13 Chemclean Corp Ultrasonic cleaning process
DE1290925B (de) * 1963-06-10 1969-03-20 Philips Nv Verfahren zum Abscheiden von Silicium auf einem Halbleiterkoerper
NL136562C (de) * 1963-10-24
US3352726A (en) * 1964-04-13 1967-11-14 Philco Ford Corp Method of fabricating planar semiconductor devices
US3477886A (en) * 1964-12-07 1969-11-11 Motorola Inc Controlled diffusions in semiconductive materials
US3372071A (en) * 1965-06-30 1968-03-05 Texas Instruments Inc Method of forming a small area junction semiconductor
US3447238A (en) * 1965-08-09 1969-06-03 Raytheon Co Method of making a field effect transistor by diffusion,coating with an oxide and placing a metal layer on the oxide
US3391035A (en) * 1965-08-20 1968-07-02 Westinghouse Electric Corp Method of making p-nu-junction devices by diffusion
US3347720A (en) * 1965-10-21 1967-10-17 Bendix Corp Method of forming a semiconductor by masking and diffusion
US3383251A (en) * 1965-12-10 1968-05-14 Rca Corp Method for forming of semiconductor devices by masking and diffusion
US3468729A (en) * 1966-03-21 1969-09-23 Westinghouse Electric Corp Method of making a semiconductor by oxidizing and simultaneous diffusion of impurities having different rates of diffusivity
GB1130666A (en) * 1966-09-30 1968-10-16 Nippon Electric Co A semiconductor device
US3419746A (en) * 1967-05-25 1968-12-31 Bell Telephone Labor Inc Light sensitive storage device including diode array
US3442012A (en) * 1967-08-03 1969-05-06 Teledyne Inc Method of forming a flip-chip integrated circuit
US3772102A (en) * 1969-10-27 1973-11-13 Gen Electric Method of transferring a desired pattern in silicon to a substrate layer
FR2252638B1 (de) * 1973-11-23 1978-08-04 Commissariat Energie Atomique
DE2415290A1 (de) * 1974-03-29 1975-10-09 Licentia Gmbh Maske zur bearbeitung einer halbleiteranordnung
US6087263A (en) 1998-01-29 2000-07-11 Micron Technology, Inc. Methods of forming integrated circuitry and integrated circuitry structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE880658C (de) * 1950-09-06 1953-05-07 Alois Vogt Dr Verfahren zur Herstellung von Zeichen, wie Skalenstrichen, Faden-kreuzungen u. dgl., mit durch optisch homogene Randbegrenzungen bestimmter Raumform auf Unterlagen aller Art und durch dieses Verfahren hergestelltes Erzeugnis
DE1047911B (de) * 1955-06-07 1958-12-31 Dr Erwin Daniels Verfahren zur Herstellung temperaturempfindlicher Hochohmwiderstaende geringer Waermetraegheit, insbesondere zur Strahlungsmessung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2796562A (en) * 1952-06-02 1957-06-18 Rca Corp Semiconductive device and method of fabricating same
US2995461A (en) * 1956-04-02 1961-08-08 Libbey Owens Ford Glass Co Protective coatings
DE1097039B (de) * 1958-07-02 1961-01-12 Licentia Gmbh Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Halbleiteranordnungen
US2961354A (en) * 1958-10-28 1960-11-22 Bell Telephone Labor Inc Surface treatment of semiconductive devices
NL250542A (de) * 1959-04-15

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE880658C (de) * 1950-09-06 1953-05-07 Alois Vogt Dr Verfahren zur Herstellung von Zeichen, wie Skalenstrichen, Faden-kreuzungen u. dgl., mit durch optisch homogene Randbegrenzungen bestimmter Raumform auf Unterlagen aller Art und durch dieses Verfahren hergestelltes Erzeugnis
DE1047911B (de) * 1955-06-07 1958-12-31 Dr Erwin Daniels Verfahren zur Herstellung temperaturempfindlicher Hochohmwiderstaende geringer Waermetraegheit, insbesondere zur Strahlungsmessung

Also Published As

Publication number Publication date
NL281568A (de)
GB992671A (en) 1965-05-19
CH402194A (de) 1965-11-15
BE621451A (de)
US3144366A (en) 1964-08-11

Similar Documents

Publication Publication Date Title
DE1266609B (de) Verfahren zur Herstellung von insbesondere aus Siliciummonoxyd bestehenden Diffusions- und Legierungsmasken auf Halbleiteroberflaechen durch Aufdampfen im Vakuum
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2160450C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2103468C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1544214A1 (de) Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2422120C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2357376C3 (de) Mesa-Thyristor und Verfahren zu seiner Herstellung
DE2024608C3 (de) Verfahren zum Ätzen der Oberfläche eines Gegenstandes
DE2519432A1 (de) Verfahren zur herstellung dotierter vergrabener zonen in einem halbleiterkoerper
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE2024822C3 (de) Verfahren zur Erzeugung von Masken für die Herstellung von Mikrobauelementen
DE1640470A1 (de) Verfahren zum Herstellen von scharf definierten Aperturen in einer isolierenden Schicht bzw.in Halbleitermaterial,insbesondere zur gegenseitigen elektrischen Isolierung verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltungselemente
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1908901C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen kleiner Abmessungen
DE2107671A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1816082B2 (de)
DE1292758B (de) Elektrisches Halbleiterbauelement
DE1178947B (de) Verfahren zum Herstellen von Halbleiter-bauelementen mit mindestens einer durch Diffusion dotierten duennen Halbleiterschicht
DE1644025A1 (de) Halbleiter-Anordnung mit diffundierten Zonenuebergaengen
DE2250989A1 (de) Verfahren zur bildung einer anordnung monolithisch integrierter halbleiterbauelemente
DE1268746B (de) Verfahren zum Herstellen von Halbleiteranordnungen
DE2253001A1 (de) Verfahren zur herstellung von halbleiteranordnungen